DE19539021A1 - Field-controlled bipolar transistor - Google Patents
Field-controlled bipolar transistorInfo
- Publication number
- DE19539021A1 DE19539021A1 DE1995139021 DE19539021A DE19539021A1 DE 19539021 A1 DE19539021 A1 DE 19539021A1 DE 1995139021 DE1995139021 DE 1995139021 DE 19539021 A DE19539021 A DE 19539021A DE 19539021 A1 DE19539021 A1 DE 19539021A1
- Authority
- DE
- Germany
- Prior art keywords
- region
- source
- igbt
- emitter structure
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 claims description 12
- 239000002019 doping agent Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000005684 electric field Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 15
- 238000002955 isolation Methods 0.000 description 6
- 230000002349 favourable effect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Bipolar Transistors (AREA)
Abstract
Description
In H. Dorwish et al, Electronics Letters, Vol. 20, Nr. 12, S. 519-520 (1984), ist ein sogenannter feldgesteuerter Bipolar transistor oder Insulated Gate Bipolar-Transistor, abgekürzt IGBT, vorgeschlagen worden. Dabei handelt es sich um einen Hochspannungs-DMOS-Transistor, bei dem der Hauptstrom einen in Durchlaßrichtung gepolten pn-Übergang durchfließt. Der pn- Übergang wird gebildet durch eine Emitterstruktur, die von einem vom entgegengesetzten Leitfähigkeitstyp schwach dotier ten Driftbereich umgeben ist. Im eingeschalteten Zustand wer den von diesem pn-Übergang Ladungsträger injiziert, die die Leitfähigkeit des Driftbereichs erhöhen. Im sperrenden Zu stand erhöht der schwach dotierte Driftbereich die Sperrfä higkeit zwischen einem Sourcegebiet und der Emitterstruktur. Der IGBT wird über eine Gateelektrode, die oberhalb eines Ka nalbereichs angeordnet ist, geschaltet.In H. Dorwish et al, Electronics Letters, Vol. 20, No. 12, p. 519-520 (1984), is a so-called field-controlled bipolar transistor or insulated gate bipolar transistor, abbreviated IGBT. It is a High voltage DMOS transistor in which the main current is one flows through the polarized pn junction. The pn Transition is formed by an emitter structure that is formed by one of the opposite conductivity type weakly doped th drift area is surrounded. When switched on, who the charge carriers injected by this pn junction which the Increase the conductivity of the drift area. In the blocking direction the weakly doped drift area increased the barrier ability between a source region and the emitter structure. The IGBT is connected to a gate electrode, which is above a Ka nal range is arranged, switched.
Wegen der Leitfähigkeitsmodulation vom pn-Übergang weist der IGBT ein günstiges Verhältnis zwischen maximaler Sperrfähig keit UBR und Einschaltwiderstand RDSon auf. Damit ist er insbe sondere einem reinem DMOS-Transistor überlegen.Because of the conductivity modulation from the pn junction, the IGBT has a favorable ratio between the maximum blocking capability U BR and the on- resistance R DSon . It is therefore superior to a pure DMOS transistor in particular.
Zur Integration in Hochvolt-IC′s wird der IGBT als lateraler IGBT ausgeführt. Dabei sind die Emitterstruktur, der Driftbe reich, der Kanalbereich und das Sourcegebiet in lateraler An ordnung in einem Halbleitersubstrat vorgesehen. Im Vergleich zu vertikalen IGBT′s weisen laterale IGBT′s eine geringere Weite des sourceseitigen MOS-Kanals auf, da der Driftbereich im Hinblick auf eine hohe Sperrspannung von zum Beispiel < 100 Volt den größten Teil der Fläche einnimmt. Ferner ist der Kontakt zu der Emitterstruktur auf der gleichen Fläche ange ordnet und benötigt zusätzlich Fläche. Bei gleicher Strom dichte, bezogen auf die aktive Chipfläche, zeigen laterale IGBT′s im Vergleich zu vertikalen IGBT′s daher einen erhöhten Spannungsabfall.For integration in high-voltage IC's, the IGBT is used laterally IGBT executed. Here are the emitter structure, the driftbe rich, the channel area and the source area in lateral an order provided in a semiconductor substrate. Compared lateral IGBTs have a lower degree to vertical IGBTs Width of the source-side MOS channel due to the drift area with regard to a high reverse voltage of for example < 100 volts takes up most of the area. Furthermore, the Contact to the emitter structure in the same area organizes and requires additional space. With the same current densities, based on the active chip area, show laterals IGBT's compared to vertical IGBT's therefore an increased Voltage drop.
Der Erfindung liegt das Problem zugrunde, einen feldgesteuer ten Bipolartransistor (IGBT) anzugeben, der eine erhöhte MOS- Kanalweite aufweist, ohne daß die benötigte Gesamtfläche zu stark vergrößert ist.The invention is based on the problem of a field-controlled bipolar transistor (IGBT), which has an increased MOS Has channel width without the total area required is greatly enlarged.
Dieses Problem wird erfindungsgemäß gelöst durch einen feld gesteuerten Bipolartransistor gemäß Anspruch 1. Weitere Aus gestaltungen der Erfindung gehen aus den übrigen Ansprüchen hervor.According to the invention, this problem is solved by a field Controlled bipolar transistor according to claim 1. Further off designs of the invention go from the remaining claims forth.
In dem erfindungsgemäßen IGBT ist das Sourcegebiet aus mehre ren Source-Teilgebieten zusammengesetzt. Jedes der Source- Teilgebiete ist durch den Kanalbereich vom Driftbereich ge trennt. Im leitenden Zustand des IGBT bildet sich von jedem der Source-Teilgebiete ein leitender Kanal aus. Die Kanalwei te des IGBT ist daher gegeben durch die Summe der Kanalweiten der einzelnen Source-Teilgebiete.In the IGBT according to the invention, the source area consists of several source sub-areas. Each of the source Partial areas is ge through the channel area from the drift area separates. In the conductive state of the IGBT, everyone forms a conductive channel from the source sub-regions. The Kanalwei te of the IGBT is therefore given by the sum of the channel widths of the individual source sub-areas.
Laterale Hochspannungs-IGBT′s weisen in der Regel eine fin gerförmige Emitterstruktur auf, die von einem ringförmigen Sourcegebiet umgeben ist. Gemäß einer Ausführungsform des er findungsgemäßen IGBT′s umfaßt das Sourcegebiet zwei ringför mige Source-Teilgebiete, von denen das eine das andere umgibt und die beide die Emitterstruktur umgeben. Der Kanalbereich und der Driftbereich grenzen sowohl zwischen den beiden Sour ce-Teilgebieten als auch zwischen dem inneren Source- Teilgebiet und der Emitterstruktur an die Oberfläche des Substrats. Durch das zweite Source-Teilgebiet entstehen im leitenden Zustand zwei zusätzliche leitende Kanäle. Das heißt, die Kanalweite steigt auf das Dreifache gegenüber der Kanalweite eines IGBT′s mit nur einem Sourcegebiet. Der zu sätzliche Flächenbedarf in dem erfindungsgemäßen IGBT beträgt etwa 15 Prozent oder weniger, wobei der genaue Wert abhängig von der verwendeten Technologie und den damit zusammenhängen den Designregeln sowie der Spannungsklasse des Bauelementes ist.Lateral high-voltage IGBTs usually have a fin ger-shaped emitter structure based on an annular Source area is surrounded. According to one embodiment of the he inventive IGBT's, the source region comprises two ringför some source areas, one of which surrounds the other and both of which surround the emitter structure. The channel area and the drift range both border between the two sour ce sub-areas as well as between the inner source Subarea and the emitter structure to the surface of the Substrate. The second source sub-area creates in conductive state two additional conductive channels. The means that the channel width increases three times compared to Channel width of an IGBT with only one source area. The too additional space requirement in the IGBT according to the invention about 15 percent or less, the exact value depending of the technology used and related to it the design rules and the voltage class of the component is.
Es liegt im Rahmen der Erfindung, mehr als zwei Source- Teilgebiete vorzusehen. Diese können ebenfalls ringförmig ausgebildet sein. Sie können auch als Inseln ausgebildet sein, die in einem zweidimensionalen Raster angeordnet sind. Die optimale geometrische Form der Source-Teilgebiete hängt von der verwendeten Technologie und den damit zusammenhängen den Designregeln ab.It is within the scope of the invention to have more than two source To provide sub-areas. These can also be ring-shaped be trained. They can also be trained as islands be arranged in a two-dimensional grid. The optimal geometric shape of the source sub-areas depends of the technology used and related to it the design rules.
Der erfindungsgemäße IGBT weist durch die vergrößerte Kanal weite eine erhöhte Stromergiebigkeit auf. Dieses wirkt sich auch günstig auf die Steigung im linearen Teil der Ausgangs kennlinie aus. In dem mit Minoritätsladungsträgern über schwemmten Driftbereich fällt nur ein geringer Anteil der Durchlaßspannung ab, so daß die Steigung im linearen Teil der Ausgangskennlinie wesentlich von der Stromergiebigkeit an der Sourceseite des IGBT′s bestimmt ist.The IGBT according to the invention points through the enlarged channel expand an increased current yield. This affects also favorable to the slope in the linear part of the output characteristic from. In the over with minority carriers only a small proportion of the flooded drift area falls Forward voltage, so that the slope in the linear part of the Output characteristic essentially depends on the current yield at the Source side of the IGBT’s is determined.
In Bezug auf die Sperrfähigkeit des IGBT′s ist es vorteil haft, die integrierte Schaltungsstruktur in einer Silizium schicht eines SOI-Substrats zu realisieren. Der IGBT ist la teral durch einen isolierenden Graben und vertikal durch eine isolierende Schicht, die im SOI-Substrat unterhalb der Sili ziumschicht angeordnet ist, isoliert. Der isolierende Graben reicht dabei bis auf die Oberfläche der isolierenden Schicht. Der isolierende Graben und die isolierende Schicht bilden ei ne Isolationswanne für den IGBT. Vorzugsweise wird die Do tierstoffkonzentration in der Isolationswanne so eingestellt, daß im sperrenden Zustand des IGBT ein Teil des elektrischen Feldes in die isolierende Schicht gedrängt wird.In terms of the blocking ability of the IGBT's, it is advantageous adhesive, the integrated circuit structure in a silicon to realize a layer of an SOI substrate. The IGBT is la teral by an isolating trench and vertically by a insulating layer in the SOI substrate below the sili Ziumschicht is arranged, insulated. The isolating trench extends to the surface of the insulating layer. The insulating trench and the insulating layer form an egg ne insulation tray for the IGBT. Preferably the Do animal substance concentration in the isolation trough set so that in the blocking state of the IGBT part of the electrical Field is pushed into the insulating layer.
Im folgenden wird die Erfindung anhand eines Ausführungsbei spiels und der Figuren näher erläutert.In the following, the invention is illustrated by means of an embodiment game and the figures explained in more detail.
Fig. 1 zeigt einen IGBT mit zwei Source-Teilgebieten. Fig. 1 shows an IGBT having two source sub-areas.
Fig. 2 zeigt einen in Fig. 3 mit II-II bezeichneten Schnitt durch einen IGBT mit inselförmigen Source- Teilgebieten. FIG. 2 shows a section, designated II-II in FIG. 3, through an IGBT with island-shaped source subregions.
Fig. 3 zeigt die in Fig. 2 mit III-III bezeichnete Aufsicht auf den IGBT mit inselförmigen Source-Teilgebieten, die in einem zweidimensionalen Raster angeordnet sind. FIG. 3 shows the plan view, designated III-III in FIG. 2, of the IGBT with island-shaped source subregions which are arranged in a two-dimensional grid.
Ein IGBT ist in einer monokristallinen Siliziumschicht 11 ei nes SOI-Substrats realisiert (siehe Fig. 1). Das SOI- Substrat umfaßt neben der monokristallinen Siliziumschicht 11 eine isolierende Schicht 12, die auf einer monokristallinen Siliziumscheibe 13 angeordnet ist. In der Siliziumschicht 11 ist ein Isolationsgraben 14 vorgesehen, der ein aktives Ge biet für den IGBT vollständig umgibt. Der Isolationsgraben 14 reicht bis auf die Oberfläche der isolierenden Schicht 12. Er ist mit isolierendem Material gefüllt.An IGBT is implemented in a monocrystalline silicon layer 11 of an SOI substrate (see FIG. 1). The SOI substrate comprises in addition to the monocrystalline silicon layer 11, an insulating layer 12 which is disposed on a monocrystalline silicon wafer. 13 In the silicon layer 11 , an isolation trench 14 is provided which completely surrounds an active area for the IGBT. The isolation trench 14 extends to the surface of the insulating layer 12 . It is filled with insulating material.
In dem aktiven Gebiet ist eine p⁺-dotierte Emitterstruktur 15 vorgesehen, die an die Oberfläche der monokristallinen Sili ziumschicht 11 angrenzt. Auf der Oberfläche der Emitterstruk tur 15 ist eine Anode 16 angeordnet.In the active region, a p⁺-doped emitter structure 15 is provided, which adjoins the surface of the monocrystalline silicon layer 11 . An anode 16 is arranged on the surface of the emitter structure 15 .
Die Emitterstruktur 15 ist von einem n-dotierten Gebiet 17 umgeben und in einem n⁻-dotierten Driftbereich 18 eingebet tet. Die Emitterstruktur 15 weist eine Dotierstoffkonzentra tion von zum Beispiel 10¹⁹ cm-3, das n-dotierte Gebiet 17 von zum Beispiel 10¹⁷ cm-3 und der Driftbereich 18 von zum Bei spiel 6 × 10¹⁴ cm-3 auf.The emitter structure 15 is surrounded by an n-doped region 17 and is embedded in an n⁻-doped drift region 18 . The emitter structure 15 has a dopant concentration of, for example, 10¹⁹ cm -3 , the n-doped region 17 of, for example, 10¹⁷ cm -3 and the drift region 18 of, for example, 6 × 10¹⁴ cm -3 .
In dem Driftbereich 18 sind zwei p-dotierte Gebiete 19 ange ordnet, die Kanalbereiche des IGBT umfassen. Die p-dotierten Gebiete 19 weisen eine Dotierstoffkonzentration von zum Bei spiel 2 × 10¹⁷ cm-3 auf. In den p-dotierten Gebieten 19 sind n⁺-dotierte, ringförmige Source-Teilgebiete 20 angeordnet. In the drift region 18 , two p-doped regions 19 are arranged, which comprise channel regions of the IGBT. The p-doped regions 19 have a dopant concentration of, for example, 2 × 10¹⁷ cm -3 . In the p-doped regions 19 , n⁺-doped, ring-shaped source subregions 20 are arranged.
Die Source-Teilgebiete 20 weisen eine Dotierstoffkonzentrati on von zum Beispiel 10²⁰ cm-3 auf. Die Source-Teilgebiete 20 grenzen jeweils an die Oberfläche der monokristallinen Sili ziumschicht an. Sie sind vollständig in die p-dotierten Ge biete 19 eingebettet. Die p-dotierten Gebiete 19 grenzen den Source-Teilgebieten 20 jeweils benachbart ebenfalls an die Oberfläche der monokristallinen Siliziumschicht 11 an. Die an die Oberfläche der monokristallinen Siliziumschicht 11 an grenzenden Teile der p-dotierten Gebiete 19 wirken als Kanal bereich. An der Oberfläche des Kanalbereichs ist jeweils ein Gatedielektrikum 21 und darauf eine Gateelektrode 22 angeord net. Die Gateelektroden 22 sind elektrisch miteinander ver bunden.The source subregions 20 have a dopant concentration of, for example, 10²⁰ cm -3 . The source subregions 20 each adjoin the surface of the monocrystalline silicon layer. They are completely embedded in the p-doped areas 19 . The p-doped regions 19 also adjoin the source sub-regions 20 , also adjacent to the surface of the monocrystalline silicon layer 11 . The on the surface of the monocrystalline silicon layer 11 on adjacent parts of the p-doped regions 19 act as a channel region. A gate dielectric 21 and a gate electrode 22 are arranged on the surface of the channel region. The gate electrodes 22 are electrically connected to one another.
Auf der dem Kanalbereich abgewandten Seite der Source- Teilgebiete 20 sind das jeweilige Source-Teilgebiet 20 und das p-dotierte Gebiet 19 über ein p⁺-dotiertes Anschlußgebiet 23 und eine an der Oberfläche angeordnete Kathode 24 mitein ander verbunden.On the opposite side the channel region of the source sub-areas 20, the respective source sub-area 20 and the p-doped region 19 are doped p + via a connection region 23 and a cathode disposed on the surface 24 mitein other connected.
Eine weitere Ausführungsform des erfindungsgemäßen IGBT′s ist in einer monokristallinen Siliziumschicht 31 eines SOI- Substrats realisiert (siehe Fig. 2 und Fig. 3). Das SOI- Substrat umfaßt neben der monokristallinen Siliziumschicht 31 eine darunter angeordnete isolierende Schicht 32, die auf ei ner monokristallinen Siliziumscheibe 33 angeordnet ist. In der monokristallinen Siliziumschicht 31 ist ein Isolations graben 34 vorgesehen, der ein aktives Gebiet für den IGBT vollständig umgibt. Der Isolationsgraben 34 reicht bis auf die Oberfläche der isolierenden Schicht 32 und ist mit iso lierendem Material gefüllt.A further embodiment of the IGBT according to the invention is realized in a monocrystalline silicon layer 31 of an SOI substrate (see FIG. 2 and FIG. 3). In addition to the monocrystalline silicon layer 31, the SOI substrate comprises an insulating layer 32 arranged underneath, which is arranged on a monocrystalline silicon wafer 33 . In the monocrystalline silicon layer 31 , an isolation trench 34 is provided which completely surrounds an active area for the IGBT. The isolation trench 34 extends to the surface of the insulating layer 32 and is filled with insulating material.
Das aktive Gebiet des IGBT umfaßt eine Emitterstruktur 35, die an die Oberfläche der monokristallinen Siliziumschicht 31 angrenzt. Die Emitterstruktur 35 ist mit einer Anode 36 ver bunden, die oberhalb der Emitterstruktur 35 auf der Oberflä che der monokristallinen Siliziumschicht 31 verläuft. The active area of the IGBT comprises an emitter structure 35 which adjoins the surface of the monocrystalline silicon layer 31 . The emitter structure 35 is connected to an anode 36 , which extends above the emitter structure 35 on the surface of the monocrystalline silicon layer 31 .
Die Emitterstruktur 35 ist in einem n-dotierten Gebiet 37 an geordnet, das ihn einem n⁻-dotierten Driftbereich 38 angeord net ist. Der Driftbereich 38 grenzt an p-dotierte Gebiete 39 an, die die Kanalbereiche des IGBT umfassen. Die p-dotierten Gebiete 39 weisen eine Dotierstoffkonzentration von zum Bei spiel 2 × 10¹⁷ cm-3 auf. Die Emitterstruktur 35 weist eine Do tierstoffkonzentration von zum Beispiel 10¹⁹ cm-3, das n dotierte Gebiet 37 von zum Beispiel 10¹⁷ cm-3 und der Driftbe reich 38 von zum Beispiel 6 × 10¹⁴ cm-3 auf.The emitter structure 35 is arranged in an n-doped region 37 , which is arranged in an n⁻-doped drift region 38 . The drift region 38 borders on p-doped regions 39 , which comprise the channel regions of the IGBT. The p-doped regions 39 have a dopant concentration of, for example, 2 × 10¹⁷ cm -3 . The emitter structure 35 has a doping concentration of, for example, 10¹⁹ cm -3 , the n-doped region 37 of, for example, 10¹⁷ cm -3 and the drift region 38 of, for example, 6 × 10¹⁴ cm -3 .
In den p-dotierten Gebieten 39 sind n⁺-dotierte Source- Teilgebiete 40 angeordnet. Sie weisen eine Dotierstoffkonzen tration von zum Beispiel 10²⁰ cm-3 auf. Dem jeweiligen Source- Teilgebiet 40 benachbart grenzt das p-dotierte Gebiet 39 an die Oberfläche der monokristallinen Siliziumschicht 31 an. In diesem Bereich wirkt das p-dotierte Gebiet 39 jeweils als Ka nalbereich. Oberhalb des Kanalbereichs ist ein Gatedielektri kum 41 und darauf jeweils eine Gateelektrode 42 angeordnet. Die Gateelektroden 42 sind elektrisch miteinander verbunden.N⁺-doped source sub-regions 40 are arranged in the p-doped regions 39 . They have a dopant concentration of, for example, 10²⁰ cm -3 . The p-doped region 39 adjoins the respective source sub-region 40 on the surface of the monocrystalline silicon layer 31 . In this area, the p-doped region 39 acts as a channel region. Above the channel region, a gate dielectric 41 and a gate electrode 42 are arranged thereon. The gate electrodes 42 are electrically connected to one another.
Eines der Source-Teilgebiete 40 ist ringförmig ausgebildet und verläuft im äußeren Bereich des aktiven Gebietes dem Iso lationsgraben 34 benachbart. Weitere der Source-Teilgebiete 40 sind als Inseln ausgebildet und sind als zweidimensionales Raster angeordnet. Diese rasterförmig angeordneten Source- Teilgebiete 40 sind jeweils an der Oberfläche der monokri stallinen Siliziumschicht 31 von dem Kanalbereich des jewei ligen p-dotierten Gebietes 39 vollständig umgeben.One of the source sub-regions 40 is ring-shaped and runs in the outer region of the active region adjacent to the isolation trench 34 . Further of the source subregions 40 are designed as islands and are arranged as a two-dimensional grid. These grid-shaped source sub-regions 40 are each completely surrounded on the surface of the monocrystalline silicon layer 31 by the channel region of the respective p-doped region 39 .
Auf der dem Kanalbereich jeweils abgewandten Seite des Sour ce-Teilgebietes 40 sind die Source-Teilgebiete 40 und die p dotierten Gebiete 39 über ein p⁺-dotiertes Anschlußgebiet 43 und einer an der Oberfläche angeordneten Kathode 44 miteinan der verbunden. On the channel region each opposite side of the sour ce subregion 40, the source sub-regions 40 and the p doped regions 39 doped p⁺-via a connection region 43 and an electrode disposed on the surface of cathode 44 connected to the miteinan.
Durch Aufduplizieren der Fingerstruktur der Emitterstruktur 35 und entsprechendes Aufduplizieren der Source-Teilgebiete 40 läßt sich die Erfindung auf großflächige Bauelemente über tragen.By duplicating the finger structure of the emitter structure 35 and correspondingly duplicating the source sub-regions 40 , the invention can be transferred to large-area components.
Claims (4)
- - bei dem in einem Substrat eine Emitterstruktur (15), ein Driftbereich (18), ein Kanalbereich (19) und ein Sourcege biet (20) in lateraler Anordnung vorgesehen sind,
- - bei dem ein Gatedielektrikum (21) und eine Gateelektrode (22) zur Steuerung der Leitfähigkeit des Kanalbereichs (19) vorgesehen sind,
- - bei dem die Emitterstruktur (15) durch den Driftbereich (18) vom Kanalbereich (19) getrennt ist,
- - bei dem das Sourcegebiet mehrere Source-Teilgebiete (20) umfaßt, die jeweils durch den Kanalbereich (19) vom Drift bereich (18) getrennt sind,
- - bei dem eine Kathode (24) vorgesehen ist, die mit den Sour ce-Teilgebieten (20) und dem Kanalbereich (19) verbunden ist.
- - In which an emitter structure ( 15 ), a drift region ( 18 ), a channel region ( 19 ) and a source region ( 20 ) are provided in a substrate in a substrate,
- - in which a gate dielectric ( 21 ) and a gate electrode ( 22 ) are provided for controlling the conductivity of the channel region ( 19 ),
- - in which the emitter structure ( 15 ) is separated from the channel region ( 19 ) by the drift region ( 18 ),
- - in which the source region comprises a plurality of source sub-regions ( 20 ), each of which is separated from the drift region ( 18 ) by the channel region ( 19 ),
- - In which a cathode ( 24 ) is provided, which is connected to the sour ce sub-areas ( 20 ) and the channel area ( 19 ).
- - bei dem die Emitterstruktur (15), der Driftbereich (18), der Kanalbereich (19) und das Sourcegebiet (20) in einer Siliziumschicht (11) eines SOI-Substrats realisiert sind,
- - bei dem in der Siliziumschicht (11) mindestens ein isolie render Graben (14) vorgesehen ist, der die Emitterstruktur (15), den Driftbereich (18), den Kanalbereich (19) und das Sourcegebiet (20) vollständig umgibt und der bis auf die Oberfläche einer im SOI-Substrat unter der Siliziumschicht (11) angeordneten isolierenden Schicht (12) reicht,
- - bei dem die Dotierstoffkonzentration innerhalb des Isolati onsgrabens (14) so eingestellt ist, daß im sperrenden Zu stand des Bauelements ein Teil des elektrischen Feldes in die isolierende Schicht (12) gedrängt wird.
- - in which the emitter structure ( 15 ), the drift region ( 18 ), the channel region ( 19 ) and the source region ( 20 ) are implemented in a silicon layer ( 11 ) of an SOI substrate,
- - In which in the silicon layer ( 11 ) at least one isolie render trench ( 14 ) is provided, which completely surrounds the emitter structure ( 15 ), the drift region ( 18 ), the channel region ( 19 ) and the source region ( 20 ) and up to one is enough, the surface in the SOI substrate of the silicon layer (11) arranged in the insulating layer (12),
- - In which the dopant concentration within the Isolati onsgrabens ( 14 ) is set so that in the blocking state of the component, part of the electric field is pushed into the insulating layer ( 12 ).
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1995139021 DE19539021A1 (en) | 1995-10-19 | 1995-10-19 | Field-controlled bipolar transistor |
| PCT/DE1996/001991 WO1997015080A1 (en) | 1995-10-19 | 1996-10-18 | Field controlled dipole transistor |
| EP96934433A EP0856200A1 (en) | 1995-10-19 | 1996-10-18 | Field controlled dipole transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1995139021 DE19539021A1 (en) | 1995-10-19 | 1995-10-19 | Field-controlled bipolar transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19539021A1 true DE19539021A1 (en) | 1997-04-24 |
Family
ID=7775306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1995139021 Withdrawn DE19539021A1 (en) | 1995-10-19 | 1995-10-19 | Field-controlled bipolar transistor |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0856200A1 (en) |
| DE (1) | DE19539021A1 (en) |
| WO (1) | WO1997015080A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19750413A1 (en) * | 1997-11-14 | 1999-05-20 | Asea Brown Boveri | IGBT semiconductor body between two main surfaces |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6481271A (en) * | 1987-09-22 | 1989-03-27 | Nec Corp | Conductivity-modulation type mosfet |
| JPH07120799B2 (en) * | 1988-04-01 | 1995-12-20 | 株式会社日立製作所 | Semiconductor device |
| DE4006886A1 (en) * | 1989-03-06 | 1990-09-13 | Fuji Electric Co Ltd | Semiconductor IC - uses MIS-field effect transistor configuration arranged to prevent current capacity sacrifice |
| JP2739018B2 (en) * | 1992-10-21 | 1998-04-08 | 三菱電機株式会社 | Dielectric-isolated semiconductor device and method of manufacturing the same |
| US5557125A (en) * | 1993-12-08 | 1996-09-17 | Lucent Technologies Inc. | Dielectrically isolated semiconductor devices having improved characteristics |
-
1995
- 1995-10-19 DE DE1995139021 patent/DE19539021A1/en not_active Withdrawn
-
1996
- 1996-10-18 EP EP96934433A patent/EP0856200A1/en not_active Withdrawn
- 1996-10-18 WO PCT/DE1996/001991 patent/WO1997015080A1/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19750413A1 (en) * | 1997-11-14 | 1999-05-20 | Asea Brown Boveri | IGBT semiconductor body between two main surfaces |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0856200A1 (en) | 1998-08-05 |
| WO1997015080A1 (en) | 1997-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19701189B4 (en) | Semiconductor device | |
| DE3856480T2 (en) | MOS field effect transistor with conductivity modulation | |
| DE102014110366B4 (en) | MOS POWER TRANSISTOR WITH INTEGRATED GATE RESISTOR | |
| DE69332619T2 (en) | Method of manufacturing a field effect device with an insulated gate | |
| DE69305909T2 (en) | Power arrangement with insulated gate contact area | |
| DE102008032547B4 (en) | Trench isolated gate MOS semiconductor device | |
| DE4114174A1 (en) | POWER TRANSISTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF | |
| DE102008051259B4 (en) | Power semiconductor component and method for producing a power semiconductor component | |
| CH657230A5 (en) | SEMICONDUCTOR RECTIFIER DEVICE. | |
| DE102008045488A1 (en) | Semiconductor device and method of making the same | |
| DE3878037T2 (en) | VERTICAL MOSFET WITH A VOLTAGE REGULATOR DIODE THAT IS NOT DEEP UNDER THE SURFACE. | |
| DE102011082290A1 (en) | LATERAL BIPOLAR TRANSISTOR WITH INSULATED GATE ELECTRODE | |
| DE19914697A1 (en) | Depletion MOS semiconducting component for MOS power IC | |
| DE68926776T2 (en) | Lateral bipolar transistor with an isolated control electrode | |
| DE19908477A1 (en) | Semiconductor component, e.g. free wheel diode (FWD), used as intelligent power module or component with doped substrate | |
| DE69418057T2 (en) | IMPROVED MESH-SHAPED GEOMETRY FOR MOS-CONTROLLED SEMICONDUCTOR ARRANGEMENTS | |
| DE69418638T2 (en) | MIS type semiconductor device | |
| DE69215858T2 (en) | Junction-insulated, high-voltage integrated MOS component | |
| EP1097482B1 (en) | J-fet semiconductor device | |
| DE19707513A1 (en) | Semiconductor component controllable by field effect | |
| DE69930715T2 (en) | Electronic semiconductor power with integrated diode | |
| DE69210328T2 (en) | Lateral, bipolar semiconductor transistor with an isolated control electrode | |
| DE68904343T2 (en) | BIPOLAR TRANSISTOR WITH INSULATED CONTROL ELECTRODE. | |
| EP0098496A1 (en) | IGFET with injector zone | |
| DE2953394T1 (en) | DIELECTRICALLY-ISOLATED INTEGRATED CIRCUIT COMPLEMENTARY TRANSISTORS FOR HIGH VOLTAGE USE |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8139 | Disposal/non-payment of the annual fee |