DE19535129A1 - Integrated power switch circuit for inductive load - Google Patents

Integrated power switch circuit for inductive load

Info

Publication number
DE19535129A1
DE19535129A1 DE1995135129 DE19535129A DE19535129A1 DE 19535129 A1 DE19535129 A1 DE 19535129A1 DE 1995135129 DE1995135129 DE 1995135129 DE 19535129 A DE19535129 A DE 19535129A DE 19535129 A1 DE19535129 A1 DE 19535129A1
Authority
DE
Germany
Prior art keywords
circuit arrangement
arrangement according
control device
connection
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1995135129
Other languages
German (de)
Inventor
Jenoe Dr Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1995135129 priority Critical patent/DE19535129A1/en
Publication of DE19535129A1 publication Critical patent/DE19535129A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

The circuit has a chip-on-chip structure, with an integrated control device (7) formed in one semiconductor body, controlling an integrated power switch (1) formed in a second underlying semiconductor body. Separation resistances inserted in the supply lines for the control device are destroyed by overvoltages, with a voltage limiting device (9) connected between the supply terminal (13) of the control device and the junction (4) between the power switch and the inductive load (6), for protecting the separation resistances. Pref. the voltage limiting device contains at least one Zener diode.

Description

Die Erfindung betrifft eine Schaltungsanordnung mit einem Leistungsschalter, einer den Leistungsschalter steuernden und an eine Klemme für Bezugspotential geschalteten Steuerein­ richtung, welcher eine Diode parallel geschaltet ist, einer in Reihe zum Leistungsschalter geschalteten und an der Klemme für Bezugspotential liegenden induktiven Last sowie mit einer zwischen Versorgungsklemmen der Steuereinrichtung und des Leistungsschalters angeordneten ohmschen Einrichtung.The invention relates to a circuit arrangement with a Circuit breaker, one controlling the circuit breaker and connected to a terminal for reference potential direction, which a diode is connected in parallel, one connected in series to the circuit breaker and at the terminal for reference potential lying inductive load as well as with a between supply terminals of the control device and the Circuit breaker arranged ohmic device.

Eine solche Schaltungsanordnung ist beispielsweise in der Zeitschrift "Elektronik Industrie" 4-1985, Seiten 32 bis 38 beschrieben. Sie weist eine elektronische Steuereinrichtung auf, die ausgangsseitig mit dem Gateanschluß eines Leistungs-MOS-FET verbunden ist und den Leistungs-MOS-FET, dem source­ seitig eine Last in Reihe geschaltet ist, ein- bzw. ausschal­ tet. Die Last liegt auf der dem MOS-FET abgewandten Seite an Bezugspotential.Such a circuit arrangement is for example in the Magazine "Electronics Industry" 4-1985, pages 32 to 38 described. It has an electronic control device on the output side with the gate connection of a power MOS-FET is connected and the power MOS-FET, the source a load is connected in series on and off tet. The load is on the side facing away from the MOS-FET Reference potential.

Der erwähnten Steuereinrichtung ist zum Schutz vor Verpolung und hohen Rückstromspannungsspitzen eine Diode parallel ge­ schaltet. Der Anodenanschluß dieser Diode liegt auf Bezugspo­ tential, während der Kathodenanschluß mit einer Versorgungs­ klemme, d. h. bei integrierter Realisierung der Steuereinrich­ tung innerhalb eines Halbleiterkörpers mit dessen Substratan­ schluß, verbunden ist. Diese der Steuereinrichtung parallel geschaltete Diode führt jedoch insbesondere bei sogenannten Chip-on-Chip-Strukturen zu Problemen, wenn vom Leistungs­ schalter induktive Lasten ein- und ausgeschaltet werden und plötzlich die Spannungsversorgung unterbrochen wird.The control device mentioned is for protection against reverse polarity and high reverse current spikes a diode in parallel ge switches. The anode connection of this diode is at the reference point tential, while the cathode connection with a supply clamp, d. H. with integrated realization of the control device device within a semiconductor body with its substrate conclusion, is connected. This the control device in parallel switched diode, however, leads especially in so-called Chip-on-chip structures cause problems when out of performance switches inductive loads on and off and suddenly the power supply is interrupted.

Bei Chip-on-Chip-Strukturen mit einer integrierten Steuerein­ richtung in einem ersten Halbleiterkörper und einen inte­ grierten Leistungsschalter, z. B. MOS-FET, in einem darunter­ liegendem zweiten Halbleiterkörper sind regelmäßig Trennwi­ derstände in die Versorgungsleitung der Steuereinrichtung ge­ schaltet. Diese Trennwiderstände dienen zur Strombegrenzung und sind gewöhnlich als Polysiliziumwiderstände in den die Steuereinrichtung enthaltenden Halbleiterkörper integriert. Der Widerstandswert solcher Trennwiderstände liegt bei etwa 100 Ohm und der durch diese fließende maximal zulässige Strom bei unter 1 Ampere. Die Spannungsfestigkeit dieser integrier­ ten Widerstände liegt deshalb gewöhnlich unter etwa 100 Volt. Sobald diese Spannung überschritten wird, besteht die Gefahr der Zerstörung solcher Trennwiderstände. Die Steuereinrich­ tung wird als Folge nicht mehr mit Spannung versorgt, so daß die gesamte Schaltungsanordnung funktionsunfähig wird.For chip-on-chip structures with an integrated control unit direction in a first semiconductor body and an inte grated circuit breaker, for. B. MOS-FET, in one of them  lying second semiconductor body are regularly Trennwi in the supply line of the control device switches. These isolating resistors serve to limit the current and are commonly used as polysilicon resistors in the Integrated semiconductor body control device. The resistance value of such isolating resistors is approximately 100 ohms and the maximum permissible current flowing through them at less than 1 ampere. The dielectric strength of this integrier The resistances are therefore usually below about 100 volts. As soon as this voltage is exceeded, there is a risk the destruction of such isolating resistors. The tax institution As a result, the device is no longer supplied with voltage, so that the entire circuit arrangement becomes inoperable.

Die Gefahr der Zerstörung des Trennwiderstandes besteht ins­ besondere dann, wenn der Leistungsschalter in Reihe zu einer induktiven Last angeordnet ist, sich im eingeschalteten Zu­ stand befindet und plötzlich die Versorgungsspannung, bei­ spielsweise wegen Kabelbruchs oder ähnlichem, an der Versor­ gungsklemme unterbrochen wird. Die induktive Last, z. B. vom Leistungsschalter ein- und auszuschaltende Motoren, Ventile etc., versucht nämlich aufgrund ihrer Induktionseigenschaften den Stromfluß aufrechtzuerhalten. Der Strom fließt trotz Ver­ sorgungsspannungsunterbrechung, getrieben von der induktiven Last, über die in Flußrichtung gepolte Diode der Steuereinrichtung, anschließend über den Trennwiderstand und letztlich über den noch eingeschalteten Leistungsschalter zu­ rück zur Last. Der Trennwiderstand kann hierbei aufgrund der unzulässig hohen Strombelastung zerstört werden.There is a risk of the separation resistor being destroyed especially when the circuit breaker is in series with one inductive load is arranged to be switched on stood and suddenly the supply voltage, at for example, due to cable break or the like, at the supplier supply terminal is interrupted. The inductive load, e.g. B. from Circuit breakers motors and valves to be switched on and off etc., namely because of their induction properties maintain the current flow. The current flows despite Ver supply voltage interruption, driven by the inductive Load, via the diode polarized in the direction of flow Control device, then via the isolating resistor and ultimately via the circuit breaker still switched on back to the load. The separation resistance can be due to the impermissibly high current loads can be destroyed.

Der Erfindung liegt die Aufgabe zugrunde, die eingangs ge­ nannte Schaltungsanordnung derart weiterzubilden, daß diese sicher gegen eine Zerstörung bei eingeschalteter induktiver Last und gleichzeitigem Versorgungsspannungsverlust geschützt ist. The invention has for its object the ge named circuit arrangement to develop such that this safe against destruction when the inductive is switched on Load and simultaneous loss of supply voltage are protected is.  

Diese Aufgabe wird bei der eingangs genannten Schaltungsan­ ordnung dadurch gelöst, daß zwischen die Versorgungsklemme der Steuereinrichtung und einen Verbindungspunkt von induk­ tiver Last und Leistungsschalter eine Spannungsbegrenzerein­ richtung geschaltet ist.This task is in the circuit mentioned above Order solved in that between the supply terminal the control device and a connection point from induk tive load and circuit breaker a voltage limiter direction is switched.

Im einfachsten Fall kann als Spannungsbegrenzereinrichtung eine Zenerdiode vorgesehen werden, welche mit ihrem Katoden­ anschluß an die Versorgungsklemme der Steuereinrichtung, d. h. bei integrierter Realisierung an den Substratanschluß der Steuereinrichtung, und mit ihrem Anodenanschluß an den Ver­ bindungspunkt von Leistungsschalter und induktiver Last ge­ schaltet ist. Diese Zenerdiode ist so zu dimensionieren, daß deren Durchbruchspannung niedriger als die zulässige maximale Spannung am Trennwiderstand ist. Tritt der erwähnten Span­ nungsverlust auf, bricht die Zenerdiode durch und leitet den von der induktiven Last getriebenen Strom parallel am Trenn­ widerstand und eingeschalteten Leistungsschalter vorbei zu­ rück zur Last. Der nicht besonders spannungsfeste Trennwider­ stand wird so wirksam vor Beschädigung geschützt.In the simplest case it can be used as a voltage limiter device a Zener diode can be provided, which with its cathodes connection to the supply terminal of the control device, d. H. with integrated implementation at the substrate connection Control device, and with its anode connection to the Ver Connection point of circuit breaker and inductive load is switched. This Zener diode is to be dimensioned such that whose breakdown voltage is lower than the permissible maximum Voltage at the isolating resistor. Occurs the span mentioned loss of voltage, the Zener diode breaks through and conducts the current driven by the inductive load in parallel at the isolator resistance and circuit breakers turned on too back to the load. The not particularly voltage-proof isolating resistor stand is effectively protected against damage.

Eine bevorzugte Weiterbildung der Erfindung sieht vor, die Spannungsbegrenzereinrichtung als aktive Schalteinrichtung, die bei Überschreitung einer vorgegebenen Spannungsschwelle einschaltet, zu realisieren. Hierfür weist die Spannungsbe­ grenzereinrichtung beispielsweise ebenfalls eine Zenerdiode aufweist, welche mit ihrem Katodenanschluß an die Versor­ gungsklemme der Steuereinrichtung, jedoch mit ihrem Anodenan­ schluß an einen Widerstand, welcher mit seinem freien An­ schluß den Verbindungspunkt zwischen Leistungsschalter und induktiver Last kontaktiert, geschaltet ist. Des weiteren ist ein steuerbares Halbieiterschaltelement vorgesehen, welches mit seinem Steueranschluß an einen Verbindungspunkt von Zen­ erdiode und Widerstand und mit seiner Laststrecke zwischen die Versorgungsklemme der Steuereinrichtung und den Verbin­ dungspunkt von Leistungsschalter und induktiver Last geschal­ tet ist. Die Reihenschaltung von Zenerdiode und Widerstand ist hierbei so dimensioniert, daß, sobald ein vorgebenes Spannungspotential, das wiederum unter der zulässigen Span­ nungsbelastung des Trennwiderstandes liegt, überschritten wird, das Halbeiterschaltelement einschaltet und so die Ver­ sorgungsspannungsklemme der Steuereinrichtung an den Verbin­ dungspunkt zwischen Leistungsschalter und induktiver Last kurzgeschlossen wird. Auch bei dieser Weiterbildung wird der Stromfluß bei Überspannung parallel am Trennwiderstand vor­ bei geführt.A preferred development of the invention provides that Voltage limiter device as active switching device, when a specified voltage threshold is exceeded switches on to realize. For this, the tension indicator limiting device, for example, also a Zener diode has, which with its cathode connection to the Versor supply terminal of the control device, but with its anode conclude a resistance, which with its free connection close the connection point between the circuit breaker and contacted inductive load, is switched. Furthermore is a controllable semiconductor switching element is provided, which with its control connection to a connection point of Zen earth diode and resistor and with its load path between the supply terminal of the control device and the connector circuit breaker and inductive load circuit is. The series connection of zener diode and resistor  is dimensioned so that, as soon as a specified Voltage potential, which in turn is below the allowable span load on the isolating resistor is exceeded is, the semiconductor switching element turns on and so the Ver supply voltage terminal of the control device to the connector point between circuit breaker and inductive load is short-circuited. With this further training, too Current flow in the event of overvoltage in parallel at the isolating resistor at led.

Die Erfindung wird nachfolgend anhand eines konkreten Ausfüh­ rungsbeispieles im Zusammenhang mit drei Figuren näher erläu­ tert. Es zeigen:The invention is based on a specific embodiment approximately example in connection with three figures tert. Show it:

Fig. 1 eine Schaltungsanordnung nach der Erfindung mit Lei­ stungsschalter, Steuereinrichtung und Spannungsbe­ grenzungseinrichtung, Fig. 1 shows a circuit arrangement according to the invention with Lei-breakers, control means and grenzungseinrichtung Spannungsbe,

Fig. 2 eine schematische Darstellung der Schaltungsanord­ nung von Fig. 1 mit zwei eingezeichneten Stromwegen und Fig. 2 is a schematic representation of the circuit arrangement of Fig. 1 with two drawn current paths and

Fig. 3 eine teilweise Schnittdarstellung durch ein die Schaltungsanordnung nach Fig. 1 enthaltendes Halb­ leiterchip. Fig. 3 is a partial sectional view through a semiconductor chip containing the circuit arrangement of FIG. 1.

In den nachfolgenden Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.Designate in the following figures, unless otherwise indicated, same reference numerals, same parts with the same Meaning.

In Fig. 1 ist eine Schaltungsanordnung mit einem Leistungs­ schalter 1 und einer in Reihe zum Leistungsschalter 1 liegen­ den induktiven Last 6, z. B. ein Motor oder ein Ventil, darge­ stellt. Der Leistungsschalter 1 ist mit einem Anschluß seiner Laststrecke an eine Klemme 3 einer Versorgungsspannung VD und mit seinem anderen Anschluß der Laststrecke an einen Anschluß der induktiven Last 6 geschaltet, die mit ihrem anderen An­ schluß mit einer an Bezugspotential liegenden zweiten Klemme 5 verbunden ist. Im Ausführungsbeispiel von Fig. 1 ist der Leistungsschalter 1 ein Leistungs-MOS-FET 1, dessen Drainan­ schluß D mit der Klemme 3, dessen Sourceanschluß 5 mit der Last 6 und dessen Gateanschluß G mit einer ausgangsseitigen Klemme 72 einer Steuereinrichtung 7 verbunden ist. Zwischen Drainanschluß D und Sourceanschluß 5 des Leistungs-MOS-FET 1 ist eine Inversdiode 2 geschaltet und zwar so, daß deren Ka­ todenanschluß K mit dem Drainanschluß D und deren Anodenan­ schluß A mit dem Sourceanschluß 5 des Leistungs-MOS-FET 1 verbunden ist. Der Leistungs-MOS-FET 1 und die Inversdiode 2 sind auf einem gemeinsamen Halbleiterkörper integriert, wie im Zusammenhang mit Fig. 3 noch erläutert werden wird.In Fig. 1 is a circuit arrangement with a power switch 1 and one in series with the circuit breaker 1 are the inductive load 6 , z. B. a motor or a valve, Darge provides. The circuit breaker 1 is connected with a connection of its load path to a terminal 3 of a supply voltage V D and with its other connection of the load path to a connection of the inductive load 6 , which is connected with its other connection to a second terminal 5 which is at reference potential. In the embodiment of Fig. 1, the circuit breaker 1 is a power MOS-FET 1 , the drain circuit D is connected to the terminal 3 , the source terminal 5 to the load 6 and the gate terminal G to an output-side terminal 72 of a control device 7 . Between the drain terminal D and the source terminal 5 of the power MOS-FET 1 , an inverse diode 2 is connected in such a way that its Ka terminal connection K is connected to the drain terminal D and its anode terminal A is connected to the source terminal 5 of the power MOS-FET 1 . The power MOS FET 1 and the inverse diode 2 are integrated on a common semiconductor body, as will be explained in connection with FIG. 3.

Die Steuereinrichtung 7 ist zur Spannungsversorgung zwischen eine Versorgungsklemme 13 und die Klemme 5 für Bezugspotenti­ al geschaltet. Die Versorgungsklemme 13, welche bei inte­ grierter Ausführung der Steuereinrichtung 7 den Substratan­ schluß des Halbleiterkörpers darstellt, ist über eine ohmsche Einrichtung 10, hier einen Widerstand mit etwa 100 Ohm, mit der Versorgungsklemme 3 verbunden. Dieser Widerstand kann beispielsweise im die Steuereinrichtung enthaltenden Halblei­ terkörper als integrierter Polysiliziumwiderstand realisiert sein und eine Spannungsfestigkeit von bis zu etwa 100 Volt aufweisen.The control device 7 is connected to the voltage supply between a supply terminal 13 and the terminal 5 for reference potential al. The supply terminal 13, which circuit the substrate at at inte grated embodiment of the controller 7 illustrating the semiconductor body, is connected via a resistive means 10, here a resistor of about 100 ohms, to the supply terminal. 3 This resistance can be implemented, for example, in the semiconductor device containing the control device as an integrated polysilicon resistor and have a dielectric strength of up to approximately 100 volts.

Die Steuereinrichtung 7 stellt an ihrer ausgangsseitigen Klemme 72 ein Schaltsignal zum Ein- und Ausschalten des Lei­ stungs-MOS-FET 1 bereit nach Maßgabe von an einer eingangs­ seitigen Klemme 11 anlegbaren Steuersignalen. An einer weite­ ren Klemme 12 der Steuereinrichtung 8 kann beispielsweise ein Signal abgegriffen werden, das anzeigt, ob der Leistungs-MOS-FET 1 eingeschaltet ist oder nicht. Die als solche bekannte Steuereinrichtung 8 ist mit einer weiteren Klemme 73 an den Verbindungspunkt 4 zwischen Leistungs-MOS-FET 1 und indukti­ ver Last 6 geschaltet. Des weiteren ist der Steuereinrichtung 8 ebenfalls eine Inversdiode bzw. Freilaufdiode 8 parallel geschaltet. Der Katodenanschluß K dieser Diode 8 ist an die Versorgungsklemme 13 bzw. den Substratanschluß geschaltet, während der Anodenanschluß A dieser Diode 8 mit der Klemme 5 für Bezugspotential in Verbindung steht.The control device 7 provides at its output-side terminal 72 a switching signal for switching the power-MOS-FET 1 on and off in accordance with the control signals that can be applied to an input-side terminal 11 . At a wide ren terminal 12 of the control device 8 , for example, a signal can be tapped, which indicates whether the power MOS FET 1 is turned on or not. The known as such control device 8 is connected with a further terminal 73 to the connection point 4 between the power MOS FET 1 and indukti ver load 6 . Further, the controller 8 is also connected in an inverse diode, or free-wheeling diode 8 parallel. The cathode connection K of this diode 8 is connected to the supply terminal 13 or the substrate connection, while the anode connection A of this diode 8 is connected to the terminal 5 for reference potential.

Befindet sich der Leistungs-MOS-FET 1 bei angelegter Versor­ gungsspannung VD von z. B. + 15 Volt im eingeschalteten Zu­ stand, fließt ein Nennstrom von einigen Ampere durch die in­ duktive Last 6. Wird die Spannungsversorgung wegen Kabelbruch oder dgl. an der Versorgungsklemme 13 unterbrochen, versucht die induktive Last aufgrund ihren Induktionswirkung diesen Stromfluß in gleicher Richtung aufrechtzuerhalten.Is the power MOS-FET 1 with applied supply voltage V D of z. B. + 15 volts in the on state, a nominal current of a few amperes flows through the inductive load 6 . If the power supply is interrupted due to a cable break or the like at the supply terminal 13 , the inductive load tries to maintain this current flow in the same direction due to its induction effect.

Anhand von Fig. 2 wird dies erläutert. In Fig. 2 sind nur die für den Stromfluß bei Spannungsversorgungsabriß an der Ver­ sorgungsklemme 13 relevanten Schaltungskomponenten darge­ stellt. Die induktive Last 6 treibt den Strom über die Klemme 5 für Bezugspotential zur Diode 8 der Steuereinrichtung. Die Diode 8 ist in Durchflußrichtung gepolt. Anschließend gelangt der Strom über den Widerstand 10 zurück zur Lastrecke des Leistungs-MOS-FET 1 und schließlich wieder zur induktiven Last 6. Dieser Stromkreislauf ist in Fig. 2 mit einem mit I bezeichneten Pfeil markiert. Der gesamte Strom fließt daher durch den Widerstand 10, der, sofern sein maximal zulässiger Strom überschritten wird, zerstört werden kann. Wenn der Widerstandswert des Widerstandes 10 100 Ohm beträgt und der von der Last 6 getriebenen Strom z. B. 3 Ampere aufweist, fallen am Widerstand 300 Volt ab, so daß dessen zulässige Spannung sicher überschritten wird. Der Widerstand brennt mit hoher Wahrscheinlichkeit durch. Als Folge hiervon ist der gesamte Leistungsschalteinrichtung, also Leistungs-MOS-FET 1 und Steuereinrichtung 7 nicht mehr funktionsfähig, da die Stromzuführung zur Steuereinrichtung 7 unterbrochen ist.This is explained with reference to FIG. 2. In Fig. 2 only the circuit components relevant to the current flow in the event of voltage supply interruption at the supply terminal 13 are illustrated. The inductive load 6 drives the current via the terminal 5 for reference potential to the diode 8 of the control device. The diode 8 is polarized in the flow direction. The current then passes via the resistor 10 back to the load section of the power MOS FET 1 and finally back to the inductive load 6 . This circuit is marked in Fig. 2 with an arrow labeled I. The entire current therefore flows through the resistor 10 , which can be destroyed if its maximum permissible current is exceeded. If the resistance value of the resistor 10 is 100 ohms and the current driven by the load 6 z. B. has 3 amps, drop across the resistor 300 volts, so that its permissible voltage is surely exceeded. The resistance is very likely to blow. As a result, the entire power switching device, that is to say power MOS FET 1 and control device 7, is no longer functional, since the power supply to control device 7 is interrupted.

Um hier Abhilfe zu schaffen, ist die in Fig. 1 dargestellte und bisher beschriebene Schaltungsanordnung um eine Span­ nungsbegrenzereinrichtung 9 erweitert. Diese Spannungsbe­ grenzereinrichtung 9 kann unterschiedlichste Ausführungsfor­ men haben. Zwei dieser Möglichkeiten sind in Fig. 1 darge­ stellt. Wesentlich ist lediglich, daß die Spannungsbegrenzer­ einrichtung 9 von die Versorgungsklemme 13 und den Verbin­ dungspunkt 4 zwischen Leistungs-MOS-FET 1 und induktiver Last 6 geschaltet ist und dann in Aktion tritt, sobald die maximal zulässige Spannung am Widerstand 19 überschritten würde. Die Spannungsbegrenzereinrichtung 9 muß zumindest den Stromfluß durch den Widerstand 10 auf maximal zulässige Werte begrenzen oder idealerweise sogar völlig abschalten, sobald eine vorge­ gebene Schwelle überschritten wird.To remedy this situation, the circuit arrangement shown in FIG. 1 and described so far is expanded by a voltage limiter device 9 . This voltage limiting device 9 can have a wide variety of different designs. Two of these possibilities are shown in Fig. 1 Darge. It is only essential that the voltage limiter device 9 of the supply terminal 13 and the connec tion point 4 is connected between power MOS-FET 1 and inductive load 6 and then comes into action as soon as the maximum permissible voltage across resistor 19 would be exceeded. The voltage limiter device 9 must at least limit the current flow through the resistor 10 to maximum permissible values or, ideally, even switch it off completely as soon as a predetermined threshold is exceeded.

Im einfachsten Fall ist die Strombegrenzereinrichtung 9, wie in Fig. 1 gezeigt, eine Zenerdiode 91, welche mit ihren Kato­ denanschluß K an die Versorgungsklemme 13 und mit ihrem An­ odenanschluß A an den Verbindungspunkt 4 geschaltet ist. Diese Zenerdiode 91 hat eine Durchbruchspannung, die unter­ halb des zulässigen Spannungsabfalls am Widerstand 10 liegt. Diese Durchbruchspannung kann beispielsweise bei etwa 60 Volt liegen. Die Zenerdiode 91 selbst muß jedoch ausreichend span­ nungsfest dimensioniert sein, um den durch sie hindurchfließenden Strom auszuhalten.In the simplest case, the current limiter device 9 , as shown in FIG. 1, is a Zener diode 91 , which is connected to the supply terminal 13 with its connector K and with its connector A to the connection point 4 . This zener diode 91 has a breakdown voltage which is below half the permissible voltage drop across the resistor 10 . This breakdown voltage can be around 60 volts, for example. However, the Zener diode 91 itself must be dimensioned sufficiently voltage-resistant to withstand the current flowing through it.

Die Spannungsbegrenzereinrichtung 9 kann jedoch auch als spannungsgesteuerte Schalteinrichtung realisiert werden. Eine Schaltungsvariante hierfür zeigt ebenfalls Fig. 1. Die Span­ nungsbegrenzereinrichtung 9 weist hierfür ebenfalls eine Zen­ erdiode 91 auf, welche mit ihrem Katodenanschluß K an die Versorgungsklemme 13, mit ihrem Anodenanschluß A jedoch an einen Widerstand 95 geschaltet ist. Dieser Widerstand 92 ist mit seinem freien Anschluß an den Verbindungspunkt 4 geschal­ tet. Zusätzlich ist eine aktives Halbieiterschaltelement, hier ein Enhancement-MOS-FET 93, vorgesehen, welcher mit sei­ nem Gateanschluß G an den Verbindungspunkt 95 von Zenerdiode 91 und Widerstand 92, mit seinem Drainanschluß D an die Ver­ sorgungsklemme 13 und mit seinem Sourceanschluß S an den Ver­ bindungspunkt 4 geschaltet ist. Dem MOS-FET 93 ist noch eine Diode 94 parallel geschaltet.However, the voltage limiter device 9 can also be implemented as a voltage-controlled switching device. A circuit variant for this also shows FIG. 1. The voltage limiter device 9 also has a zener diode 91 for this purpose, which is connected with its cathode connection K to the supply terminal 13 , but with its anode connection A to a resistor 95 . This resistor 92 is switched with its free connection to the connection point 4 . In addition, an active semiconductor switching element, here an enhancement MOS FET 93 , is provided, which with its gate connection G to the connection point 95 of Zener diode 91 and resistor 92 , with its drain connection D to the supply terminal 13 and with its source connection S to the Ver connection point 4 is switched. A diode 94 is also connected in parallel with the MOS-FET 93 .

Die Einsatzspannung der Spannungsbegrenzereinrichtung 9, d. h. die Spannung, bei welcher der MOS-FET 94 einschaltet und da­ mit die Versorgungsklemme 13 zum Verbindungspunkt 4 kurz­ schließt, ist so gewählt, daß diese kleiner ist als ein Wert, welcher dem Produkt von vorgegebenen zulässigen Strom durch den Widerstand multipliziert mit dessen Widerstandswert ent­ spricht.The threshold voltage of the voltage limiter device 9 , ie the voltage at which the MOS-FET 94 switches on and since the supply terminal 13 short-circuits to the connection point 4 , is selected so that it is smaller than a value which gives the product of predetermined permissible current through the resistance multiplied by its resistance value speaks ent.

Wenn, wie oben erwähnt, die Versorgungsspannung VD an der Versorgungsklemme 3 unterbrochen wird, fließt der von der in­ duktiven Last 6 getriebene volle Strom nicht mehr über den Widerstand 10, wie Fig. 2 deutlich zeigt. Der von der Last 6 den Leistungs-MOS-FET 1 und die Inversdiode 3 enthaltende un­ tere Halbleiterkörper 21 Sitzt durch Zwischenfügung einer ge­ eigneten Leitkleberschicht 25 flächig auf dem Kühlkörper 20 auf. Auf der dem Kühlkörper 20 gegenüberliegenden Oberfläche des zweiten Halbleiterkörpers 21 sitzt der erste Halbleiter­ körper 22 flächig auf. Dieser Halbleiterkörper 22 enthält die im Zusammenhang mit Fig. 1 erläuterte Steuereinrichtung 7 mit vorzugsweise monolithisch integrierter Spannungsbegrenzerein­ richtung 9. Beide Halbleiterkörper 21 und 22 können bei­ spielsweise Silizium-Halbleiterkörper sein. Zwischen dem Halbleiterkörper 21 und dem Halbleiterkörper 22 ist eine Klebstoffschicht 23 und eine Isolierschicht 24 angeordnet.If, as mentioned above, the supply voltage V D at the supply terminal 3 is interrupted, the full current driven by the inductive load 6 no longer flows through the resistor 10 , as FIG. 2 clearly shows. The from the load 6 containing the power MOS-FET 1 and the inverse diode 3 un tere semiconductor body 21 is seated on the heat sink 20 by interposing a suitable conductive adhesive layer 25 . On the surface of the second semiconductor body 21 opposite the cooling body 20 , the first semiconductor body 22 sits flat. This semiconductor body 22 contains the control device 7 explained in connection with FIG. 1, preferably with a monolithically integrated voltage limiter device 9 . Both semiconductor bodies 21 and 22 can be, for example, silicon semiconductor bodies. An adhesive layer 23 and an insulating layer 24 are arranged between the semiconductor body 21 and the semiconductor body 22 .

Die beiden Halbleiterkörper 21, 22 sind mit Kontakten verse­ hen und über Zuleitungen miteinander entsprechend der in Fig. 1 dargestellten Schaltungsanordnung miteinander verdrahtet, z. B. über Bondleitungen 28, 29. Der gesamte Halbleiterchip weist z. B. insgesamt fünf von außerhalb des Chipgehäuses zu­ gängliche und in Fig. 1 bereits beschriebene Klemmen 3, 4, 5, 11 und 12 auf. Diese Klemmen sind mit Bonddrähten 29 im Inneren des Chipgehäuses an Kontakte 30, 31, 71, 72, und 73 des ersten Halbleiterkörpers 21 angeschlossen. Die Klemme 3 bzw. 4 ist darüber hinaus an den Sourceanschluß S bzw. den Drainanschluß D des integrierten Leistungs-MOS-FET ange­ schlossen. Schließlich ist der auf dem oberen Halbleiterkör­ per 22 angeordnete Kontakt 72, welcher die in Fig. 1 erläu­ terte Ausgangsklemme 72 der Steuereinrichtung darstellt, über eine Bondleitung 28 mit dem Gateanschluß G auf der oberen Hauptfläche des unteren Halbleiterkörpers 20 in Verbindung.The two semiconductor bodies 21 , 22 are provided with contacts and are wired to one another via leads in accordance with the circuit arrangement shown in FIG . B. via bond lines 28 , 29th The entire semiconductor chip has z. B. a total of five from outside the chip housing to common and already described in Fig. 1 terminals 3 , 4 , 5 , 11 and 12 . These terminals are connected to contacts 30 , 31 , 71 , 72 , and 73 of the first semiconductor body 21 with bond wires 29 in the interior of the chip housing. The terminal 3 or 4 is also connected to the source terminal S or the drain terminal D of the integrated power MOS FET. Finally, the contact 72 arranged on the upper semiconductor body by 22 , which represents the output terminal 72 of the control device explained in FIG. 1, is connected via a bond line 28 to the gate terminal G on the upper main surface of the lower semiconductor body 20 .

Wie bereits erwähnt, bietet es sich an, die Strombegrenzungs­ einrichtung zusammen mit der Steuereinrichtung im oberen Halbleiterkörper 22 monolithisch zu integrieren. Um Platz und Siliziumfläche zu sparen, kann die gesamte Strombegrenzerein­ richtung oder lediglich dessen aktives Halbleiterschalterele­ ment unter einer Bondfläche einer der Bonddrähte 29 oder un­ ter der Bondfläche der Klemme 72 der Ausgangsleitung 28 der Steuereinrichtung integriert werden.As already mentioned, it is advisable to monolithically integrate the current limiting device together with the control device in the upper semiconductor body 22 . In order to save space and silicon area, the entire current limiter device or only its active semiconductor switch element can be integrated under a bonding area of one of the bonding wires 29 or below the bonding area of the terminal 72 of the output line 28 of the control device.

Claims (12)

1. Schaltungsanordnung mit einem Leistungsschalter (1), einer den Leistungsschalter (1) steuernden und an eine Klemme (5) für Bezugspotential geschalteten Steuereinrichtung (7), wel­ cher eine Diode (8) parallel geschaltet ist, einer in Reihe zum Leistungsschalter (1) geschalteten und an der Klemme (5) für Bezugspotential liegenden induktiven Last (6) sowie mit einer zwischen Versorgungsklemmen (3, 13) der Steu­ ereinrichtung (7) und des Leistungsschalters (1) angeordneten ohmschen Einrichtung, dadurch gekennzeichnet, daß zwischen die Versor­ gungsklemme (13) der Steuereinrichtung (7) und einen Verbin­ dungspunkt (4) von induktiver Last (6) und Leistungsschalter (1) eine Spannungsbegrenzereinrichtung (9) geschaltet ist.1. Circuit arrangement with a circuit breaker ( 1 ), a circuit breaker ( 1 ) controlling and connected to a terminal ( 5 ) for reference potential control device ( 7 ), which is connected in parallel with a diode ( 8 ), one in series with the circuit breaker ( 1 ) connected and at the terminal ( 5 ) for reference potential lying inductive load ( 6 ) and with a between the supply terminals ( 3 , 13 ) of the control device ( 7 ) and the circuit breaker ( 1 ) arranged ohmic device, characterized in that between the Versor supply terminal ( 13 ) of the control device ( 7 ) and a connec tion point ( 4 ) of inductive load ( 6 ) and circuit breaker ( 1 ) a voltage limiter device ( 9 ) is connected. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Spannungsbegrenzer­ einrichtung (9) eine Zenerdiode (91) aufweist, welche mit ih­ ren Katodenanschluß (K) an die Versorgungsklemme (13) ge­ schaltet ist.2. Circuit arrangement according to claim 1, characterized in that the voltage limiter device ( 9 ) has a zener diode ( 91 ) which is connected to the supply terminal ( 13 ) with its ren cathode connection (K). 3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Spannungsbegrenzer­ einrichtung eine Zenerdiode (91) aufweist, welche mit ihren Katodenanschluß (k) an die Versorgungsklemme (13) und mit ih­ ren Anodenanschluß (A) an einen Widerstand (92), welcher mit seinem freien Anschluß den Verbindungspunkt (4) kontaktiert, geschaltet ist.3. Circuit arrangement according to claim 1, characterized in that the voltage limiter device has a Zener diode ( 91 ) which with its cathode connection (k) to the supply terminal ( 13 ) and with its ren anode connection (A) to a resistor ( 92 ), which contacted with its free connection the connection point ( 4 ) is switched. 4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Spannungsbegrenzer­ einrichtung (9) ein steuerbares Halbieiterschaltelement (93) aufweist, welches mit seinem Steueranschluß (G) an einen Ver­ bindungspunkt (95) von Zenerdiode (91) und Widerstand (92) und mit seiner Laststrecke zwischen die Versorgungsklemme (13) der Steuereinrichtung (7) und den Verbindungspunkt (4) von Leistungsschalter (1) und induktiver Last (6) geschaltet ist.4. A circuit arrangement according to claim 3, characterized in that the voltage limiter device ( 9 ) has a controllable semiconductor switching element ( 93 ) which with its control connection (G) to a connection point ( 95 ) of the Zener diode ( 91 ) and resistor ( 92 ) and with its load path between the supply terminal ( 13 ) of the control device ( 7 ) and the connection point ( 4 ) of the circuit breaker ( 1 ) and inductive load ( 6 ). 5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß das steuerbare Halblei­ terschaltelement (93) ein Enhancement-MOS-FET ist.5. Circuit arrangement according to claim 4, characterized in that the controllable semiconductor switching element ( 93 ) is an enhancement MOS FET. 6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Einsatzspannung der Spannungsbegrenzereinrichtung (7) mindestens annähernd klei­ ner als ein vorgegebener zulässiger Strom durch die ohmsche Einrichtung (10) multipliziert mit dem Widerstandswert dieser ohmschen Einrichtung (10) ist.6. Circuit arrangement according to one of claims 1 to 5, characterized in that the threshold voltage of the voltage limiting device ( 7 ) is at least approximately smaller than a predetermined permissible current through the ohmic device ( 10 ) multiplied by the resistance value of this ohmic device ( 10 ). 7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die ohmsche Einrichtung (10) ein Widerstand ist.7. Circuit arrangement according to one of claims 1 to 6, characterized in that the ohmic device ( 10 ) is a resistor. 8. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Steuereinrichtung (7) und die Spannungsbegrenzereinrichtung (7) innerhalb eines ersten Halbleiterkörpers (22) gemeinsam integriert sind, daß der Leistungsschalter (1) als elektronischer Halbleiterschal­ ter innerhalb eines zweiten Halbleiterkörpers (22) integriert ist, daß die beiden Halbleiterkörper (21, 22) übereinander angeordnet und sowohl mechanisch als auch und elektrisch mit­ einander verbunden sind, und daß die ohmsche Einrichtung (10) zwischen die Versorgungsklemmen (3, 13) der beiden Halblei­ terkörper geschaltet ist.8. Circuit arrangement according to one of claims 1 to 7, characterized in that the control device ( 7 ) and the voltage limiter device ( 7 ) are integrated together within a first semiconductor body ( 22 ), that the power switch ( 1 ) as an electronic semiconductor switch ter within a second Semiconductor body ( 22 ) is integrated, that the two semiconductor bodies ( 21 , 22 ) are arranged one above the other and are connected to one another both mechanically and electrically, and that the ohmic device ( 10 ) between the supply terminals ( 3 , 13 ) of the two semiconductor bodies is switched. 9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß die ohmsche Einrichtung (10) als Polysiliziumwiderstand in den ersten Halbleiterkör­ per (22) integriert ist.9. Circuit arrangement according to claim 8, characterized in that the ohmic device ( 10 ) is integrated as a polysilicon resistor in the first semiconductor body by ( 22 ). 10. Schaltungsanordnung nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß ein in der Spannungsbe­ grenzereinrichtung (9) vorgesehener elektronischer Halblei­ terschalter (95) als Transistorelement unter einer Verdrah­ tungsleitung der Steuereinrichtung (7) auf dem ersten Halb­ leiterkörper (22) angeordnet ist.10. Circuit arrangement according to claim 8 or 9, characterized in that an in the voltage limiting device ( 9 ) provided electronic semiconductor switch ( 95 ) as a transistor element under a wiring line of the control device ( 7 ) on the first semiconductor body ( 22 ) is arranged. 11. Schaltungsanordnung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die ohmsche Einrichtung (10) einen Widerstandswert von etwa 100 Ohm aufweist.11. Circuit arrangement according to one of claims 1 to 10, characterized in that the ohmic device ( 10 ) has a resistance value of about 100 ohms. 12. Schaltungsanordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß der Leistungsschalter (1) ein MOS-FET ist.12. Circuit arrangement according to one of claims 1 to 11, characterized in that the circuit breaker ( 1 ) is a MOS-FET.
DE1995135129 1995-09-21 1995-09-21 Integrated power switch circuit for inductive load Withdrawn DE19535129A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1995135129 DE19535129A1 (en) 1995-09-21 1995-09-21 Integrated power switch circuit for inductive load

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1995135129 DE19535129A1 (en) 1995-09-21 1995-09-21 Integrated power switch circuit for inductive load

Publications (1)

Publication Number Publication Date
DE19535129A1 true DE19535129A1 (en) 1997-03-27

Family

ID=7772799

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1995135129 Withdrawn DE19535129A1 (en) 1995-09-21 1995-09-21 Integrated power switch circuit for inductive load

Country Status (1)

Country Link
DE (1) DE19535129A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19854821A1 (en) * 1998-11-27 2000-05-31 Bosch Gmbh Robert Protection circuit for a clocked semiconductor power amplifier
FR2812477A1 (en) * 2000-07-28 2002-02-01 Mitsubishi Electric Corp Power module, comprises a semiconductor switching element, a freewheel diode in antiparallel connection and a control integrated circuit
WO2011124279A1 (en) * 2010-04-08 2011-10-13 Siemens Aktiengesellschaft Circuit and method for protecting a controllable power switch

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19854821A1 (en) * 1998-11-27 2000-05-31 Bosch Gmbh Robert Protection circuit for a clocked semiconductor power amplifier
DE19854821B4 (en) * 1998-11-27 2004-07-29 Robert Bosch Gmbh Protection circuit for a clocked semiconductor power amplifier
FR2812477A1 (en) * 2000-07-28 2002-02-01 Mitsubishi Electric Corp Power module, comprises a semiconductor switching element, a freewheel diode in antiparallel connection and a control integrated circuit
WO2011124279A1 (en) * 2010-04-08 2011-10-13 Siemens Aktiengesellschaft Circuit and method for protecting a controllable power switch
US8937823B2 (en) 2010-04-08 2015-01-20 Siemens Aktiengesellschaft Circuit and method for protecting a controllable power switch

Similar Documents

Publication Publication Date Title
DE19635582C1 (en) Power semiconductor component for bridge circuits with high or low side switches
DE60130146T2 (en) ESD PROTECTION
DE3615052C2 (en)
DE102005039371A1 (en) Semiconductor device
DE2638178A1 (en) PROTECTIVE DEVICE FOR ELECTRONIC CIRCUITS AGAINST OVERVOLTAGE
DE19817767A1 (en) Semiconductor power circuit
EP2885805B1 (en) Fuse failure display
EP0766395A2 (en) Power transistor with short-circuit protection
DE3200953C2 (en) Semiconductor devices
DE10247038B4 (en) Semiconductor device for preventing overcurrent
DE19605593C2 (en) MOSFET driver circuit
EP0730332A1 (en) Semiconductor component with electrostatic discharge protection structure
DE3615690C2 (en) Integrated protection element, especially for inputs in MOS technology of integrated circuits
DE4426307C2 (en) Integrated circuit with a gate oxide and test possibility for this during manufacture
EP0174473B1 (en) Monolithic integrated power output stage
DE19535129A1 (en) Integrated power switch circuit for inductive load
DE4429285C1 (en) Driver circuit for field-effect-controlled power semiconductor switch
EP0696849B1 (en) Control apparatus with a circuit arrangement for its protection when the earth connection is interrupted
DE19534159A1 (en) Power MOSFET switch circuit
DE19838109B4 (en) Control circuit for inductive loads
DE68912778T2 (en) AGENT FOR REDUCING DAMAGE TO JFETS BY ELECTROSTATIC DISCHARGE.
EP0723668B1 (en) Arrangement for testing a gate oxide
WO2002069482A1 (en) Circuit design for a circuit for switching currents
DE102020126465A1 (en) Power electronics module with an improved gate driver
DE10258780B4 (en) Anti-fuse circuit and anti-fuse system

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee