DE19534159A1 - Power MOSFET switch circuit - Google Patents

Power MOSFET switch circuit

Info

Publication number
DE19534159A1
DE19534159A1 DE1995134159 DE19534159A DE19534159A1 DE 19534159 A1 DE19534159 A1 DE 19534159A1 DE 1995134159 DE1995134159 DE 1995134159 DE 19534159 A DE19534159 A DE 19534159A DE 19534159 A1 DE19534159 A1 DE 19534159A1
Authority
DE
Grant status
Application
Patent type
Prior art keywords
fet
power
terminal
circuit arrangement
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1995134159
Other languages
German (de)
Inventor
Jenoe Dr Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making or -braking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output circuit to the control circuit
    • H03K17/0822Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output circuit to the control circuit in field-effect transistor switches

Abstract

The circuit includes a an inverse diode (3) connected in parallel with a power MOSFET (2), and a reverse polarity detector (6). The inverse diode and the MOSFET provide a power switch (1) connected in series with a load (4) between a pair of voltage supply terminals (10,11). The polarity detector has respective terminals connected to the drain, source and gate (G) of the MOSFET. The inverse diode protects the power MOSFET from being supplied with the incorrect voltage supply polarity. The heating of the power MOSFET switch upon being supplied with the incorrect voltage supply polarity is prevented via the polarity detector. The detector is connected to the power MOSFET gate in order to supply a switch-in signal. Pref. the latter signal is supplied via a further MOSFET (60).

Description

Die Erfindung betrifft eine Schaltungsanordnung mit einem Leistungsschalter, welcher in Reihe mit einer Last zwischen zwei Klemmen einer Versorgungsspannung geschaltet ist, mit einer an den Steueranschluß des Leistungsschalters geschalte ten Steuereinrichtung zum Ein- und Ausschalten des Leistungs schalters und mit einer Einrichtung zum Schutz des Leistungs schalters bei Verpolung der Versorgungsspannung. The invention relates to a circuit arrangement with a circuit breaker, which is connected in series with a load between two terminals of a supply voltage, with a peeled to the control terminal of the circuit breaker th control means for turning on and off of the power switch and with a device for protection of the power switch when reversal of the supply voltage.

Eine solche Schaltungsanordnung ist beispielsweise in der Zeitschrift "Elektronik Industrie" 4-1985, Seiten 32 bis 38 beschrieben. Such a circuit arrangement is, for example in the magazine "electronic industry" 4-1985, pages 32 to 38 described. Sie weist eine elektronische Steuereinrichtung auf, die ausgangsseitig mit dem Gateanschluß eines Leistungs-MOS-FET verbunden ist und den Leistungs-MOS-FET, dem source seitig eine Last in Reihe geschaltet ist, ein- bzw. ausschal tet. It comprises an electronic control device, whose output is connected to the gate terminal of a power MOS FET and the power MOS FET, the source side, a load is connected in series on or tet Power off. Die Last liegt auf der dem MOS-FET abgewandten Seite an Bezugspotential. The burden is on the side opposite the MOS-FET side to reference potential.

Leistungs-MOS-FETs zeichnen sich regelmäßig durch eine paral lel zur Laststrecke des Leistungs-MOS-FET und damit zwischen Drainanschluß und Sourceanschluß geschaltete Diode aus, die auch als Freilaufdiode, Inversdiode bzw. Reversediode be zeichnet wird. Power MOS-FETs are characterized by a regular paral lel with the load path of the power MOS FET and connected between the drain terminal and source terminal of the diode, which are also termed as freewheeling diode or inverse diode reverse diode is distinguished. Diese Diode dient einerseits dazu, die im Schaltbetrieb auftretenden negativen Spannungsspitzen abzu leiten und andererseits einen Stromfluß bei einer auftreten den versehentlichen Verpolung der zwischen die Reihenschal tung des Leistungsschalters und der Last liegenden Versor gungsspannung zu ermöglichen, wodurch der Leistungs-MOS-FET wirksam vor Beschädigung geschützt wird. This diode serves on the one hand, ERS occurring in the switching operation of negative voltage peaks guide and on the other hand a flow of current at a occur accidental reverse connection of the versor lying between the series TIC of the circuit breaker and the load to enable supply voltage, whereby the power MOS FET efficiently against damage is protected. Die Inversdiode ist hierfür mit ihrem Katodenanschluß an den Drainanschluß und mit ihrem Anodenanschluß an den Sourceanschluß des Leistungs-MOS-FET geschaltet und regelmäßig zusammen mit dem Leistungs-MOS-FET in einen gemeinsamen Halbleiterkörper integriert. The inverse diode is this connected with its cathode terminal to the drain terminal and with its anode terminal to the source of the power MOS FET and regularly integrated together with the power MOS FET in a common semiconductor body.

Obwohl durch die Inversdiode ein wirksamer Schutz des Lei stungs-MOS-FET bei Verpolung erzielt wird, hat sich herausge stellt, daß der im Verpolfall an der Inversdiode entstehende Spannungsabfall zu einer nicht unbeträchtlichen Erwärmung des Halbleiterkörpers und damit auch des Leistungs-MOS-FET führt. Although effective protection of the ben efit MOS FET is achieved with reverse polarity by the inverse diode, has herausge provides that the resulting in the inverse diode in polarity reversal voltage drop to a not inconsiderable heating of the semiconductor body and thus the power MOS-FET leads , Eine solche Erwärmung des Leistungs-MOS-FET ist unerwünscht. Such heating of the power MOS FET is undesirable.

Es sind mittlerweile auch Schaltungsanordnungen bekannt ge worden, die den Leistungsschalter und insbesondere hierbei eingesetzte Leistungs-MOS-FETs vor hohen Temperaturen schüt zen. There have now been ge also known circuit arrangements, the Shakers the power switch and used this particular power MOS-FETs from high temperatures zen. Eine solche Schaltungsanordnung ist z. Such a circuit arrangement is z. B. aus EP 0 208 970 B1 bekannt. For example, from EP 0208970 B1. Auf den den Leistungs-MOS-FET enthaltenden Halbleiterkörper wird ein weiterer Halbleiterkörper mit einem Halbleiterschalter, z. On the power MOS FET containing semiconductor body is a further semiconductor body with a semiconductor switch, z. B. einen Thyristor, aufgebracht, wobei die beiden Halbleiterkörper in gutem Wärmekontakt miteinander stehen. As a thyristor, is applied, said two semiconductor components with each other in good thermal contact. Sobald der Halbleiterschalter eine Erhöhung der Tem peratur detektiert, schaltet dieser über zwischen den beiden Halbleiterkörpern vorgesehene elektrische Verbindungen den Leistungs-MOS-FET aus. As soon as the semiconductor switch detects an increase in the temperature Tem, this provided over between the two semiconductor bodies electrical connections turns off the power MOS-FET. Der Leistungs-MOS-FET wird so wirksam vor einer Überlastung durch Überstrom, beispielsweise im Kurzschlußfall der Last, geschützt. The power MOS FET is thus effectively protected against overload by overcurrent, for example, to short circuit the load.

Im Falle einer auftretenden Verpolung der Versorgungsspannung kann mit einer solchen Schaltungsanordnung, wie sie in EP 0 208 970 B1 beschrieben ist, der durch die Inversdiode auftre tende Spannungsabfall nicht reduziert werden, da einerseits die Erwärmung des Leistungs-MOS-FET zum Auslösen der Tempera turschutzschaltung nicht ausreicht. In the case of polarity reversal occurring in the supply voltage can with such a circuit arrangement as described in EP 0208970 B1, formed by the inverse diode tends voltage drop occurring defects can not be reduced because on the one hand turschutzschaltung the heating of the power MOS FET for triggering the tempera not enough. Andererseits würde selbst bei Erreichen einer kritischen Temperatur lediglich ein Aus schaltsignal für den Leistungs-MOS-FET erzeugt werden, so daß der Spannungsabfall an der Inversdiode erhalten bleibt. On the other hand, only one out would be switching signal generated for the power MOS FET, so that the voltage drop remains on the inverse diode itself when it reaches a critical temperature.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art so weiterzu bilden, daß der Spannungsabfall und damit die Wärmeerzeugung am Leistungsschalter bei Verpolung der Versorgungsspannung deutlich im Vergleich zu bisherigen Lösungen reduziert ist. The present invention is based on the object form weiterzu a circuit arrangement of the type mentioned in such a way that the voltage drop and hence the heat generation at the power switch in polarity of the supply voltage significantly compared to previous solutions is reduced.

Diese Aufgabe wird dadurch gelöst, daß die Einrichtung zum Schutz des Leistungsschalters bei Verpolung der Versorgungs spannungsquelle ausgangsseitig mit dem Steueranschluß des Leistungsschalters verbunden ist, daß durch die Einrichtung die Verpolung detektierbar ist, und daß die Einrichtung aus gangsseitig bei Detektion einer Verpolung ein Einschaltsignal für den Leistungsschalter bereitstellt. This object is achieved in that the device for the protection of the circuit breaker at polarity reversal of the supply voltage source has its output connected to the control terminal of the circuit breaker in that the polarity reversal can be detected by the device and the means of output side on detection of a polarity reversal a switch for circuit breaker provides.

Weiterbildungen der Erfindung sind Gegenstand der Unteran sprüche. Further developments of the invention are subject of Unteran claims.

Die Erfindung wird anhand von Ausführungsbeispielen in Ver bindung mit drei Figuren näher erläutert. The invention will be explained in more detail by means of embodiments, in conjunction with three figures. Es zeigen: Show it:

Fig. 1 ein Blockschaltbild einer Schaltungsanordnung nach der Erfindung zum Ansteuern eines Leistungs-MOS-FET mit einer Einrichtung zum Schutz des Leistungs-MOS-FET bei Verpolung der Versorgungsspannung, Fig. 1 is a block diagram of a circuit arrangement according to the invention for driving a power MOS-FET with a device for protecting the power MOS FET in reverse polarity of the supply voltage,

Fig. 2 ein komplettes Ausführungsbeispiel einer Schaltungsan ordnung für eine Einrichtung zum Schutz des in Fig. 1 dargestellten Leistungs-MOS-FET, und Fig. 2 shows a complete embodiment of a Schaltungsan order for a device for protection of the illustrated in Fig. 1 the power MOS FET, and

Fig. 3 den Schnitt durch ein die Schaltungsanordnung nach Fig. 1 bzw. Fig. 2 enthaltendes Halbleiterchip. Fig. 3 is a section through a containing the circuit arrangement of FIG. 1 or FIG. 2, the semiconductor chip.

In den nachfolgenden Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung. , Like reference numerals refer unless otherwise indicated in the following figures, the same parts with the same meaning.

In Fig. 1 ist eine Schaltungsanordnung mit einem Leistungs schalter 1 und einer in Reihe zum Leistungsschalter 1 liegen den Last 4 dargestellt. In Fig. 1, a circuit arrangement is the load 4 with a power switch and a 1 are connected in series to the circuit breaker 1. Der Leistungsschalter 1 ist mit ei nem Anschluß seiner Laststrecke an eine Klemme 10 einer Ver sorgungsspannung V D und mit seinem anderen Anschluß der Last strecke an einen Anschluß der Last 4 geschaltet, die mit ih rem anderen Anschluß mit einer an Bezugspotential liegenden zweiten Klemme 11 einer Versorgungsspannungsquelle verbunden ist. The circuit breaker 1 is provided with egg nem terminal of its load path to a terminal 10 of a Ver supply voltage V D and with its other terminal of the load path to a terminal of the load 4 connected with ih rem other terminal to a lying at reference potential second terminal 11 of a supply voltage source is connected. Im Ausführungsbeispiel von Fig. 1 ist der Leistungs schalter 1 ein Leistungs-MOS-FET 2 , dessen Drainanschluß D an die Klemme 10 , dessen Sourceanschluß S mit der Last 4 und dessen Gateanschluß G mit einer ausgangsseitigen Klemme 87 einer Steuereinrichtung 8 verbunden ist. In the embodiment of Fig. 1 the power is switch 1, a power MOS-FET 2, a drain terminal D to terminal 10, its source terminal S having a gate terminal G connected to an output-side terminal 87 to a control device 8 with the load 4 and. Zwischen Drainan schluß D und Sourceanschluß S des Leistungs-MOS-FET 2 ist ei ne Inversdiode 3 geschaltet und zwar so, daß deren Katodenan schluß mit dem Drainanschluß D und deren Anodenanschluß mit dem Sourceanschluß S des Leistungs-MOS-FET 2 verbunden ist. Between Drainan D and source terminal of circuit S of the power MOS-FET 2 is egg ne inverse diode 3 connected in such a way that their Katodenan circuit to the drain terminal D and the anode terminal is connected to the source terminal S of the power MOS-FET. 2 Der Leistungs-MOS-FET 2 und die Inversdiode 3 sind auf einem gemeinsamen Halbleiterkörper integriert, wie im Zusammenhang mit Fig. 3 noch erläutert werden wird. The power MOS-FET 2 and the inverse diode 3 are integrated on a common semiconductor body, as described in connection with FIG. 3 will be explained.

Die Steuereinrichtung 8 stellt an ihrer ausgangsseitigen Klemme 87 ein Schaltsignal zum Ein- und Ausschalten des Lei stungs-MOS-FET 2 bereit nach Maßgabe von an einer eingangs seitigen Klemme 85 anlegbaren Steuersignalen. The control device 8 provides at its output-side terminal 87 a switching signal for switching on and off of the ben efit MOS FET 2 prepared pursuant to be placed against an input-side terminal 85 control signals. An einer weite ren Klemme 86 der Steuereinrichtung 8 kann beispielsweise ein Signal abgegriffen werden, das anzeigt, ob der Leistungs-MOS-FET 2 eingeschaltet ist oder nicht. A signal can for example be picked up at a wide ren terminal 86 of the control device 8, which indicates whether the power MOS-FET 2 is turned on or not. Die als solche bekannte Steuereinrichtung 8 verfügt beispielsweise über einen Oszil lator 80 und einen Ladegleichrichter 82 , welche über eine Ka pazitätseinrichtung 81 miteinander in Verbindung stehen. Known as such a control device 8 for example, has a Oszil lator 80, and a charging rectifier 82 which communicate with each other via a Ka pazitätseinrichtung 81 in connection. Der Ladegleichrichter 82 ist mit der Klemme 87 der Steuereinrich tung 8 über einen Widerstand 83 in Verbindung. The charging rectifier 82 is processing with the terminal 87 of the Steuereinrich 8 via a resistor 83 in connection. Eine solche Steuereinrichtung 8 dient als Ladungspumpe, welche an der Klemme 87 ein ausreichend hohes positives Potential bereit stellt, um den Leistungs-MOS-FET 2 einzuschalten, wenn die Last 4 von Laststrom durchflossen werden soll. Such a controller 8 serves as a charge pump which provides a sufficiently high positive potential provided at terminal 87 to turn on the power MOS FET 2 when the load is to be flowed through 4 of load current. Um die Steuer einrichtung 8 ebenfalls vor negativen Spannungsspitzen oder Verpolung zu schützen, ist, ähnlich wie beim Leistungsschal ter 1 , eine Inversdiode 84 zwischen die Versorgungsklemmen 16 , 17 der Steuereinrichtung 8 geschaltet. To the control device 8 also from negative voltage spikes or reverse polarity to protect 17 of the control device 8 is similar to the power scarf ter 1, a reverse-biased diode 84 between the power supply terminals 16, connected. Die Klemme 17 liegt hierbei auf Massepotential, während die Klemme 16 an das Substrat des Halbleiterkörpers des integrierten Leistungsschalters 1 gelegt und damit über einen durch das Substrat gebildeten Widerstand 18 an V D geschaltet ist. The clamp 17 is put on ground potential, while the clamp 16 applied to the substrate of the semiconductor body of the integrated circuit breaker 1 and is thus connected across a gap formed by the substrate resistor 18 to V D.

Die Schaltungsanordnung von Fig. 1 verfügt des weiteren über eine Einrichtung 6 zum Schutz des Leistungsschalters 1 bei Verpolung der Versorgungsspannung V D . The circuit arrangement of Fig. 1 has further a means 6 for protection of the circuit breaker 1 in reversal of the supply voltage V D. Die Einrichtung 6 weist zwei Klemmen 68 , 69 auf, die mit den Klemmen 10 und 11 der Versorgungsspannung V D direkt oder über Widerstände verbunden sind. The device 6 has two terminals 68, 69 which are connected to the terminals 10 and 11 of the supply voltage V D directly or through resistors. Im Ausführungsbeispiel von Fig. 1 ist die Klemme 68 mit der Klemme 10 in Verbindung, während die Klemme 69 der Ein richtung 6 an den Verbindungspunkt 14 zwischen Leistungs-MOS-FET 2 und Last 4 geschaltet ist. In the embodiment of Fig. 1, the terminal 68 to the terminal 10 is connected while the terminal 69 is connected a device 6 to the junction point 14 between the power MOS FET 2 and the load 4. Ausgangsseitig weist die Einrichtung 6 eine Klemme 67 auf, die mit dem Steueranschluß des Leistungsschalters 1 , hier mit dem Gateanschluß G des Leistungs-MOS-FET 2 verbunden ist. 6 the output side, the device has a clamp 67 which is here connected to the control terminal of the circuit breaker 1 to the gate terminal G of the power MOS FET. 2 Die Einrichtung 6 detek tiert die an den Klemmen 68 , 69 anstehenden Potentiale und erkennt eine Verpolung der Versorgungsspannung V D . The device 6 Detek advantage that at the terminals 68, 69 pending potential and detects a polarity reversal of the supply voltage V D. Bei Detek tion einer Verpolung stellt die Einrichtung 6 an ihrer Aus gangsklemme 67 ein Einschaltsignal für den Leistungsschalter 1 bereit, um diesen einzuschalten. In Detek tion of a reverse polarity 6 shows the device in its off through terminal 67 a switch for the circuit breaker 1 ready to turn it on. Da im vorliegenden Fall im eingeschalteten Zustand der zwischen dem Drainanschluß D und Sourceanschluß S des Leistungs-MOS-FET 2 liegende Innenwider stand deutlich geringer als der Innenwiderstand der Inversdi ode 3 ist, wird der Spannungsabfall zwischen Drainanschluß D und Sourceanschluß S dank des eingeschalteten Leistungs-MOS-FET 2 deutlich herabgesetzt und eine Erwärmung des den Leist ungs-MOS-FET 2 enthaltenden Halbleiterkörpers weitgehend ver mieden. Since in the present case in the switched state of lying between the drain terminal D and source terminal S of the power MOS-FET 2 internal resistance was considerably lower than the internal resistance of Inversdi ode is 3, the voltage drop between drain terminal D and source terminal S is due to the turned-on power MOS-FET 2 significantly reduced and heating of the Leist ungs MOS FET 2 containing semiconductor body avoided largely ver. Der Leistungsschalter 1 wird so wirksam bei Verpolung vor einer etwaigen Beschädigung geschützt. The circuit breaker 1 is thus effectively protected from polarity reversal before any damage.

In Fig. 2 ist eine konkrete Schaltungsanordnung für die in Fig. 1 vorgestellte Einrichtung 6 dargestellt. In FIG. 2, a concrete circuit arrangement for the presented in FIG. 1 device 6 is illustrated. Diese Schal tungsanordnung 6 kann zusätzlich in den Halbleiterchip der Steuerschaltung 8 monolithisch integriert werden. This TIC assembly 6 can also be monolithically integrated in the semiconductor chip of the control circuit. 8 Der besse ren Übersichtlichkeit wegen ist in Fig. 2 auf eine erneute Darstellung der in Fig. 1 bereits vorgestellten Steuerein richtung 8 , die zum Ein- und Ausschalten des Leistungs-MOS-FET 2 nach Maßgabe von Steuersignalen notwendig ist, verzich tet worden. The Besse ren sake of clarity, in Fig. 2 a renewed representation of the already introduced in Fig. 1 Steuerein device 8, which is necessary for switching on and off the power MOS-FET 2 on the basis of control signals verzich been tet. In Fig. 2 ist lediglich die Ausgangsklemme 87 und die im Zusammenhang mit Fig. 1 erläuterte Inversdiode 84 die ser Steuereinrichtung 8 dargestellt. In FIG. 2, only the output terminal 87 and explained in connection with FIG. 1, the inverse diode 84 is shown, the controller 8 ser.

Die Klemme 68 der Einrichtung 6 ist an die Klemme 16 und damit über den Widerstand 18 an die Klemme 10 der Versorgungsspannung V D geschaltet. The terminal 68 of the device 6 is connected to terminal 16 and through resistor 18 to terminal 10 of the power supply voltage V D. Die Klemme 69 der Einrichtung 6 ist, wie in Fig. 1, mit dem Verbindungspunkt 14 von Leistungs-MOS-FET 2 und Last 4 in Verbindung. The terminal 69 of the device 6, as shown in Fig. 1, to the connection point 14 of the power MOS FET 2 and the load 4 in connection. Die ausgangsseitige Klemme 67 der Einrichtung 6 ist an den Gateanschluß G des Leistungs-MOS-FET 2 geschaltet. The output-side terminal 67 of the device 6 is connected to the gate terminal G of the power MOS FET. 2 Die Einrichtung 6 enthält einen Enhancement-MOS-FET 60 und drei Depletion-MOS-FET 61 , 62 , 63 , die jeweils vom n-Kanal-Typ sind. The device 6 includes an enhancement MOS-FET 60 and three depletion MOS-FET 61, 62, 63, which are of the n-channel type in each case. Der MOS-FET 60 dient dazu, an der ausgangsseitigen Klemme 67 dann ein im Vergleich zum Potential an der Klemme 69 mindestens um die Einsatzspannung des Leistungs-MOS-FET 2 erhöhtes Potential anzulegen, wenn die Versorgungsspannung V D versehentlich verpolt wurde. The MOS-FET 60 is used, then a least by the threshold voltage of the power MOS-FET to apply to the output-side terminal 67 in comparison with the potential at the terminal 69 2 increased potential when the power supply voltage V D is accidentally reversed polarity. Im Normalfall liegt an der Klemme 10 positives Potential, z. Normally at terminal 10 positive potential, eg. B. + 15 Volt und an der Klemme 11 Massepotential. B. +15 volts and at terminal 11 ground potential. Bei Verpolung ist dies umgekehrt. Reverse polarity opposite is true. An der Klemme 10 liegt damit, bezogen auf die Klemme 11 , -15 Volt an. -15 volts so that, based on the terminal 11, at at terminal 10th

Der MOS-FET 60 ist mit seinem Drainanschluß D an die Klemme 16 und mit seinem Sourceanschluß S an die Klemme 67 geschal tet. The MOS-FET 60 is tet geschal to its drain terminal D to terminal 16 and its source terminal S to the terminal 67th Der Gateanschluß G des MOS-FET 60 ist mit einem noch zu erläuternden Verbindungspunkt 70 elektrisch in Kontakt. The gate G of the MOS-FET 60 is provided with a yet to be explained junction 70 electrically in contact. Der bei diesem MOS-FET 60 noch vorgesehene Substratanschluß ist an die Klemme 69 geschaltet. The 60 still provided in this MOS FET substrate terminal is connected to the terminal 69th Der als Potentialübertrager die nende MOS-FET 61 ist mit seinem Drainanschluß D mit der Klem me 68 und mit seinem Gateanschluß G mit der Klemme 69 in Ver bindung. The as potential transformers designating the MOS-FET 61 is me at its drain D to the Klem 68 and bond with its gate terminal G to the terminal 69 in Ver. Der Sourceanschluß S dieses MOS-FET 61 ist an den Gateanschluß G des MOS-FET 62 geschaltet. The source terminal S of this MOS FET 61 is connected to the gate G of the MOS-FET 62nd Zwischen den Sour ceanschluß S und die Klemme 69 ist eine Stromquelle 65 ge schaltet. Between the Sour ceanschluß S and the terminal 69 is a current source 65 ge on. An die Klemme 69 ist des weiteren der Sourcean schluß S des MOS-FET 62 sowie der Anodenanschluß einer Zenerdiode 64 gelegt. To the terminal 69 of the other of the Sourcean is terminal S of the MOS-FET 62 and the anode terminal of a Zener diode placed 64th Der Drainanschluß D des MOS-FET 62 und der Sourceanschluß S sowie der Gateanschluß G des MOS-FET 63 sind mit dem Verbindungspunkt 70 und damit mit dem Gateanschluß G des MOS-FET 60 in Verbindung. The drain D of the MOS-FET 62 and the source terminal S and the gate G of the MOS-FET 63 are connected to the junction 70 and to the gate terminal G of the MOS-FET 60 in connection. Der Katodenanschluß der Zener diode 64 und der Drainanschluß D des MOS-FET 63 sind über ei ne weitere Stromquelle 66 mit der Klemme 16 in Verbindung. The cathode terminal of the Zener diode 64 and the drain D of the MOS-FET 63 are ei ne further current source 66 to the terminal 16 in conjunction. Die Klemme 16 kann beispielsweise mit dem Substratanschluß des Halbleiterkörpers der Steuereinrichtung 8 bzw. mit dem Substratanschluß des den Leistungs-MOS-FET 2 enthaltenden Halbleiterkörpers in Verbindung stehen. The terminal 16 may communicate for example with the substrate terminal of the semiconductor body of the control device 8 and with the substrate terminal of the power MOS-FET 2 containing semiconductor body.

Die Arbeitsweise dieser Schaltungsanordnung ist folgende. The operation of this circuit is as follows. Zu nächst wird davon ausgegangen, daß der Leistungs-MOS-FET 2 aufgrund fehlender Steuersignale von der Steuereinrichtung 8 ausgeschaltet ist und an den Klemmen 10 und 11 die Versor gungsspannung richtig gepolt angeschlossen ist. To the next, it is assumed that the power MOS-FET 2 is turned off by the control device 8 due to lack of control signals and at the terminals 10 and 11, the supply voltage is connected with the correct polarity. In diesem Fall ist das Potential an der Klemme 10 deutlich höher als an der Klemme 11 . In this case, the potential at the terminal 10 is significantly higher than at the terminal. 11 Der MOS-FET 62 leitet voll, da sein Sourcean schluß S auf Massepotential der Klemme 11 und sein Gatean schluß G auf positivem Potential liegt. The MOS-FET 62 conducts fully, as his Sourcean circuit S to ground potential of the terminal 11 and its Gatean circuit G at a positive potential. Damit liegt der Ver bindungspunkt 70 ebenfalls auf Bezugspotential, so daß der MOS-FET 60 ausgeschaltet bleibt. This puts the United junction point 70 is also connected to reference potential so that the MOS FET remains off 60th An der Klemme 67 ist kein ausreichend positives Potential im Vergleich zum Potential an dem Verbindungspunkt 14 abgreifbar um die notwendige Einsatz spannung des Leistungs-MOS-FET 2 zu übersteigen und diesen einzuschalten. At terminal 67 a sufficiently positive potential compared to the potential can be tapped to exceed at the junction 14 to provide the necessary application voltage of the power MOS FET 2 and turn it on.

Im Verpolungsfall ist das Potential am Verbindungspunkt 14 und damit der Klemme 69 deutlich höher als das Potential an der Klemme 16 , die mit dem Substrat der Halbleiterschaltungs anordnung verbunden ist. In the event of polarity reversal, the potential at the connection point 14 and the terminal 69 is significantly higher than the potential at terminal 16 which is connected arrangement with the substrate of the semiconductor circuit. Der MOS-FET 62 leitet deutlich schlechter bzw. gar nicht mehr, so daß der MOS-FET 63 weniger Strom von der Stromquelle 66 ziehen kann. The MOS-FET 62 significantly worse or no longer conducts, so that the MOS-FET 63 can draw less power from the power source 66th Als Resultat steigt am Gateanschluß G des MOS-FET 60 das Potential, wodurch der MOS-FET 60 einschaltet und das an der Klemme 16 anstehende Potential an den Gateanschluß G des Leistungs-MOS-FET 2 an legt. As a result, the gate G of the MOS-FET 60, the potential, so that the MOS-FET 60 and turn on the upcoming on the terminal 16 potential at the gate terminal G of the power MOSFET 2 to sets increases. Da dieses Potential am Gateanschluß G des Leistungs-MOS-FET 2 dann deutlich höher als das Potential am Verbin dungspunkt 14 ist, schaltet der Leistungs-MOS-FET 2 ein, was im Falle der Verpolung gerade bewirkt werden sollte. Since this potential is markedly higher than the potential at the ground point Verbin 14 at the gate terminal G of the power MOS-FET 2 then the power MOS FET 2 switches, which in the case of reverse polarity should be precisely effected.

Es hat sich als zweckmäßig erwiesen, bei der Ausbildung der MOS-FET 62 und 63 dafür zu sorgen, daß diese identisch aufge baut sind, jedoch die Kanalweite des MOS-FET 62 größer, z. It has proven to be advantageous to provide for the formation of the MOS-FET 62 and 63 that these are identical builds up, however, the channel width of the MOS-FET 62 larger, z. B. etwa 10% größer, als die Kanalweite des MOS-FET 63 gewählt ist. B. about 10% greater than the channel width of the MOS-FET is selected 63rd

In der Darstellung von Fig. 3 ist im Schnitt ein Halbleiter chip dargestellt, welches auf einem Kühlkörper 20 zwei über einander angeordnete Halbleiterkörper 21 , 22 aufweist. In the illustration of FIG. 3 in section, a semiconductor chip is shown, which has on a heat sink 20, two superimposed semiconductor body 21, 22. Der den Leistungs-MOS-FET 2 und die Inversdiode 3 enthaltende Halbleiterkörper 21 sitzt durch Zwischenfügung einer geeigne ten Klebeschicht 25 flächig auf dem Kühlkörper 20 auf. Of the power MOS-FET 2 and the inverse diode 3 containing semiconductor body 21 is seated by the interposition of an appro priate adhesive layer 25 flat on the heat sink twentieth Auf der dem Kühlkörper 20 gegenüberliegenden Oberfläche des Halb leiterkörpers 21 sitzt der andere Halbleiterkörper 22 flächig auf. On the heat sink 20 opposite surface of the semiconductor body 21 of the other semiconductor body 22 is sitting on flat. Dieser Halbleiterkörper 22 enthält die im Zusammenhang mit den Fig. 1 und 2 erläuterte Steuereinrichtung 8 mit mono lithisch integrierter Einrichtung 6 . This semiconductor body 22 contains explained in conjunction with Figs. 1 and 2, control device 8 with mono lithisch integrated device 6. Beide Halbleiterkörper 21 und 22 können beispielsweise Silizium-Halbleiterkörper sein. Both semiconductor bodies 21 and 22 may be silicon semiconductor body, for example. Zwischen dem Halbleiterkörper 21 und dem Halbleiterkör per 22 ist eine Klebstoffschicht 23 und eine Isolierschicht 24 angeordnet. Between the semiconductor body 21 and the Halbleiterkör 22 by an adhesive layer 23 and an insulating layer 24 is disposed.

Die beiden Halbleiterkörper 21 , 22 sind mit an ihren Oberflä chen angeordneten Kontakten 26 elektrisch miteinander ver bunden. The two semiconductor bodies 21, 22 are connected at their surfaces Oberflä arranged contacts 26 are electrically connected to each other ver. An der Oberseite der Halbleiterkörper sind weitere Kontakte 29 angeordnet. More contacts 29 are arranged on the upper surface of the semiconductor body. Diese Kontakte 29 sind vollständig oder teilweise über Anschlußleitungen 27 an Gehäuseanschlüsse 28 angeschlossen. These contacts 29 are completely or partially connected to the housing terminals 28 via connection lines 27th

Claims (9)

  1. 1. Schaltungsanordnung mit einem Leistungsschalter ( 1 ), wel cher in Reihe mit einer Last ( 4 ) zwischen zwei Klemmen ( 10 , 11 ) einer Versorgungsspannung (V D ) geschaltet ist, mit einer an den Steueranschluß (G) des Leistungsschalters ( 1 ) geschal teten Steuereinrichtung ( 8 ) zum Ein- und Ausschalten des Lei stungsschalters ( 1 ) und mit einer Einrichtung ( 6 ) zum Schutz des Leistungsschalters ( 1 ) bei Verpolung der Versorgungsspan nung (V D ), dadurch gekennzeichnet, daß die Einrichtung ( 6 ) ausgangssei tig mit dem Steueranschluß (G) des Leistungsschalters ( 1 ) verbunden ist, daß durch die Einrichtung ( 6 ) die Verpolung detektierbar ist, und daß die Einrichtung ( 6 ) ausgangsseitig bei Detektion einer Verpolung ein Einschaltsignal für den Leistungsschalter ( 1 ) bereitstellt. 1. A circuit arrangement comprising a power switch (1), wel cher is connected in series with a load (4) between two terminals (10, 11) of a supply voltage (V D), with a to the control terminal (G) of the circuit breaker (1) geschal ended control means (8) for switching on and off of the Lei stungsschalters (1) and means (6) for protection of the circuit breaker (1) with reversal of the supply voltage-(V D), characterized in that the device (6) is ausgangssei tig to the control terminal (G) of the circuit breaker (1), in that the polarity reversal can be detected by the means (6), and in that the means (6) provides the output side on detection of a polarity reversal a switch for the power switch (1).
  2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Einrichtung einen mit seiner Laststrecke zwischen den Steueranschluß (G) des Leistungs schalters ( 1 ) und eine Klemme ( 16 ) für ein vorgegebenes Po tential der Schaltungsanordnung geschalteten Transistor ( 60 ) aufweist, welcher bei Verpolung durchschaltet und das vorge gebene Potential an den Steueranschluß (G) des Leistungs schalters ( 1 ) anlegt. 2. A circuit arrangement according to claim 1, characterized in that the device comprises a with its load path between the control terminal (G) of the power switch (1) and a clamp (16) for a given Po tential of the circuit arrangement connected transistor (60) which turns on at the pre-reverse polarity and added potential to the control terminal (G) of the power switch (1) applies.
  3. 3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Transistor ( 60 ) ein MOS-FET ist, welcher mit seinem Sourceanschluß (S) an den Steueran schluß (G) des Leistungsschalters ( 1 ) und mit seinem Drainan schluß an die Klemme ( 16 ) für das vorgegebene Potential ange schlossen ist. 3. A circuit arrangement according to claim 2, characterized in that the transistor (60) is a MOS-FET, which is connected to its source terminal (S) to the Steueran circuit (G) of the circuit breaker (1) and with its Drainan circuit to the terminal ( 16) is closed for the predetermined potential is.
  4. 4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Klemme ( 16 ) für das vorgege bene Potential mit dem Substrat eines Halbleiterkörpers ( 22 ), in den die Einrichtung ( 6 ) integriert ist, elektrisch in Ver bindung steht. 4. A circuit arrangement as claimed in claim 2 or 3, characterized in that the clamp (16) for the PRE-bene potential to the substrate of a semiconductor body (22), in which the means (6) is integrated, electrically stands, in conjunction.
  5. 5. Schaltungsanordnung nach einem der Ansprüche 2 bis 4, da durch gekennzeichnet, daß die Einrichtung ( 6 ) die Reihen schaltung von zwei Depletion-MOS-FET ( 62 , 63 ) vorsieht, daß der Sourceanschluß (S) des einen MOS-FET ( 62 ) mit dem Verbin dungspunkt ( 14 ) der Last ( 4 ) und des Leistungsschalters ( 1 ) verbunden ist, daß dessen Gateanschluß (G) mit einer der Klemmen ( 10 ) der Versorgungsspannung (V D ) verbunden ist, daß der Drainanschluß (D) des einen MOS-FET ( 62 ) und der Source anschluß (S) und der Gateanschluß (G) des anderen MOS-FET ( 63 ) mit dem Steueranschluß (G) des Transistors ( 60 ) verbun den sind, und daß der Drainanschluß (D) des anderen MOS-FET ( 63 ) über eine Stromquelle ( 66 ) an die Klemme ( 16 ) für das vorgegebene Potential angeschlossen ist. 5. A circuit arrangement according to one of claims 2 to 4, as characterized by, that the device (6), the series connection of two depletion MOS-FET (62, 63) provides that the source terminal (S) of the one MOS FET ( 62) ground point with the Verbin (14) of the load (4) and the circuit breaker (1), in that a gate terminal which is connected (G) with one of the terminals (10) of the supply voltage (V D), that the drain terminal (D ) of the one MOS FET (62) and the source terminal (S) and (the gate terminal G) of the other MOS FET (63) to the control terminal (G) of the transistor (60)-jointed, and in that the drain ( D) of the other MOS FET (63) is connected via a current source (66) to the terminal (16) for the predetermined potential.
  6. 6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß der Gateanschluß (G) des einen MOS-FET ( 62 ) über einen als Potentialtrennstufe geschalteten weiteren MOS-FET ( 61 ) direkt oder über einen Widerstand ( 18 ) an die eine Klemme ( 10 ) der Versorgungsspannung (V D ) geschal tet ist. 6. The circuit arrangement according to claim 5, characterized in that the gate terminal (G) of the one MOS FET (62) to the (a terminal a connected as a potential-isolating stage further MOS FET (61) directly or via a resistor (18) 10 ) of supply voltage (V D) is geschal tet.
  7. 7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Leistungsschalter ( 1 ) ein Leistungs-MOS-FET ( 2 ) ist. 7. Circuit arrangement according to one of claims 1 to 6, characterized in that the circuit breaker (1) is a power MOS-FET (2).
  8. 8. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, da durch gekennzeichnet, daß die Steuereinrichtung ( 8 ) als inte grierte Schaltungsanordnung auf einem Halbleiterkörper ( 22 ) ausgebildet ist, und daß die Einrichtung ( 6 ) zum Schutz vor Verpolung des Leistungsschalters ( 1 ) monolithisch in diesen Halbleiterkörper ( 22 ) integriert ist. 8. The circuit arrangement according to one of claims 1 to 7, as characterized by, that the control device (8) as inte grated circuit arrangement on a semiconductor body (22) is formed, and in that the means (6) for protection against polarity reversal of the circuit breaker (1) monolithically in this semiconductor body (22) is integrated.
  9. 9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß der die Steuereinrichtung ( 8 ) und die Einrichtung ( 6 ) enthaltende Halbleiterkörper ( 22 ) auf ei nem den Leistungsschalter ( 1 ) enthaltenden Halbleiterkörper ( 21 ) angeordnet und mit diesen mechanisch verbunden ist. 9. The circuit arrangement according to claim 8, characterized in that containing the said control means (8) and the means (6) semiconductor body (22) is arranged on egg nem the circuit breaker (1) comprising a semiconductor body (21) and mechanically connected to these.
DE1995134159 1995-09-14 1995-09-14 Power MOSFET switch circuit Ceased DE19534159A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1995134159 DE19534159A1 (en) 1995-09-14 1995-09-14 Power MOSFET switch circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1995134159 DE19534159A1 (en) 1995-09-14 1995-09-14 Power MOSFET switch circuit

Publications (1)

Publication Number Publication Date
DE19534159A1 true true DE19534159A1 (en) 1997-03-20

Family

ID=7772205

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1995134159 Ceased DE19534159A1 (en) 1995-09-14 1995-09-14 Power MOSFET switch circuit

Country Status (1)

Country Link
DE (1) DE19534159A1 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19756800A1 (en) * 1997-12-19 1999-07-15 Texas Instruments Deutschland Electronic relay with supply voltage and earth terminals for car
DE19845673A1 (en) * 1998-10-05 2000-04-20 Fahrzeugklimaregelung Gmbh Protection circuit for a power field effect transistor (FET)
WO2000059093A1 (en) * 1999-03-27 2000-10-05 Koninklijke Philips Electronics N.V. Switch circuit and semiconductor switch, for battery-powered equipment
EP1220451A1 (en) * 2000-11-14 2002-07-03 Silicon Touch Technology, Inc. Power polarity reversal protecting circuit for an integrated circuit
DE10336237A1 (en) * 2003-08-07 2005-03-10 Infineon Technologies Ag Rectifier with self controlling regulator has MOSFET with integrated reverse diode and chips mounted on the MOSFET and on a control unit in chip on chip technology
US7288856B2 (en) 2003-05-14 2007-10-30 International Rectifier Corporation Reverse battery protection circuit for power switch
CN102739220A (en) * 2011-03-31 2012-10-17 曹先国 Power switch with automatic voltage polarity conversion function
DE102011083234A1 (en) * 2011-09-22 2013-03-28 Robert Bosch Gmbh A method for driving a MOSFET in the reverse direction
DE102016124611A1 (en) 2016-12-16 2018-06-21 Infineon Technologies Ag Switch apparatus and method

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19756800A1 (en) * 1997-12-19 1999-07-15 Texas Instruments Deutschland Electronic relay with supply voltage and earth terminals for car
DE19756800C2 (en) * 1997-12-19 2002-08-08 Texas Instruments Deutschland In a semiconductor substrate integrated electronic relay
DE19845673A1 (en) * 1998-10-05 2000-04-20 Fahrzeugklimaregelung Gmbh Protection circuit for a power field effect transistor (FET)
US6426857B1 (en) 1998-10-05 2002-07-30 Robert Bosch Gmbh Protective circuit for a power field-effect transistor
WO2000059093A1 (en) * 1999-03-27 2000-10-05 Koninklijke Philips Electronics N.V. Switch circuit and semiconductor switch, for battery-powered equipment
EP1220451A1 (en) * 2000-11-14 2002-07-03 Silicon Touch Technology, Inc. Power polarity reversal protecting circuit for an integrated circuit
US7288856B2 (en) 2003-05-14 2007-10-30 International Rectifier Corporation Reverse battery protection circuit for power switch
DE102004024113B4 (en) * 2003-05-14 2008-04-10 International Rectifier Corp., El Segundo Reverse battery protection circuit for a power switch
DE10336237A1 (en) * 2003-08-07 2005-03-10 Infineon Technologies Ag Rectifier with self controlling regulator has MOSFET with integrated reverse diode and chips mounted on the MOSFET and on a control unit in chip on chip technology
CN102739220A (en) * 2011-03-31 2012-10-17 曹先国 Power switch with automatic voltage polarity conversion function
DE102011083234A1 (en) * 2011-09-22 2013-03-28 Robert Bosch Gmbh A method for driving a MOSFET in the reverse direction
DE102016124611A1 (en) 2016-12-16 2018-06-21 Infineon Technologies Ag Switch apparatus and method

Similar Documents

Publication Publication Date Title
DE4309764A1 (en) Power MOSFET
EP0572706A1 (en) Control circuit for a power-FET with a load connected to its source
DE3631136A1 (en) Diode with soft snap-off behaviour
EP0423885A1 (en) Current supply with inrush current limitation
DE3942640A1 (en) Matrix-form MOS device structure - has ring channel layers in each cell and fourth zone symmetric to four cells
DE19905421A1 (en) Power semiconductor component with reduced Miller capacity such as IGBT or MOSFET in current rectifier, half-bridges, and switches
DE102007042903A1 (en) Electric current i.e. direct current, switching circuit for switching circuit of alternating current converter in photovoltaic system, has transistor with control connection connected with current path, and disabling both closed switches
DE4320021A1 (en) Method and apparatus for short circuit fuse of power transistor arrays
DE10010957A1 (en) Three-phase converter simultaneously switches on the MOSFET and IGBT of a power switch and switches off the MOSFET with a delay relative to the IGBT
EP0239862A1 (en) Control circuit for a power MOSFET with a load connected to its source
DE10361714A1 (en) Structural semiconductor element with entry/exit regions (S) and a control region useful for transistors with local excess temperature protection
DE19730759C1 (en) Vertical power MOSFET
DE19533956A1 (en) Solid state power switching device
DE4012382A1 (en) Power semiconductor switching off method for switch protection - has discharge of switch capacitance before turn off only in overload conditions
EP0043009A2 (en) Semiconductor controlled switch
DE19638439A1 (en) Field effect-controllable vertical semiconductor device
DE4208695A1 (en) Line modulation mosfet
EP0029163A1 (en) Light-controllable thyristor and process for its operation
DE102005013687B3 (en) ESD protective circuit for low voltages with two interconnected field effect transistors
EP0028798A2 (en) Thyristor having an amplifying gate structure and process for its operation
DE4209523C1 (en)
DE102007006319A1 (en) Drive circuit with the top-level shifter for transmitting an input signal and associated method
EP1318545A1 (en) Power semiconductor submodule and power semiconductor module
DE4122347A1 (en) Semiconductor device shock overvoltage protection element with a
DE19958234A1 (en) Configuration for electric isolation of two active cells in semiconductor body

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8110 Request for examination paragraph 44
8131 Rejection