DE19531818C1 - Data acquisition with multiple signals passed through single sample and hold stage - Google Patents
Data acquisition with multiple signals passed through single sample and hold stageInfo
- Publication number
- DE19531818C1 DE19531818C1 DE1995131818 DE19531818A DE19531818C1 DE 19531818 C1 DE19531818 C1 DE 19531818C1 DE 1995131818 DE1995131818 DE 1995131818 DE 19531818 A DE19531818 A DE 19531818A DE 19531818 C1 DE19531818 C1 DE 19531818C1
- Authority
- DE
- Germany
- Prior art keywords
- circuit arrangement
- multiplexer
- interpolation
- measured
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C15/00—Arrangements characterised by the use of multiplexing for the transmission of a plurality of signals over a common path
- G08C15/06—Arrangements characterised by the use of multiplexing for the transmission of a plurality of signals over a common path successively, i.e. using time division
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
- Complex Calculations (AREA)
Abstract
Description
Die Erfindung bezieht sich auf eine Schaltungsanordnung zum gleichzeitigen Erfassen von Meßwerten mehrerer Meßgrößen mit einer Abtast-Halte-Schaltungsanordnung, mit einem Multiplexer und mit einem Analog-Digital-Wandler.The invention relates to a circuit arrangement for simultaneous acquisition of measured values of several measurands with a sample and hold circuit arrangement, with a multiplexer and with an analog-to-digital converter.
Eine Schaltungsanordnung dieser Art ist in dem Buch "Datenwandler" von H. Zander, 1. Auflage, 1985, Seite 186 beschrieben. Bei dieser bekannten Schaltungsanordnung ist eingangsseitig eine Abtast-Halte-Schaltungsanordnung vorhanden, die für jede Meßgröße eine Abtast-Halte-Schaltung enthält; alle Abtast-Halte-Schaltungen werden gleichzeitig angesteuert, so daß sie gleichzeitig auftretende Meßwerte der verschiedenen Meßgrößen testhalten. Die Ausgänge der Abtast-Halte-Schaltungen sind unmittelbar mit den Eingängen eines Multiplexers verbunden, dem ein Analog-Digital-Wandler nachgeordnet ist.A circuit arrangement of this kind is in the book "Data converter" by H. Zander, 1st edition, 1985, page 186 described. In this known circuit arrangement a sample and hold circuit arrangement is present on the input side, which contains a sample and hold circuit for each measured variable; all Sample-and-hold circuits are driven simultaneously, so that they simultaneously measured values of the different Hold measured variables. The outputs of the sample and hold circuits are directly connected to the inputs of a multiplexer connected, which is followed by an analog-digital converter.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zum gleichzeitigen Erfassen von Meßwerten mehrerer Meßgrößen vorzuschlagen, die sich vergleichsweise kostengünstig herstellen läßt.The invention has for its object a Circuit arrangement for the simultaneous acquisition of measured values propose several measurands that are comparatively different can be produced inexpensively.
Zur Lösung dieser Aufgabe liegt bei einer Schaltungsanordnung der eingangs angegebenen Art erfindungsgemäß der Multiplexer am Eingang der Schaltungsanordnung, und die Abtast-Halte-Schaltungsanordnung besteht aus einer einzigen Abtast-Halte-Schaltung, die eingangsseitig mit dem Ausgang des Multiplexers sind ausgangsseitig mit dem Eingang des Analog-Digital-Wandlers verbunden ist; dem Analog-Digital-Wandler ist ein Prozessor nachgeordnet, der eingangsseitig mit einem Demultiplexer versehen ist, und dem Demultiplexer sind digitale Interpolationseinrichtungen nachgeschaltet, deren feste Koeffizienten im Hinblick auf einen durch den Multiplexer beim Aufschalten auf die jeweiligen Meßgrößen jeweils verursachten Zeitversatz bemessen sind, so daß an den Ausgängen der Interpolationseinrichtungen zeitgleiche Meßwerte der mehreren Meßgrößen auftreten.To solve this problem lies in a circuit arrangement of the type specified at the outset according to the invention at the multiplexer Input of the circuit arrangement, and the sample and hold circuit arrangement consists of a single sample and hold circuit, the input side with the output of the multiplexer are on the output side with the input of the analog-digital converter connected is; the analog-to-digital converter is a processor downstream, the input side with a demultiplexer is provided, and the demultiplexer are digital Interpolation devices downstream, their fixed Coefficients with regard to one by the multiplexer at Connection to the respective measured variables caused Time offset are dimensioned so that at the exits of the Interpolation devices simultaneous measured values of the several Measured variables occur.
Der Erfindung liegt die Erkenntnis zugrunde, daß die zeitversetzt gewonnenen Meßwerte der verschiedenen Meßgrößen bis auf den Zeitversatz den eingangsseitig anliegenden Meßgrößen entsprechen, so daß der Frequenzgang der Abtastwerte bis auf eine durch den Zeitversatz hervorgerufene zusätzliche Phasenverschiebung dem Frequenzgang der zeitrichtigen Abtastwerte gleich ist. Der durch den Multiplexer verursachte Zeitversatz kann dadurch kompensiert werden, daß aus den Abtastwerten mittels der Interpolationseinrichtungen auf einen gemeinsamen Zeitpunkt bezogene interpolationswerte gebildet werden, die dann zeitgleiche Meßwerte der mehreren Meßgrößen darstellen.The invention is based on the knowledge that the Measured values of the various measured variables obtained with a time delay except for the time offset of those on the input side Measured variables correspond so that the frequency response of the samples except for an additional one caused by the time offset Phase shift the frequency response of the correct time Samples is equal. The one caused by the multiplexer Time offset can be compensated for by using the Sampling values to one by means of the interpolation devices common time-related interpolation values are formed are then the simultaneous measured values of the several measured variables represent.
Ein wesentlicher Vorteil der erfindungsgemäßen Schaltungsanordnung besteht darin, daß sie mit einer einzigen Abtast-Halte-Schaltung auskommt, obwohl sie ein gleichzeitiges Erfassen von Meßwerten mehrerer Meßgrößen gestattet; die Herstellungskosten der erfindungsgemäßen Schaltungsanordnung sind daher vergleichsweise gering. Durch den nachgeordneten Prozessor entstehen keine zusätzlichen Kosten, weil ein Prozessor auch bei der bekannten Schaltungsanordnung mit mehreren Abtast-Halte-Schaltungen zur weiteren Verarbeitung der gleichzeitig erfaßten Meßwerte erforderlich ist. Sei der erfindungsgemäßen Schaltungsanordnung ist lediglich das Programm des Prozessors im Hinblick auf die Interpolationseinrichtungen aufwendiger.A major advantage of the invention Circuit arrangement is that it with a single Sample-and-hold circuit works, even though it is a simultaneous one Acquisition of measured values of several measured variables permitted; the Manufacturing costs of the circuit arrangement according to the invention are therefore comparatively small. By the subordinate No additional costs arise because of a processor Processor also with the known circuit arrangement several sample-and-hold circuits for further processing of the measured values recorded at the same time is required. Be the one circuit arrangement according to the invention is only that Program of the processor in terms of Interpolation devices more complex.
Bei der erfindungsgemäßen Schaltungsanordnung können die Interpolationseinrichtungen in unterschiedlicher leise ausgebildet sein. Beispielsweise können sie so ausgebildet sein, daß sie die Abtastwerte als Stützstellen einer Geraden benutzen. Zur Erzielung sehr kleiner Fehler ist es jedoch vorteilhaft, wenn die Interpolationseinrichtungen Polynom-Interpolatoren sind. In the circuit arrangement according to the invention, the Interpolation devices at different levels be trained. For example, they can be designed in this way be that they take the samples as nodes of a straight line to use. However, to make very small mistakes it is advantageous if the interpolation devices are polynomial interpolators are.
Bei einer besonders vorteilhaften Ausführungsform der erfindungsgemäßen Schaltungsanordnung sind die Polynom- Interpolatoren digitale Filter mit im Hinblick auf den Zeitversatz bemessenen, festen Koeffizienten. Eine Ausbildung als digitale Filter ist möglich, da bei der erfindungsgemäßen Schaltungsanordnung zwischen zwei aufeinander folgenden Abtastwerten einer Meßgröße lediglich ein einziger Interpolationswert gebildet werden muß. Dieser Interpolationswert wird zu einem festen Interpolationszeitpunkt erzeugt, weshalb zur Auswertung von N Stützstellen ein digitales Filter Nter Ordnung erforderlich ist. Der Frequenzgang eines solchen Filters entspricht annähernd dem eines Allpasses, der nach den obigen Ausführungen den Idealfall eines Filters bei der erfindungsgemäßen Schaltungsanordnung darstellen würde.In a particularly advantageous embodiment of the circuit arrangement according to the invention are the polynomial Interpolators with digital filters with regard to Time-offset measured, fixed coefficients. An education as a digital filter is possible because in the case of the invention Circuit arrangement between two successive Samples of a measured variable are only a single one Interpolation value must be formed. This Interpolation value becomes a fixed interpolation time generated, which is why for the evaluation of N support points digital filter of the order is required. Of the Frequency response of such a filter corresponds approximately to that an all-pass which, according to the above, is the ideal case of a filter in the circuit arrangement according to the invention would represent.
Bei einer weiteren vorteilhaften Ausführungsvariante der erfindungsgemäßen Schaltungsanordnung sind die Interpolationseinrichtungen Splines-Interpolatoren. Derartige Interpolatoren sind für sich bekannt; vergl. z. B. das Buch von J.Stoer "Einführung in die numerische Mathematik I", Springer Verlag, 1972, Kapitel 2.4.In a further advantageous embodiment of the circuit arrangement according to the invention are Interpolation devices Splines interpolators. Such Interpolators are known per se; see e.g. B. the book of J.Stoer "Introduction to Numerical Mathematics I", Springer Verlag, 1972, chapter 2.4.
Zur weiteren Erläuterung der Erfindung dient die Zeichnung, die inTo further explain the invention, the drawing is used in
Fig. 1 ein Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung, in Fig. 1 shows an embodiment of the circuit arrangement according to the invention, in
Fig. 2 zwei der insgesamt n gemäß Fig. 1 mit Zeitversatz abgetasteten Meßgrößen und in Fig. 2 two of the Fig. 1 n accordance with sensed variables and time offset in
Fig. 3 ein Diagramm zur Erklärung der Wirkungsweise eines digitalen Filters im Rahmen der erfindungsgemäßen Schaltungsanordnung wiedergibt. Fig. 3 is a diagram for explaining the operation of reproducing a digital filter as part of the inventive circuit arrangement.
Bei dem Ausführungsbeispiel gemäß Fig. 1 liegen an Eingängen E1 bis En eines Multiplexers 1 n Meßgrößen u1 bis un an. Dem Multiplexer 1 ist eine Abtast-Halte-Schaltungsanordnung nachgeschaltet, die aus einer einzigen Abtast-Halte-Schaltung 2 besteht. Der Abtast-Halte-Schaltung 2 ist ein Analog-Digital-Wandler 3 nachgeordnet, an den ausgangsseitig ein Prozessor 4, z. B. ein Signalprozessor, angeschlossen ist.In the embodiment according to FIG. 1 of a multiplexer are at inputs E1 to En 1 n variables U1 to Un on. A multiplexer 1 is followed by a sample and hold circuit arrangement, which consists of a single sample and hold circuit 2 . The sample-and-hold circuit 2 is followed by an analog-to-digital converter 3 , to the output side of which a processor 4 , e.g. B. a signal processor is connected.
Der Prozessor 4 weist eingangsseitig einen Demultiplexer 5, der in Abstimmung mit dem Multiplexer 1 arbeitet und demzufolge an seinen Ausgängen A1 bis An in digitaler Form Abtastwerte bereitstellt, die jeweils aus den Meßgrößen u1 bis un gewonnen sind. Bei dem dargestellten Ausführungsbeispiel ist der Ausgang A1 des Demultiplexers 5 unmittelbar mit einem Ausgang K1 der des Prozessors 4 verbunden, während die anderen Ausgänge A2 bis An über jeweils eine Interpolationseinrichtung in Form jeweils eines digitalen Filters F2 bis Fn mit Ausgängen K2 bis Kn in Verbindung stehen.The processor 4 has on the input side a demultiplexer 5 , which works in coordination with the multiplexer 1 and consequently provides digital outputs at its outputs A1 to An, each of which is obtained from the measured variables u1 to un. In the illustrated embodiment, the output A1 of the demultiplexer 5 is directly connected to an output K1 of that of the processor 4 , while the other outputs A2 to An are each connected to outputs K2 to Kn via an interpolation device in the form of a digital filter F2 to Fn .
Mit der Schaltungsanordnung nach Fig. 1 werden zyklisch nacheinander von dem Multiplexer 1 die Meßgrößen u1 bis un erfaßt, wobei angenommen wird, daß der Multiplexer 1 für einen Durchlauf die Zeit T (Summe der Wandlerzeiten) benötigt. Es wird demzufolge ein erster Meßwert der Meßgröße u2 gegenüber einem ersten Meßwert der Meßgröße u1 um einen Zeitversatz g2 = 1/4.T später erfaßt, wenn der Multiplexer vier Eingänge aufweist; dabei gibt 1/4 den Zeitversatzfaktor z an. Entsprechend wird ein erster Meßwert der Meßgröße u3 gegenüber dem ersten Meßwert der Meßgröße u1 um einen Zeitversatz g3 = 1/2.T (Zeitversatzfaktor z = 1/2) und ein erster Meßwert einer vierten Meßgröße u4 um einen Zeitversatz g4 = 3/4.T also mit einem Zeitversatzfaktor z = 3/4, gegenüber dem ersten Meßwert der Meßgröße u1 verspätet erfaßt. In Fig. 2 ist dieser Sachverhalt bezüglich der Meßgrößen u1 und u3 (z = 1/2) veranschaulicht.With the circuit arrangement of FIG. 1, the measured variables are cyclically sequentially from the multiplexer 1 detects U1 to Un, where it is assumed that the multiplexer 1 requires T (sum of the conversion times) for a continuous time. Accordingly, a first measured value of the measured variable u2 compared to a first measured value of the measured variable u1 by a time offset g2 = 1 / 4.T later when the multiplexer has four inputs; 1/4 indicates the time offset factor z. Accordingly, a first measured value of the measured variable u3 is compared to the first measured value of the measured variable u1 by a time offset g3 = 1 / 2.T (time offset factor z = 1/2) and a first measured value of a fourth measured variable u4 by a time offset g4 = 3/4. T is therefore delayed with a time offset factor z = 3/4, compared to the first measured value of the measured variable u1. This situation is illustrated in FIG. 2 with regard to the measured variables u1 and u3 (z = 1/2).
So zeigt Fig. 2 Meßwerte M1, die mittels Abtastung der Meßgröße u1 gebildet sind; Meßwerte M3 stellen Abtastwerte dar, die mittels Abtastung der Meßgröße u3 gewonnen sind. Es ist zu erkennen, daß zeitlich genau in der Mitte zwischen zwei aufeinander folgenden Meßwerten M1 ein Meßwert M3 auftritt, also ein Zeitversatz von 1/2.T besteht. . Thus, Figure 2 shows the measured values M1, which are formed by scanning the measured quantity u1; Measured values M3 represent sampled values which are obtained by sampling the measured variable u3. It can be seen that a measured value M3 occurs exactly in the middle between two successive measured values M1, that is to say there is a time offset of 1 / 2.T.
Zur weiteren Erläuterung der Erfindung wird nun auf die Fig. 3 Bezug genommen, in der über der Zeit t durch Kreuze markierte Abtastwerte M2 der Meßgröße u2 dargestellt sind. Gesuchte Interpolationspunkte sind durch kleine Kreise gekennzeichnet. Mit T ist wiederum die Zykluszeit des Multiplexers 1 bzw. die Abtastzeit (Summe der Wandlerzeiten) bezeichnet. Weiterhin ist mit ui die Größe eines Meßwertes M2 der Meßgröße u2 zum Zeitpunkt ti und mit uj die Größe eines Interpolationswertes zu einem Interpolationszeitpunkt tj bezeichnet. Nach der Lagranschen Interpolationsformel gilt für ein Interpolationspolynom n-1ter Ordnung durch n Punkte folgende Beziehung (1):For a further explanation of the invention, reference is now made to FIG. 3, in which sample values M2 of the measured variable u2 marked by crosses over time t are shown. Searched interpolation points are identified by small circles. T in turn denotes the cycle time of the multiplexer 1 or the sampling time (sum of the converter times). Furthermore, it is referred j u i, the size of a measured value M2 of the measurement variable u 2 at the time t i and u j, the size of an interpolation value to an interpolating instant t. According to the Lagran interpolation formula, the following relationship applies to an n-1st order interpolation polynomial by n points:
mitWith
ti - (n/2-1)T t ti + (n/2)t (2)t i - (n / 2-1) T tt i + (n / 2) t (2)
wobei n gerade sei. Dabei ist der Ausdruck Lk(t) durch folgende Gleichung (3) gegeben:where n is even. The expression L k (t) is given by the following equation (3):
Lk(t) beschreibt ein Polynom n-1ter Ordnung über der Zeit t. Im Rahmen der Erfindung wird zu einem festen Zeitpunkt aus den Abtastwerten der verschiedenen eingangsseitigen Meßgrößen als Interpolationswert jeweils ein Funktionswert uj gebildet. Für Lk(t) ergibt sich daher ein fester Wert, der nur von den Größen und tj abhängig ist. Für einen Interpolationswert zum Zeitpunkt tj = ti + z.T folgt unter Benutzung der Beziehung (3) die Gleichung (4)L k (t) describes an n-1st order polynomial over time t. Within the scope of the invention, a function value u j is in each case formed as an interpolation value from the samples of the various input-side measured variables. For L k (t) there is therefore a fixed value that is only dependent on the quantities and t j . For an interpolation value at the time t j = t i + zT, using the relationship (3), the equation (4) follows
Bei einer vorgegebenen Schaltungsanordnung mit vier eingangsseitigen Meßgrößen, wie sie oben kurz behandelt worden und bei Wahl einer festen Ordnung für das Interpolationspolynom von n-1, ergeben sich bei einer Auswertung von jeweils sechs Abtastwerten einer Meßgröße nach Einsetzen entsprechender Größen in die Gleichung (4) für die einzelnen Koeffizienten Lk(tj) folgende Werte:In the case of a given circuit arrangement with four measured variables on the input side, as briefly discussed above and when a fixed order for the interpolation polynomial of n-1 has been selected, an evaluation of six samples of a measured variable each results after inserting corresponding variables into equation (4). the following values for the individual coefficients L k (t j ):
Da für jede eingangsseitige Meßgröße bzw. für jeden Kanal ein fester Zeitversatzfaktor z gilt, ergeben sich für jeden Kanal feste Koeffizienten Lk(z), so daß für jeden Kanal ein digitales Filter mit festen Koeffizienten zum Einsatz kommen kann. Zur Bestimmung der Koeffizienten der einzelnen Kanäle ist nur jeweils der in Frage kommende Wert für den Zeitversatzfaktor z in die Gleichungen (5) bis (10) einzusetzen.Since a fixed time offset factor z applies to each input variable or each channel, there are fixed coefficients L k (z) for each channel, so that a digital filter with fixed coefficients can be used for each channel. To determine the coefficients of the individual channels, only the value in question for the time offset factor z should be used in equations (5) to (10).
Beispielhafte Betrachtungen ergeben, daß bei Verwendung einer Interpolation 5. Ordnung bis zu einer Frequenz vom 0,3-fachen der Shannon-Frequenz der Amplitudenfehler kleiner als 0,1% und der Phasenfehler kleiner als 1° ist.Exemplary considerations show that when using a 5th order interpolation up to a frequency of 0.3 times the Shannon frequency of the amplitude errors is less than 0.1% and the phase error is less than 1 °.
In entsprechender Weise sind im Rahmen der Erfindung die Koeffizienten digitaler Filter zu bestimmen, wenn als Interpolationspolynome Splines verwendet werden; auch in diesem Falle kann mit jeweils gleichem Zeitversatzfaktor für die verschiedenen Kanäle gerechnet werden, woraus auch hier Filter mit festen Koeffizienten resultieren. Die Filterlänge gibt an, über wieviele Abtastwerte die Splinesinterpolation durchgeführt wurde.Correspondingly, within the scope of the invention To determine coefficients of digital filters if as Interpolation polynomial splines are used; also in this Trap can have the same time offset factor for each different channels can be calculated, from which filter result with fixed coefficients. The filter length indicates Over how many samples the spline interpolation was carried out has been.
Claims (4)
- - der Multiplexer (1) am Eingang der Schaltungsanordnung liegt,
- - die Abtast-Halte-Schaltungsanordnung aus einer einzigen Abtast-Halte-Schaltung (2) besteht, die eingangsseitig mit dem Ausgang des Multiplexers (1) und ausgangsseitig mit dem Eingang des Analog-Digital-Wandlers (3) verbunden ist,
- - dem Analog-Digital-Wandler (3) ein Prozessor (4) nachgeordnet ist, der eingangsseitig mit einem Demultiplexer (5) versehen ist und
- - dem Demultiplexer (5) digitale Interpolationseinrichtungen (F2 bis Fn) nachgeschaltet sind, deren feste Koeffizienten im Hinblick auf einen durch den Multiplexer (1) beim Aufschalten auf die jeweiligen Meßgrößen (u1 bis un) jeweils verursachten Zeitversatz (z.T) bemessen sind, so daß an den Ausgängen (K1 bis Kn) der Interpolationseinrichtungen (F2 bis Fn) interpoliert zeitgleiche Meßwerte der mehreren Meßgrößen (u1 bis un) auftreten.
- - The multiplexer ( 1 ) is at the input of the circuit arrangement,
- the sample-and-hold circuit arrangement consists of a single sample-and-hold circuit ( 2 ) which is connected on the input side to the output of the multiplexer ( 1 ) and on the output side to the input of the analog-digital converter ( 3 ),
- - The analog-digital converter ( 3 ) is followed by a processor ( 4 ) which is provided on the input side with a demultiplexer ( 5 ) and
- - The demultiplexer ( 5 ) is followed by digital interpolation devices (F2 to Fn), the fixed coefficients of which are dimensioned with a view to a time offset (partly) caused by the multiplexer ( 1 ) when connected to the respective measured variables (u1 to un) that at the outputs (K1 to Kn) of the interpolation devices (F2 to Fn) interpolated measured values of the several measured variables (u1 to un) occur at the same time.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1995131818 DE19531818C1 (en) | 1995-08-15 | 1995-08-15 | Data acquisition with multiple signals passed through single sample and hold stage |
| DE29517542U DE29517542U1 (en) | 1995-08-15 | 1995-10-27 | Circuit arrangement for the simultaneous acquisition of measured values of several measured variables |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1995131818 DE19531818C1 (en) | 1995-08-15 | 1995-08-15 | Data acquisition with multiple signals passed through single sample and hold stage |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19531818C1 true DE19531818C1 (en) | 1996-10-17 |
Family
ID=7770706
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1995131818 Expired - Fee Related DE19531818C1 (en) | 1995-08-15 | 1995-08-15 | Data acquisition with multiple signals passed through single sample and hold stage |
| DE29517542U Expired - Lifetime DE29517542U1 (en) | 1995-08-15 | 1995-10-27 | Circuit arrangement for the simultaneous acquisition of measured values of several measured variables |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE29517542U Expired - Lifetime DE29517542U1 (en) | 1995-08-15 | 1995-10-27 | Circuit arrangement for the simultaneous acquisition of measured values of several measured variables |
Country Status (1)
| Country | Link |
|---|---|
| DE (2) | DE19531818C1 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19961630A1 (en) * | 1999-12-14 | 2001-07-05 | Siemens Ag | Method and arrangement for acquiring and digitally transmitting analog output measured variables from several converters |
| DE10007408A1 (en) * | 2000-02-18 | 2001-09-06 | Infineon Technologies Ag | Analog-to-digital converter circuit arrangement - includes control device for supplying a given input signal value for calibration purposes and for evaluating the resultant digital output signal value of converter |
| EP1211483A2 (en) * | 2000-11-30 | 2002-06-05 | Hella KG Hueck & Co. | Method for determination of the linear or angular position of a movable body |
| DE10318704A1 (en) * | 2003-04-24 | 2004-11-18 | Endress + Hauser Gmbh + Co. Kg | Device for outputting measurement signals |
| DE102004062525A1 (en) * | 2004-12-24 | 2006-07-06 | Messring Systembau Msg Gmbh | Measurement data acquisition device for test benches |
| DE19541143B4 (en) * | 1995-10-27 | 2006-09-28 | Imc Messsysteme Gmbh | Circuit arrangement for the simultaneous acquisition of measured values of a plurality of measured variables |
| US7889825B2 (en) | 2006-04-11 | 2011-02-15 | Realtek Semiconductor Corp. | Methods for adjusting sampling clock of sampling circuit and related apparatuses |
-
1995
- 1995-08-15 DE DE1995131818 patent/DE19531818C1/en not_active Expired - Fee Related
- 1995-10-27 DE DE29517542U patent/DE29517542U1/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| ZANDER, Horst: Datenwandler, Vogel-Buchverlag Würzburg, 1985 ISBN 3-8023-0801-8, p. 185-187 * |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19541143B4 (en) * | 1995-10-27 | 2006-09-28 | Imc Messsysteme Gmbh | Circuit arrangement for the simultaneous acquisition of measured values of a plurality of measured variables |
| DE19961630A1 (en) * | 1999-12-14 | 2001-07-05 | Siemens Ag | Method and arrangement for acquiring and digitally transmitting analog output measured variables from several converters |
| DE10007408A1 (en) * | 2000-02-18 | 2001-09-06 | Infineon Technologies Ag | Analog-to-digital converter circuit arrangement - includes control device for supplying a given input signal value for calibration purposes and for evaluating the resultant digital output signal value of converter |
| EP1211483A2 (en) * | 2000-11-30 | 2002-06-05 | Hella KG Hueck & Co. | Method for determination of the linear or angular position of a movable body |
| EP1211483A3 (en) * | 2000-11-30 | 2003-02-05 | Hella KG Hueck & Co. | Method for determination of the linear or angular position of a movable body |
| DE10318704A1 (en) * | 2003-04-24 | 2004-11-18 | Endress + Hauser Gmbh + Co. Kg | Device for outputting measurement signals |
| DE10318704B4 (en) * | 2003-04-24 | 2007-10-18 | Endress + Hauser Gmbh + Co. Kg | Device for outputting measurement signals |
| DE102004062525A1 (en) * | 2004-12-24 | 2006-07-06 | Messring Systembau Msg Gmbh | Measurement data acquisition device for test benches |
| DE102004062525B4 (en) * | 2004-12-24 | 2007-03-01 | Messring Systembau Msg Gmbh | Measurement data acquisition device for test benches |
| US7889825B2 (en) | 2006-04-11 | 2011-02-15 | Realtek Semiconductor Corp. | Methods for adjusting sampling clock of sampling circuit and related apparatuses |
Also Published As
| Publication number | Publication date |
|---|---|
| DE29517542U1 (en) | 1996-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2608249C3 (en) | Method and device for measuring transfer functions | |
| EP0137323B1 (en) | Method and device to convert a sampled input signal sequence into a sampled output signal sequence | |
| DE69012164T2 (en) | Digital fir filter for high speed communication systems. | |
| EP0290790A2 (en) | Filter bank | |
| DE2616660A1 (en) | ARITHMETIC UNIT | |
| DE2950433A1 (en) | ELECTRONIC CIRCUIT WITH SWITCHED CAPACITIES | |
| DE19531818C1 (en) | Data acquisition with multiple signals passed through single sample and hold stage | |
| DE1301364B (en) | Arrangement for the numerical encryption of analog signals | |
| DE2523625A1 (en) | DIGITAL FILTER | |
| DE69314387T2 (en) | Non-integer delay circuit | |
| DE2011758B2 (en) | COMB FILTER | |
| DE4337134A1 (en) | Method for processing a digital frequency division multiplex signal | |
| EP0017159B1 (en) | Monolithic integrated charge transfer device | |
| DE3621446A1 (en) | DEVICE FOR DIGITAL PROCESSING OF CONTINUOUS BIT FLOWS | |
| DE10029424A1 (en) | Digital interpolation filter | |
| DE2011772B2 (en) | FILTER WITH PERIODIC FREQUENCY CHARACTERISTICS | |
| DE69524019T2 (en) | Digital signal processing system | |
| DE1948737C3 (en) | Analog shift register for a feedback sampling filter | |
| DE1912674B2 (en) | Digital filter | |
| DE2853799A1 (en) | CLOCK CONTROLLED MONOLITHICALLY INTEGRATED SCAN | |
| DE3235678A1 (en) | TRANSVERSAL FILTER WITH AN ANALOG SLIDE REGISTER | |
| DE19952254C2 (en) | Output amplitude control circuit | |
| DE2211376A1 (en) | Digital filter | |
| DE2752331C2 (en) | Method and device for determining the pulse transmission properties of electrical circuits used in pulse technology | |
| DE19541143B4 (en) | Circuit arrangement for the simultaneous acquisition of measured values of a plurality of measured variables |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8100 | Publication of the examined application without publication of unexamined application | ||
| D1 | Grant (no unexamined application published) patent law 81 | ||
| 8364 | No opposition during term of opposition | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20150303 |