DE19512272A1 - Verfahren zur Herstellung einer mehrschichtigen Leiterplatte und Leiterplatte hergestellt nach dem Verfahren - Google Patents
Verfahren zur Herstellung einer mehrschichtigen Leiterplatte und Leiterplatte hergestellt nach dem VerfahrenInfo
- Publication number
- DE19512272A1 DE19512272A1 DE1995112272 DE19512272A DE19512272A1 DE 19512272 A1 DE19512272 A1 DE 19512272A1 DE 1995112272 DE1995112272 DE 1995112272 DE 19512272 A DE19512272 A DE 19512272A DE 19512272 A1 DE19512272 A1 DE 19512272A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit board
- level
- printed circuit
- conductor tracks
- components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4685—Manufacturing of cross-over conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung einer mehrschichtigen
Leiterplatte mit einer ersten Verdrahtungsebene mit Kupferleiterbahnen
sowie eine Leiterplatte, die nach dem Verfahren hergestellt ist.
In der Elektronik, beispielhaft sei hier die Unterhaltungselektronik genannt,
werden Leiterplatten für die Erstellung von Chassis eingesetzt, deren
Trägermaterialien FR2-, FR3- und FR4-Materialien sind, die einschichtig
oder mehrschichtig ausgeführt sind und jeweils Kupferleitungsbahnen an
den Lötseiten oder Zwischenschichten aufweisen. Bei mehrschichtiger
Anordnung sind die Kupferbahnen miteinander über Durchgangsbohrungen
kontaktiert, z. B. durch galvanisch aufgebaute Kupferschichten in den
Durchgangsbohrungen. Dadurch ist es möglich, die Kupferleiterbahnen an
der Ober- und Unterseite einer solchen Leiterplatte für Verbindungen von
Bauelementen nutzen zu können.
Es ist weiterhin bekannt, auf Keramiksubstratträgern Dickschichtpasten für
die Bildung von Leiterbahnen und Bauelementen aufzudrucken und diese
bei Temperaturen bis zu 1200° zu sintern. Es ist ferner bekannt, anstelle der
Hochtemperaturpasten Polymerpasten für den gleichen Zweck zu
verwenden, die mit Einbrenntemperaturen von ca. 140° gesintert werden
können, also Temperaturen, die innerhalb des Temperaturbereiches liegen,
der für Lötverbindungsherstellungen, beispielsweise in einem Schwallötbad,
ausreichend ist bzw. unter diesem Bereich liegt. Diese Technologie hat den
Vorteil, daß im Siebdruckverfahren passive Bauelemente aufgedruckt
werden können. Einzelbauelemente brauchen nachträglich nicht aufgesetzt
zu werden, können jedoch auch ergänzend angebracht sein.
Der Erfindung liegt die Aufgabe zugrunde, eine Leiterplatte bzw. ein Chassis
mit einer Folienleiterplatte so weiterzubilden, daß auch bei einseitiger
Bestückung derselben (SMD-Bestückung) die Vorteile, die aus der
Dickschichttechnik bekannt sind, genutzt werden können.
Gelöst wird die Aufgabe durch ein Verfahren nach Anspruch 1 sowie durch
eine nach dem Verfahren hergestellte Leiterplatte gemäß Anspruch 8.
Vorteilhafte Weiterbildungen der Verfahrensschritte und der Leiterplatte sind
in den Unteransprüchen im einzelnen angegeben.
Die Erfindung kombiniert die an sich bekannte Herstellungstechnik von
gedruckten Leiterplatten mit der drucktechnischen Herstellung von
Leiterbahnen und Bauelementen gemäß der Dickschichttechnologie.
Durch diese Symbiose können eine Vielzahl von herkömmlichen
Bauelementen eingespart und noch höhere Packungsdichten von
Bauelementen bei der Chassisherstellung erzielt werden.
Darüber hinaus ist es möglich, unter Anwendung der Reflow-Technik
aufmontierte Bauelemente im Reflow-Ofen gleichzeitig mit der Sinterung der
Leiterbahnen der zweiten Ebene zu befestigen und zu kontaktieren.
Die Erfindung wird nachfolgend anhand der in den Fig. 1 und 2 dargestellten
Ausführungsbeispiele ergänzend erläutert.
In Fig. 1 ist beispielhaft eine erste Verdrahtungsebene 1 als ein
Teilausschnitt dargestellt. Hierbei handelt es sich um eine Kupferleiterbahn,
beispielsweise auf einem Folienträger oder einer herkömmlichen
Leiterplatte. Sollen nun die zweite Leiterbahnebene bzw. einzelne
Leiterbahnen der zweiten Ebene aufgebracht werden, ohne mit Leiterbahnen
der ersten Ebene verbunden zu sein, diese jedoch kreuzen, so wird
zunächst eine Isolationsebene aufgedruckt, und zwar an allen den Stellen,
an denen keine Kontaktierung gewünscht ist. Sodann wird in einem
Verfahrensschritt die zweite Ebene aufgebracht, indem die Polymerpasten in
ein oder mehreren Siebdruckschritten aufgezogen werden. Danach können
unmittelbar die aufzusetzenden SMD-Bauelemente angeklebt werden. Im
Durchlaufprozeß im Reflow-Ofen erfolgen sowohl der Sinterungsprozeß als
auch der Lötprozeß. Die die Leiterbahn 1 kreuzende Leiterbahn 2 gemäß
Fig. 1 ist über die ersichtliche Isolationsebene 3 geführt.
Fig. 2 zeigt einen vereinfacht dargestellten Ausschnitt aus einer Leiterplatte,
die aus einer Folie 6 besteht, die auf einen Metallträger 5 aufgezogen ist.
Auf der Folie sind Kupferleiterbahnen 1 in Ätztechnik vorgesehen. Die
zweite Ebene besteht aus der Leiterbahn 2, zwischen der und der Leiter
bahn 1 eine Isolierschicht 3 aufgebracht ist. Die Leiterbahn 2 ist zugleich als
Kondensator ausgebildet wie die Verkammung zeigt. Ferner ist ein SMD-
Bauteil, z. B. ein Widerstand 4, angegeben, der zwischen den Leiterbahn
enden der Leiterbahnen 2 und 1 angeordnet ist. Dieser Widerstand wird,
wie vorher beschrieben, kontaktiert. Weitere Leiterbahnenden 7 und 8 sind
symbolisch angegeben, um darzustellen, daß jede beliebige Verbindung
direkt, aber auch indirekt über zwischengefügte Bauelemente möglich ist.
Claims (11)
1. Verfahren zur Herstellung einer mehrschichtigen Leiterplatte mit einer
ersten Verdrahtungsebene mit Kupferleiterbahnen, dadurch
gekennzeichnet, daß auf der Leiterplatte Pasten zur Bildung von weiteren
Leitungszügen und/oder passiven Bauelementen aufgedruckt werden, wobei
im Falle der Kreuzung von Kupferleiterbahnen diese dann mit einer
Isolierschicht in einem vorgezogenen Druckverfahren beschichtet werden,
wenn keine Verbindung mit der Kupferleiterbahn hergestellt werden soll.
2. Verfahren nach Anspruch 1, gekennzeichnet durch die Verwendung von
Polymerpasten zum Herstellen der zweiten Leitungsebene.
3. Verfahren nach Anspruch 1 oder 2, gekennzeichnet zur Herstellung eines
elektronischen Chassis für unterhaltungselektronische Geräte.
4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß
neben reinen Verbindungsleitungen Bauteile bildende Pasten aufgedruckt
werden, wie Kondensatoren, Widerstände, Spulen.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß in der ersten und/oder zweiten Leiterebene die
Leiterbahnen Anschlüsse zur Kontaktierung von aufsetzbaren,
oberflächenmontierbaren Bauelementen aufweisen und daß diese angelötet
oder mit Leitklebern befestigt sind.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die
Bauelemente zwischen den Leiterbahnen oder gedruckten Bauelementen
der einen Ebene und den Anschlüssen der zweiten Ebene angeordnet sind.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß die Polymerpasten durch Erwärmen auf ca. 120° bis
ca. 200° nach dem Druck gesintert werden.
8. Leiterplatte hergestellt nach einem Verfahrensschritt gemäß den
Ansprüchen 1 bis 7, dadurch gekennzeichnet, daß der Träger der
Leiterbahnen eine Folie ist, die auf einem Metallträger aufgeklebt ist.
9. Leiterplatte nach einem der Verfahrensschritte gemäß den Ansprüchen 1
bis 6, dadurch gekennzeichnet, daß das Basismaterial FR2-, FR3- oder
FR4-Material ist.
10. Leiterplatte hergestellt nach einem der vorhergehenden Verfahren,
dadurch gekennzeichnet, daß einzelne Leiterbahnen der ersten Ebene
verzinnt sind.
11. Leiterplatte nach einem der Ansprüche 8 bis 10, dadurch
gekennzeichnet, daß die Kupferleiterbahnen der ersten Ebene galvanisch
aufgebracht oder durch Ätzen aus einer Kupferfläche herausgearbeitet sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1995112272 DE19512272C2 (de) | 1995-04-01 | 1995-04-01 | Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1995112272 DE19512272C2 (de) | 1995-04-01 | 1995-04-01 | Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19512272A1 true DE19512272A1 (de) | 1996-10-02 |
DE19512272C2 DE19512272C2 (de) | 2000-05-11 |
Family
ID=7758548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1995112272 Expired - Fee Related DE19512272C2 (de) | 1995-04-01 | 1995-04-01 | Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19512272C2 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19916180A1 (de) * | 1999-04-10 | 2000-10-26 | Cubit Electronics Gmbh | Verfahren zur Herstellung von elektrisch isolierten Leiterkreuzungen |
WO2001039114A1 (de) * | 1999-11-24 | 2001-05-31 | Orga Kartensysteme Gmbh | Verfahren zur herstellung einer leiterbahnkreuzung auf einer datenträgerkarte |
DE102004023688B4 (de) * | 2004-05-13 | 2007-01-18 | Grundig Business Systems Gmbh | Verfahren zur Bestückung einer flexiblen Leiterplatte |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3130840A1 (de) * | 1981-08-04 | 1983-02-24 | Wilhelm Ruf KG, 8000 München | Leiterplatte mit einer dickschichtschaltung |
DE4242462A1 (de) * | 1992-12-16 | 1994-06-23 | Telefonbau & Normalzeit Gmbh | Verfahren zur Herstellung von isolierten Leiterbahnkreuzungen auf gedruckten Leiterplatten |
-
1995
- 1995-04-01 DE DE1995112272 patent/DE19512272C2/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3130840A1 (de) * | 1981-08-04 | 1983-02-24 | Wilhelm Ruf KG, 8000 München | Leiterplatte mit einer dickschichtschaltung |
DE4242462A1 (de) * | 1992-12-16 | 1994-06-23 | Telefonbau & Normalzeit Gmbh | Verfahren zur Herstellung von isolierten Leiterbahnkreuzungen auf gedruckten Leiterplatten |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19916180A1 (de) * | 1999-04-10 | 2000-10-26 | Cubit Electronics Gmbh | Verfahren zur Herstellung von elektrisch isolierten Leiterkreuzungen |
DE19916180C2 (de) * | 1999-04-10 | 2001-03-08 | Cubit Electronics Gmbh | Verfahren zur Herstellung von elektrisch isolierten Leiterkreuzungen |
WO2001039114A1 (de) * | 1999-11-24 | 2001-05-31 | Orga Kartensysteme Gmbh | Verfahren zur herstellung einer leiterbahnkreuzung auf einer datenträgerkarte |
DE102004023688B4 (de) * | 2004-05-13 | 2007-01-18 | Grundig Business Systems Gmbh | Verfahren zur Bestückung einer flexiblen Leiterplatte |
Also Published As
Publication number | Publication date |
---|---|
DE19512272C2 (de) | 2000-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3434672C2 (de) | Verfahren zur Herstellung von flexiblen Leiterplatten für hohe Biegebeanspruchung | |
EP0916237B1 (de) | Verfahren zur herstellung von verbindungsleitern | |
DE4100233A1 (de) | Verfahren zum herstellen gedruckter schaltungen | |
DE4020498C2 (de) | Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern | |
DE2911620A1 (de) | Verfahren zum herstellen von leitenden durchgehenden bohrungen in schaltungsplatten | |
DE3502744C2 (de) | ||
DE10317675B4 (de) | Keramisches Multilayersubstrat und Verfahren zu seiner Herstellung | |
DE10348010A1 (de) | Mehrschichtleiterplatte, Verfahren zu deren Herstellung und Mehrschichtleiterplatte verwendendes Mobilgerät | |
DE102012105488A1 (de) | Gedruckte Verdrahtungsplatine mit verbeserter Korrosionsbeständigkeit und Ausbeute | |
DE4326104A1 (de) | Elektrische Baugruppe | |
DE19512272C2 (de) | Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren | |
DE102008013226A1 (de) | Hochfeste Lötverbindung für SMD Bauteile | |
DE19605966A1 (de) | Vorrichtung, insbesondere zur Verwendung in einem elektronischen Steuergerät | |
DE3639443C2 (de) | ||
DE10302104A1 (de) | Verfahren zum Herstellen von Schaltungsträgern mit intergrierten passiven Bauelementen | |
DE4129835A1 (de) | Leistungselektroniksubstrat und verfahren zu dessen herstellung | |
DE3040460C2 (de) | Elektronische Schaltung und Verfahren zu ihrer Herstellung | |
DE19540570A1 (de) | Leiterplatte und Verfahren zu ihrer Herstellung | |
DE10330754B4 (de) | Verfahren zur Herstellung einer elektrischen Schaltung | |
DE102005032804B4 (de) | Mehrschichtstruktur zum Aufnehmen einer elektronischen Schaltung | |
DE10224768A1 (de) | Verfahren zum Einstellen von Oszillatorfrequenzen | |
EP1534050A1 (de) | Verfahren zur Herstellung von Leiterplatten und Leiterplatte | |
DE2809013A1 (de) | Mit bauelementen bestueckte leiterplatte und verfahren zu deren herstellung | |
DE19619292A1 (de) | Leiterplattenherstellungsverfahren | |
DE102006038645A1 (de) | Leiterplatte zum Bestücken mit einem SMD-Bauteil auf einer Innenlage und Verfahren zur Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licenses declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |