DE19505555A1 - Basismaterial für die Herstellung von Leiterplatten und Verfahren zur Herstellung von Leiterplatten unter Verwendung des Basismaterials - Google Patents
Basismaterial für die Herstellung von Leiterplatten und Verfahren zur Herstellung von Leiterplatten unter Verwendung des BasismaterialsInfo
- Publication number
- DE19505555A1 DE19505555A1 DE1995105555 DE19505555A DE19505555A1 DE 19505555 A1 DE19505555 A1 DE 19505555A1 DE 1995105555 DE1995105555 DE 1995105555 DE 19505555 A DE19505555 A DE 19505555A DE 19505555 A1 DE19505555 A1 DE 19505555A1
- Authority
- DE
- Germany
- Prior art keywords
- base material
- plastic carrier
- metal layer
- exposed
- circuit boards
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0551—Exposure mask directly printed on the PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
Die vorliegende Erfindung betrifft ein Basismaterial für
die Herstellung von Leiterplatten, bestehend aus einem
Kunststoffträger und einer auf mindestens einer Seite des
Kunststoffträgers aufgebrachten Metallschicht sowie ein
Verfahren zur Herstellung von Leiterplatten unter Ver
wendung des Basismaterials.
Bei der derzeitigen Herstellung von Leiterplatten sind
Leiterbahnbreiten und -abstände von 100 µm die Untergrenze
einer normalen Fertigung. Kleinere Breiten und Abstände
sind Sonderanfertigungen und wegen erheblicher Fertigungs
probleme und großen Aufwandes nur selten im Einsatz. Neben
den Leiterbahnen nehmen Pads und Lötaugen einen erheblichen
Platzbedarf ein. Der Platzbedarf durch Lötaugen mit mecha
nisch gebohrten Löchern steht in keinem Verhältnis zur
übrigen Strukturierung und reduziert die zur Verfügung
stehende Fläche erheblich. In der Praxis liegt die Unter
grenze von mechanisch gebohrten Löchern bei ca. 0,3 mm.
Dieser Platzbedarf steht insbesondere einer immer weiter
fortschreitenden Miniaturisierung von SMD-Platten entgegen,
zumal diese Löcher im wesentlichen auch nur einer Ver
bindung von verschiedenen Leiterbahnebenen einer Leiter
platte dienen, also reine Durchkontaktierungsverbindungen
darstellen. Um die Packungsdichte auf Leiterplatten erheb
lich zu erhöhen, wurde insbesondere der Durchmesser solcher
Durchkontaktierungslöcher erheblich gesenkt, wozu aller
dings sehr aufwendige Verfahren, insbesondere Plasma
ätzverfahren und entsprechende Basismaterialien für die
Leiterplatten benötigt wurden.
Ein derartiges Verfahren zur Herstellung von Halbzeugen für
Leiterplatten wird in der WO 93 26 143 beschrieben. In
dieser Druckschrift finden bekannte naßchemische Ätzver
fahren sowie das Prinzip der Plasmaätzung ihre Anwendung.
Ziel dieses Verfahrens ist es, unter Verwendung einer
extrem dünnen Folie Löcher mit möglichst kleinem Durch
messer herzustellen und so die Packungsdichte auf einer
Leiterplatte zu vergrößern. Es wird ein Halbzeug herge
stellt, das aus einer sehr dünnen Folie besteht, die mit
einer Vielzahl von kleinen Löchern durchsetzt ist. Dieses
Halbzeug ist allerdings ausschließlich für die Signalfüh
rung vorgesehen und muß daher in einem weiteren Arbeitsgang
noch mit einem mechanischen Träger zusammengebracht werden.
Das angewandte Verfahren der Plasmaätzung für die Her
stellung von Durchgangslöchern, die der Durchkontaktierung
verschiedener Leiterbahnebenen dienen, ist jedoch ein sehr
aufwendiges und teures Verfahren, für das spezielle Plasma
Ätzanlagen oder spezielle Ätzmaschinen und entsprechende
chemische Ätzmedien erforderlich sind, die bei der herkömm
lichen Art der Leiterplattenherstellung bisher nicht
benötigt wurden. Somit entstehen den Leiterplattenherstel
lern bei Verwendung dieses Plasmaätzverfahrens hohe Inven
tar- und Anlagekosten. Des weiteren fallen zusätzliche
Kosten für die Entsorgung der verbrauchten Ätzmedien an.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein
Verfahren für die Herstellung von mit Durchgangslöchern
versehenen Leiterplatten zu schaffen, das mit herkömmlichen
Mitteln der Hersteller realisierbar und somit einfach
durchführbar und kostengünstig ist.
Erfindungsgemäß wird dies dadurch erreicht, daß der Kunst
stoffträger aus einem lichtempfindlichen Material besteht.
In einer bevorzugten Ausführungsform der Erfindung besteht
der Kunststoffträger aus lichtempfindlichem Epoxydharz, der
beispielsweise folienförmig, insbesondere mit einer Dicke
von 50 µm bis 350 µm ausgeführt ist und so mit einer vor
teilhafter Weise ebenfalls folienförmigen Metallschicht
zusammengepreßt wird oder als flüssiger Harz in einem Gieß
vorgang auf die Metallschicht aufgebracht wird. Aufgrund
der Lichtempfindlichkeit des Trägermaterials ist es mög
lich, den Kunststoffträger in herkömmlichen Belichtungs-
und Entwicklungs-Verfahren problemlos mit vorhandenen
Anlagen zu bearbeiten. Erfindungsgemäß wird dies erreicht
durch ein Verfahren zur Herstellung von Leiterplatten unter
Verwendung des Basismaterials, gekennzeichnet durch folgen
de Verfahrensschritte:
- a) die Metallschicht wird mit einer licht- bzw. fotoempfindlichen Schicht beschichtet,
- b) die fotoempfindliche Schicht wird mit Hilfe einer Lochmaske belichtet, wobei die Löcher der Loch maske einen Durchmesser aufweisen, der kleiner/ gleich 150 µm ist,
- c) das belichtete Lochbild wird mit Hilfe eines Entwicklungsmediums entwickelt,
- d) die freigelegten Metallschichtbereiche werden chemisch bis auf den Kunststoffträger weggeätzt,
- e) das freigelegte Lochbild des Kunststoffträgers wird belichtet,
- f) das freigelegte Lochbild des Kunststoffträgers wird mit Hilfe eines Entwicklungsmediums derart entwickelt, daß eine Durchgangsöffnung oder ein Sackloch entsteht.
Weitere vorteilhafte Ausgestaltungsmerkmale der Erfindung
sind in den Unteransprüchen enthalten.
Anhand der beiliegenden Zeichnungen wird die Erfindung
näher erläutert. Es zeigen
Fig. 1a und b jeweils eine mögliche Ausführungsform des
erfindungsgemäßen Basismaterials und
Fig. 2a bis h die einzelnen Herstellungsstufen des
erfindungsgemäßen Verfahrens zur
Herstellung von Leiterplatten und
Fig. 3 eine zweilagige Leiterplatte nach dem
erfindungsgemäßen Herstellungsverfahren
hergestellt.
In den verschiedenen Figuren der Zeichnung sind gleiche
Teile und Komponenten stets mit gleichen Bezugsziffern
bezeichnet.
In den Fig. 1a und 1b sind jeweils mögliche Ausführungs
formen des erfindungsgemäßen Basismaterials 1 für die Her
stellung von Leiterplatten 2 dargestellt, wobei in Fig. 1
a ein Basismaterial 1 mit einer einseitigen Metallschicht
3 und in Fig. 1b ein Basismaterial 1 mit beidseitiger
Metallschicht 3 gezeigt ist. Dieses Basismaterial 1 besteht
aus einer Metallschicht 3, vorzugsweise Kupfer, und einem
lichtempfindlichen Kunststoffträger 4, vorzugsweise Ep
oxydharz, wobei beispielsweise beide Materialien folien
förmig sind und aufeinandergepreßt werden oder in einem
Gießverfahren der Kunststoffträger 4 verflüssigt ist und
auf die insbesondere folienförmige Metallschicht 3 aufge
bracht wird. Es sind allerdings auch andere Verfahren wie
z. B. ein Bedampfen einer Folie oder ein Bedrucken des
Kunststoffträgers 4 oder der Metallschicht 3 denkbar, um
das eine auf das andere Material aufzubringen.
Die Fig. 2a bis e verdeutlichen das erfindungsgemäße
Herstellungsverfahren von Leiterplatten 2 unter Verwendung
des Basismaterials 1. Hierbei ist nach herkömmlicher Me
thode auf die Metallschicht 3 des Basismaterials 1 zuerst
eine Fotoresistschicht 5 aufgebracht worden (siehe Fig. 2a).
Diese Fotoresistschicht 5 wird mit Hilfe einer Lochmas
ke 6 abgedeckt (siehe Fig. 2 b) und im Bereich der zu
positionierenden Kontaktierungslöcher 7 (Durchgangs- oder
Sacklöcher) belichtet, wobei die Löcher 7 der Lochmaske 6
einen Durchmesser aufweisen, der insbesondere kleiner/
gleich 150 µm ist. Im nächsten Schritt wird das belichtete
Lochbild mit Hilfe eines Entwicklungsmediums nach bekannten
fotochemischen Verfahren entwickelt, wodurch die belichte
ten Stellen der Fotoresistschicht 5 entfernt werden und
somit die Metallschicht 3 in diesen Bereichen freigelegt
wird (siehe Fig. 2c). Mit Hilfe der bei diesen Herstel
lungsmethoden üblichen Ätzverfahren werden die freigelegten
Metallbereiche 8 bis auf den Kunststoffträger 4 weggeätzt.
Dadurch ist das Lochbild der Lochmaske 6 bis auf den Kunst
stoffträger 4 übertragen worden (siehe Fig. 2d), der in
der nächsten Verfahrensstufe belichtet wird. Der belichtete
Kunststoffträger 4 wird wiederum in einem bekannten foto
chemischen Prozeß derart entwickelt, wodurch das licht
empfindliche Trägermaterial in den belichteten Bereichen
soweit entfernt wird, daß Durchgangslöcher 9 und/oder Sack
löcher entstehen (siehe Fig. 2e). In üblicher Weise werden
diese Durchgangslöcher 9 bzw. Sacklöcher im Bereich ihrer
Seitenwandungen 10 mit Metall plattiert, wobei vorher oder
nachher die Fotoresistschicht 5 gegebenenfalls zu entfernen
ist (siehe Fig. 2f). Es wäre auch denkbar, diese Löcher
mit einer Art "leitenden" Kunststoffschicht zu versehen, um
sie durchkontaktieren zu können. In einem weiteren Schritt
wird mittels fotochemischem Verfahren das Leiterbild
strukturiert und aufgebracht (siehe Fig. 2g). Dies ge
schieht in üblicher Weise durch: - beschichten - belichten
- entwickeln - ätzen. Hierbei kann der Vorgang des Be
schichtens wegfallen, wenn die ursprünglich aufgebrachte
Fotoresistschicht noch nicht entfernt wird (nicht darge
stellt).
Bei der in Fig. 3 dargestellten Leiterplatte 2 handelt es
sich um eine zweischichtige Ausführung, die unter Ver
wendung des in Fig. 1b dargestellten erfindungsgemäßen
Basismaterials 1 nach dem beschriebenen erfindungsgemäßen
Herstellungsverfahrens hergestellt wurde. Es ist weiterhin
möglich, derartige Halbzeuge mehrschichtig aufeinanderzu
pressen und sogenannte Multilayer herzustellen, um die
Packungsdichte einer Leiterplatte 2 entsprechend zu erhö
hen.
Mittels dieses erfindungsgemäßen Herstellungsverfahrens für
Leiterplatten können mit vorhandenen Anlagen und somit
kostengünstig ohne zusätzliches Anfallen von Schadstoffen
und auf einfache Weise Leiterplatten mit geringen Loch
abständen und Loch Durchmesser kleiner/-gleich 150 µm
hergestellt werden.
Des weiteren ist es möglich, das Basismaterial derart dünn
auszuführen, so daß problemlos mehrschichtige und flexible
Leiterfolien entstehen oder das Basismaterial entsprechend
dick auszugestalten, so daß formstabile Leiterplatten
hergestellt werden können.
Die Erfindung ist nicht auf die dargestellten beschriebenen
Ausführungs- und Verfahrensbeispiele beschränkt, sondern
umfaßt auch alle im Sinne der Erfindung gleichwirkenden
Ausführungen und Verfahren. So ist z. B. das erfindungs
gemäße Herstellungsverfahren sowohl in einem "Positivver
fahren" als auch "Negativverfahren" durchzuführen.
Claims (12)
1. Basismaterial (1) für die Herstellung von Leiter
platten (2), bestehend aus einem Kunststoffträger (4)
und einer mindestens auf einer Seite des Kunststoff
trägers aufgebrachten Metallschicht (3),
dadurch gekennzeichnet, daß
der Kunststoffträger (4) aus einem lichtempfindlichen
Kunststoffmaterial besteht.
2. Basismaterial nach Anspruch 1,
dadurch gekennzeichnet, daß
das Kunststoffmaterial ein lichtempfindlicher Harz
insbesondere Epoxydharz ist.
3. Basismaterial nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß
die auf den Kunststoffträger (4) aufgebrachte Metall
schicht (3) Kupfer ist.
4. Basismaterial nach einem oder mehreren der Ansprüche
1 bis 3,
dadurch gekennzeichnet, daß
die Dicke des Kunststoffträgers (4) etwa 50 µm bis 350
µm mißt.
5. Basismaterial nach einem oder mehreren der Ansprüche
1 bis 4,
dadurch gekennzeichnet, daß
die Metallschicht (3) folienförmig ist.
6. Basismaterial nach einem oder mehreren der Ansprüche
1 bis 5,
dadurch gekennzeichnet, daß
der Kunststoffträger (4) durch einen Gießvorgang auf
die folienförmige Metallschicht (3) erzeugt wird.
7. Basismaterial nach einem oder mehreren der Ansprüche
1 bis 6,
dadurch gekennzeichnet, daß
der Kunststoffträger (4) folienförmig ist.
8. Basismaterial nach einem oder mehreren der Ansprüche
1 bis 7,
dadurch gekennzeichnet, daß
der Kunststoffträger (4) mit der Metallschicht (3)
verpreßt ist.
9. Basismaterial nach einem oder mehreren der Ansprüche
1 bis 8,
dadurch gekennzeichnet, daß
der Kunststoffträger (4) beidseitig eine Metallschicht
(3) aufweist.
10. Verfahren zur Herstellung von Leiterplatten (2) unter
Verwendung des Basismaterials (1) nach einem oder
mehreren der Ansprüche 1 bis 9,
gekennzeichnet durch
folgende Verfahrensschritte:
- a) die Metallschicht (3) wird mit einer licht- bzw. fotoempfindlichen Schicht (5) beschichtet,
- b) die fotoempfindliche Schicht (5) wird mit Hilfe einer Lochmaske (6) belichtet, wobei die Löcher (7) der Lochmaske (6) einen Durchmesser aufwei sen, der kleiner/gleich 150 µm ist,
- c) das belichtete Lochbild wird mit Hilfe eines Entwicklungsmediums entwickelt,
- d) die freigelegten Metallschichtbereiche (8) werden chemisch bis auf den Kunststoffträger (4) wegge ätzt,
- e) das freigelegte Lochbild des Kunststoffträgers (4) wird belichtet,
- f) das freigelegte Lochbild des Kunststoffträgers (4) wird mit Hilfe eines Entwicklungsmediums derart entwickelt, daß eine Durchgangsöffnung (9) oder ein Sackloch entsteht.
11. Verfahren zur Herstellung von Leiterplatten (2) nach
Anspruch 10,
dadurch gekennzeichnet, daß
die erzeugten Löcher (9) im Bereich der Lochwandungen
(10) durchkontaktiert werden, indem Metall plattiert
wird.
12. Verfahren zur Herstellung von Leiterplatten nach
Anspruch 10,
dadurch gekennzeichnet, daß
die erzeugten Löcher (9) im Bereich der Lochwandungen
(10) durchkontaktiert werden, indem eine elektrisch
leitende Kunststoffschicht aufgebracht wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1995105555 DE19505555A1 (de) | 1995-02-18 | 1995-02-18 | Basismaterial für die Herstellung von Leiterplatten und Verfahren zur Herstellung von Leiterplatten unter Verwendung des Basismaterials |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1995105555 DE19505555A1 (de) | 1995-02-18 | 1995-02-18 | Basismaterial für die Herstellung von Leiterplatten und Verfahren zur Herstellung von Leiterplatten unter Verwendung des Basismaterials |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19505555A1 true DE19505555A1 (de) | 1996-08-22 |
Family
ID=7754354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1995105555 Withdrawn DE19505555A1 (de) | 1995-02-18 | 1995-02-18 | Basismaterial für die Herstellung von Leiterplatten und Verfahren zur Herstellung von Leiterplatten unter Verwendung des Basismaterials |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19505555A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19621545C1 (de) * | 1996-05-29 | 1998-02-05 | Cicorel S A | Verfahren zum Herstellen einer Leiterplatte |
WO1998047332A1 (en) * | 1997-04-16 | 1998-10-22 | Alliedsignal Inc. | Positive working photodefinable resin coated metal for mass production of microvias in multilayer printed wiring boards |
WO1998047333A1 (en) * | 1997-04-16 | 1998-10-22 | Alliedsignal Inc. | Fabrication of high density multilayer interconnect printed circuit boards |
-
1995
- 1995-02-18 DE DE1995105555 patent/DE19505555A1/de not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19621545C1 (de) * | 1996-05-29 | 1998-02-05 | Cicorel S A | Verfahren zum Herstellen einer Leiterplatte |
WO1998047332A1 (en) * | 1997-04-16 | 1998-10-22 | Alliedsignal Inc. | Positive working photodefinable resin coated metal for mass production of microvias in multilayer printed wiring boards |
WO1998047333A1 (en) * | 1997-04-16 | 1998-10-22 | Alliedsignal Inc. | Fabrication of high density multilayer interconnect printed circuit boards |
US6255039B1 (en) | 1997-04-16 | 2001-07-03 | Isola Laminate Systems Corp. | Fabrication of high density multilayer interconnect printed circuit boards |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69728234T2 (de) | Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen | |
DE3125518C2 (de) | Verfahren zur Herstellung einer dünnen Verdrahtungsanordnung | |
DE69111890T2 (de) | Verfahren zur Herstellung einer Mehrschichtleiterplatte. | |
EP0600051A1 (de) | Verfahren zur herstellung von leiterplatten unter verwendung eines halbzeuges mit extrem dichter verdrahtung für die signalführung | |
DE1804785C3 (de) | Verwendung einer Auftragswalze, deren Oberfläche mit elastisch deformierbaren Vertiefungen oder Gewinden der Oberfläche versehen ist, zum Aufbringen einer viskosen Überzugsmasse auf die Oberfläche eines mit durchgehenden Löchern versehenen flachen Substrats | |
DE69012444T2 (de) | Excimer-induzierte flexible Zusammenschaltungsstruktur. | |
DE602005005105T2 (de) | Verfahren zur Herstellung einer doppelseitigen Leiterplatte | |
DE2415487C3 (de) | Verfahren zur Herstellung von Leiterplatten nach dem Photoätzverfahren | |
DE2926336A1 (de) | Schaltungstraegerplatte und verfahren zu ihrer herstellung | |
EP0508946A1 (de) | Metallfolie mit einer strukturierten Oberfläche | |
WO2006063822A2 (de) | Mehrschichtaufbau mit temperierfluidkanal und herstellungsverfahren | |
CH630202A5 (en) | Process for producing a printed circuit board having rigid areas and at least one flexible area | |
CH654161A5 (de) | Verfahren zum herstellen von gedruckten leiterplatten mit lochungen, deren wandungen metallisiert sind. | |
AT514564B1 (de) | Verfahren zum Ankontaktieren und Umverdrahten | |
DE19505555A1 (de) | Basismaterial für die Herstellung von Leiterplatten und Verfahren zur Herstellung von Leiterplatten unter Verwendung des Basismaterials | |
DE10219138A1 (de) | Verfahren zur Herstellung einer flexiblen Leiterplatte | |
EP0602258B1 (de) | Leiterplatten mit lokal erhöhter Verdrahtungsdichte und konischen Bohrungen sowie Herstellungsverfahren für solche Leiterplatten | |
DE19625386A1 (de) | Verfahren zur Herstellung einer Leiterplatte | |
DE69931551T2 (de) | Verfahren zur Herstellung einer mit elektroplattiertem Sackloch versehenen mehrschichtigen Leiterplatte | |
DE2645947C2 (de) | Verfahren zur Herstellung einer gedruckten Schaltung | |
EP0370133A1 (de) | Verfahren zur Herstellung von Leiterplatten | |
DE4232666C1 (de) | Verfahren zum Herstellen von Leiterplatten | |
DE1765341B1 (de) | Verfahren zur herstellung einer mehrlagigen gedruckten schaltung | |
DE4137045A1 (de) | Verfahren zur herstellung von lotflaechen auf einer leiterplatte und lotpastenfolie zur durchfuehrung des verfahrens | |
DE19705003A1 (de) | Bi- oder Multilayeranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |