DE1945602A1

DE1945602A1 - Frequency reduction system

Info

Publication number: DE1945602A1
Application number: DE19691945602
Authority: DE
Inventors: Roth Stephen A
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1968-09-09
Filing date: 1969-09-09
Publication date: 1970-10-08
Also published as: GB1283538A; FR2017650A1; DE1945602C2; JPS5319892B1; US3559092A; NL6913369A

Description

Patentanwälte Dipl.-Ing. F."Weickmann,Patent attorneys Dipl.-Ing. F. "Weickmann,

Dipl.-Ing. H. Weickmann, Dipl.-Phys. Dr. K. Fincke Dipl.-Ing. F. A."Weickmann, Dipl.-Chem. B. HuberDipl.-Ing. H. Weickmann, Dipl.-Phys. Dr. K. Fincke Dipl.-Ing. F. A. "Weickmann, Dipl.-Chem. B. Huber

8 MÜNCHEN 86, DEN8 MUNICH 86, DEN

POSTFACH 860 820PO Box 860 820

MÖHLSTRASSE 22, RUFNUMMER 48 39 21/22MÖHLSTRASSE 22, NUMBER 48 39 21/22

TEKTRONIX IHC.TEKTRONIX IHC.

14150 Southwest Karl Braun Drive,14150 Southwest Karl Braun Drive,

Beaverton, Oregon, V. St. v. A. Beaverton, Oregon, V. St. v. A.

!Fr equenzunt ers et zungs syst em! Fr equenzunt replacement syst em

Die Erfindung bezieht sich auf ein Frequenzuntersetzungssystem, das auf ein mit einer hohen Frequenz auftretendes erstes Signal hin ein mit einer zweiten Frequenz auftretendes zweites Signal abgibt, dessen Frequenz in zeitlich genau festgelegter Beziehung zu der ersten Frequenz steht, welche einem nicht ganzzahligen Vielfachen der zweiten Frequenz entspricht.The invention relates to a frequency scaling system based on a first signal occurring at a high frequency emits a second signal occurring at a second frequency, the frequency of which is precisely defined in time There is a relationship to the first frequency, which corresponds to a non-integer multiple of the second frequency.

Bei der Ableitung eines bestimmten Signals von einem mit einer v/esentlich höheren Frequenz auftretenden Signal in phasenstarrer und zeitlich genau festgelegter Beziehung ergeben sich häufig Probleme. In der Farbfernseh-Sehaltungsteehnik muß z.B. bei Farbbalkengeneratoren oder dgl. die Zeilenfrequenz in zeitlich genau festliegender Beziehung zu der Farbhilfstragerfrequenz stehen. Die Farbhilfstragerfrequenz beträgt in typischer Weise 4,43359375 MHz, während die Zeilenfrequenz 15 625 Hz beträgt. Es dürfte einzusehen sein, daß diese Farbhilfstragerfrequenz nicht durch eine ganze Zahl geteilt werden kann, um die Zeilenfrequenz zu erhalten. Vielmehr ist das Verhältnis beider Frequenzen zueinander gleich 1135/4When deriving a certain signal from a signal occurring with a considerably higher frequency in Phase-locked and precisely timed relationships often result in problems. In color television viewing technology In the case of color bar generators or the like, for example, the line frequency must be in a precisely defined time relationship the color subcarrier frequency. The color subcarrier frequency is typically 4.43359375 MHz while the line frequency 15 625 Hz. It will be appreciated that this color subcarrier frequency is not divided by an integer can be used to get the line frequency. Rather, the ratio of the two frequencies to one another is equal to 1135/4

009841/1021009841/1021

oder 283 3/4-· Herkömmliche Schaltungen zur Gewinnung der Zeilenfrequenz aus der Farbhilfsträgerfrequenz untersetzen die Farbhilfsträgerfrequenz zunächst um den Faktor 1135 und multiplizieren dann das Ergebnis mit 4. Eine Frequenzuntersetzung entsprechend einem derart großen Faktor führt zu einer komplizierten Frequenzteilerschaltung. Darüber hinaus erfördert die zuvor erwähnte Vervielfachung des Ergebnisses die Verwendung von Schaltungen, die verschiedentlich ein unerwünschtes Phasenzittern mit sich bringen.or 283 3 / 4- · Conventional circuits for obtaining the Line frequency from the color subcarrier frequency reduce the color subcarrier frequency by a factor of 1135 and then multiply the result by 4. A frequency reduction corresponding to such a large factor results in a complicated frequency dividing circuit. Furthermore promotes the aforementioned multiplication of the result the use of circuits which at various times introduce undesirable phase jitter.

Der Erfindung liegt daher die Aufgabe zu Grunde, ein ver- w bessertes Frequenzteilersystem zu schaffen, mit dessen Hilfe von mit einer hohen Frequenz auftretenden Signalen Signale mit einer bestimmten Frequenz abgeleitet werden können, die zu der höheren Frequenz in zeitlich genau festgelegter Beziehung steht. Die Frequenz des mit der höheren Frequenz auftretenden Signales soll dabei nicht einem ganzzahligen Vielfachen der bestimmten Frequenz entsprechen. Bei der vorzunehmenden FrequenzunterSetzung soll eine einfache Frequenz-' untersetzungsschaltung verwendet werden können, und außerdem soll ohne Vervielfacher ausgekommen werden können.The invention is therefore based on the object to provide a comparable w patched frequency divider system, by means of which occur at a high frequency signals signals with a certain frequency can be derived that is related to the higher frequency in a well-defined time relationship. The frequency of the signal occurring with the higher frequency should not correspond to an integral multiple of the specific frequency. In the case of the frequency reduction to be carried out, it should be possible to use a simple frequency reduction circuit and, in addition, it should be possible to manage without multipliers.

.Die vorstehend aufgezeigte Aufgabe wird bei einem Frequenz- ) untersetzungssystem der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß ein Signalgenerator vorgesehen ist, der das mit der zweiten Frequenz auftretende zweite Signal -abgibt und der durch Ansteuerung an einem Steuereingang in seiner Frequenz zumindest innerhalb eines begrenzten Bereiches änderbar ist, daß ein Frequenzteiler vorgesehen ist, der das mit der zweiten Frequenz auftretende zweite Signal aufnimmt und ein mit einer dritten Frequenz auftretendes Signal abgibt, dessen Frequenz einem ganzzahligen Vielfachen der zweiten Frequenz entspricht;, daß ein Vergleicher vorgesehen ist, der die Phase des ersten Signals mit der Phase des dritten Signals vergleicht und der ein Fehlersignal abgibt, wenn das ersteThe above-mentioned object is achieved according to the invention in a frequency) step-down system of the type mentioned in that a signal generator is provided which emits the second signal occurring at the second frequency and which, when controlled at a control input, has its frequency at least within one Limited range is changeable, that a frequency divider is provided that picks up the second signal occurring at the second frequency and emits a signal occurring at a third frequency, the frequency of which corresponds to an integral multiple of the second frequency; that a comparator is provided that the Compares the phase of the first signal with the phase of the third signal and emits an error signal if the first

009841/1021009841/1021

Signal und das dritte Signal nicht in einer vorgeschriebenen PhasenteZiehung zueinander stehen, und daß dieses Fehlersignal dem Steuereingang des Signalgenerators derart zugeführt wird, daß sich der Wert der zweiten Frequenz in solcher Richtung ändert, daß sich eine genaue Phasenbeziehung zwischen dem dritten Signal und dem ersten Signal und damit eine definierte Zeitbeziehung zwischen dem zweiten Signal und dem ersten Signal einstellt.Signal and the third signal are not in a prescribed phase relationship to one another, and that this error signal is fed to the control input of the signal generator in such a way that the value of the second frequency is in such Direction changes that there is an exact phase relationship between the third signal and the first signal and thus a defined time relationship between the second signal and the sets the first signal.

Das erfindungsgemäße System erfordert lediglich eine Fre'quenzunt er Setzung um einen relativ kleinen Faktor; die Verwendung von Frequenzvervielfachern ist vermieden. Gemäß einer bevorzugten Ausführungsform der Erfindung werden zusätzliche Signale zur zeitlichen Untersetzung des mit der zuvor erwähnten zweiten Frequenz auftretenden Signales abgegeben. Dies dient dazu, Taktsignale in einem Farbbalkengenerator oder dgl. zu erzeugen. Bei einer bevorzugten Ausführungsform der Erfindung sind sowohl der mit der zweiten Frequenz schwingende Signalgenerator als auch ein mit der zuvor erwähnten höheren Frequenz schwingender Generator jeweils durch einen quarzgesteuerten Oszillator gebildet.The system according to the invention only requires one Frequency reduction by a relatively small factor; the The use of frequency multipliers is avoided. According to A preferred embodiment of the invention are additional Signals for the time reduction of the signal occurring with the aforementioned second frequency are emitted. This is used to generate clock signals in a color bar generator or the like. In a preferred embodiment of the Invention are both the signal generator oscillating with the second frequency and one with the above-mentioned higher one Frequency oscillating generator each formed by a quartz-controlled oscillator.

An Hand von Zeichnungen wird die Erfindung nachstehend näher erläutert.The invention is explained in more detail below with reference to drawings.

Fig. 1 zeigt, in einem Blockschaltbild eine Schaltung entsprechend einer ersten Ausführungsform der Erfindung. Fig. 2 zeigt in einem Blockschaltbild eine Schaltung gemäß einer zweiten Ausführungsform der Erfindung. Fig. 5 zeigt einen Schaltplan der zweiten Ausführungsform der Erfindung.Fig. 1 shows, in a block diagram, a circuit accordingly a first embodiment of the invention. Fig. 2 shows in a block diagram a circuit according to a second embodiment of the invention. Fig. 5 shows a circuit diagram of the second embodiment of the invention.

Gemäß Fig. list ein erster Oszillator 10 vorgesehen, der vorzugsweise durch einen gesteuerten Quarzoszillator gebildet ist. Dieser Oszillator 10 gibt ein Signal mit einer Frequenz f. ab. Es ist nun erwünscht, ein mit einerFrequenz fp auftretendes zweites Signal abzugeben, das in zeitlich genau festgelegterAccording to FIG. 1, a first oscillator 10 is provided, which is preferably formed by a controlled crystal oscillator is. This oscillator 10 outputs a signal with a frequency f. away. It is now desirable to have one occurring with a frequency fp to issue a second signal that is precisely timed

009841/1021009841/1021

Beziehung zu dem ersten Signal steht. So kann z.B. das erste Signal das mit einer Frequenz von 4-,43359375 MHz auftretende JFarbhilfsträgersignal beim Fernsehen sein, während das zweite Signal das mit der Zeilenfrequenz von 15 625 Hz auftretende Zeilensignal sein kann. Wie oben bereits ausgeführt, ist die Frequenz fy, in typischer Weise wesentlich höher als die Frequenz f^; sie ist darüber hinaus kein ganzzahliges "Vielfaches der Frequenz fp. Gemäß der vorliegenden Erfindung wird das mit der Frequenz f~ auftretende Signal in einem in der Frequenz regelbaren Signalgenerator oder Oszillator 12 erzeugt. Dieser Oszillator besitzt einen Steuereingang 14·, an welchem sich die Frequenz fp ändern läßt. Der Oszillator 12 ist in wünschenswerter Weise ein Quarzoszillator, dessen Frequenz sich durch Spannungssteuerung innerhalb eines relativ schmalen Frequenzbereiches ändern läßt. Ein Frequenzteiler 16 bewirkt eine Frequenzuntersetzung des mit der Frequenz f2 auftretenden Signals um eine kleine ganze Zahl K. Von dem Frequenzzähler 16 wird ein mit der Frequenz £-? auftretendes drittes Signal abgegeben. Der Wert der Frequenz f, geht somit restlos in dem Wert der Frequenz f~ auf. Die Zahl K ist so gewählt, daß die Frequenz f. auch ein ganzzahliges Vielfaches der Frequenz f, ist. Dies bedeutet, daß die Frequenz f, als gemeinsamer Teiler der Frequenzen f. und f~ gewählt ist. Vorzugsweise ist die Frequenz f, der größte gemeinsame Teiler der Frequenzen f,. und fp.Is related to the first signal. For example, the first signal can be the color subcarrier signal occurring at a frequency of 4, 43359375 MHz in television, while the second signal can be the line signal occurring at the line frequency of 15,625 Hz. As already stated above, the frequency fy is typically much higher than the frequency f ^; In addition, it is not an integer multiple of the frequency fp. According to the present invention, the signal occurring at the frequency f ~ is generated in a signal generator or oscillator 12 with adjustable frequency. This oscillator has a control input 14, at which the frequency is The oscillator 12 is desirably a quartz oscillator, the frequency of which can be changed by voltage control within a relatively narrow frequency range A third signal is emitted with the frequency £ -? 16. The value of the frequency f is thus completely absorbed in the value of the frequency f ~. The number K is chosen so that the frequency f. Is also an integral multiple of the frequency This means that the frequency f, is chosen as a common divisor of the frequencies f. and f ~ i st. The frequency f i is preferably the greatest common divisor of the frequencies f i. and fp.

Das Ausgangssignal des Frequenzteilers 16 wird einer Einrichtung zugeführt , die die Phasenlage des mit der Frequenz f,. auftretendenersten Signals mit der Phasenlage des mit der Frequenz f, auftretenden dritten Signals vergleicht. Diese Einrichtung enthält zweckmäßigerweise eine Phasendetektor-Abtasteinrichtung 18, die einen Teil des mit der Frequenz f^, auftretenden Wellenzuges jeweils dann abtastet, wenn ein ausgewählter Teil des mit der Frequenz f* auftretenden Signals auftritt. Sind die mit den Frequenzen f.- und f, auftretendenThe output of the frequency divider 16 is provided to a device fed, which the phase position of the frequency f ,. occurring first signal with the phase position of the Frequency f, compares the third signal occurring. These The device expediently contains a phase detector scanning device 18, which is part of the frequency f ^, occurring wave train is scanned each time a selected Part of the signal occurring with the frequency f * occurs. Are those occurring with the frequencies f. And f

009841/1021009841/1021

Signale in gewünschter PhasenbeZiehung, so gibt die Phasendetektor-Abtasteinrichtung 18 kein Fehlersignal ...Jb. Sind die beiden miteinander verglichenen Signale jedoch nicht in gewünschter Phasenbeziehung, so gibt die Phasendetektor-Abtasteinrichtung 18 eine Fehlersignal-Steuerspannung an den Steuereingang 14 des Oszillators 12 ab. Daraufhin ändert sich die Frequenz f₂ ^es Oszillators 12 in einer solchen Richtung, daß eine genaue Phasenbeziehung zwischen den mit den Frequenzen f. und f., auftretenden Signalen erzielt wird. Solange die mit den Frequenzen f^, und f, auftretenden Signale in genauer Phasenbeziehung sind, existiert auch zwischen den mit den Frequenzen £,, und f~ auftretenden Signalen eine genaue und definierte zeitliche Beziehung.Signals in the desired phase relationship, the phase detector sampling device 18 gives no error signal ... Jb. However, if the two signals compared with one another are not in the desired phase relationship, then the phase detector scanning device 18 outputs an error signal control voltage to the control input 14 of the oscillator 12. Thereupon the frequency f ₂ ^ es oscillator 12 changes in such a direction that a precise phase relationship between the signals occurring at the frequencies f. And f. Is achieved. As long as the frequencies f ^ and f, signals occurring in precise phase relationship are also exists between the exact and defined temporal relationship with the frequencies £ ,, f ~ and signals occurring.

Bei einem typischen Beispiel ist die Frequenz f. die zuvor erwähnte Farbhilfsträgerfrequenz oder gleich 4,4-3359375 MHz, und die Frequenz fp beträgt 15 625 Hz. K wird mit vier gewählt, womit die Frequenz f^ gleich 3 906,25 Hz ist. Dies ist der größte gemeinsame Teiler der Frequenzen f. und fp. Gemäß der in Fig. 1 dargestellten Schaltung wird das mit der Frequenz fp auftretende Signal in seiner Phasenlage relativ zu dem mit der Frequenz f _Λ auftretenden Signal geregelt, ohne daß eine lange Teilerkette vorzusehen ist, die unmittelbar aus dem mit der Frequenz £* auftretenden Signal ein Signal in der Größe der Frequenz fp erzeugt, und ohne daß Vervielfacher vorzusehen sind. In Fig. 2 ist eine zweite Ausführungsform der Erfindung in einem Blockschaltbild wiedergegeben. Dabei sind den in Fig. 1 dargestellten Einrichtungen hier entsprechende Einrichtungen mit den gleichen Bezugszeichen bezeichnet wie die entsprechenden Einrichtungen in Fig. 1. Die in Fig. 2 dargestellte Schaltung arbeitet ... im wesentlichen genau so wie die in Fig. 1 dargestellte Schaltung. Eine Ausnahme bil_det der Umstand, daß der in der Frequenz regelbare Signalgenerator hier einen epannungsgesteuerten Oszillator 12· enthält, der ein Signal mit einer Frequenz f^ abgibt, und daßIn a typical example, the frequency f. Is the aforementioned color subcarrier frequency or equal to 4.4-3359375 MHz and the frequency fp is 15,625 Hz. K is chosen to be four, so the frequency f ^ is equal to 3,906.25 Hz. This is the greatest common factor of the frequencies f. And fp. According to the circuit shown in Fig. 1, the signal occurring at the frequency fp is _{regulated in its phase position relative to the signal occurring at the frequency f Λ} without a long divider chain having to be provided which is derived directly from the signal occurring at the frequency £ * generates a signal in the magnitude of the frequency fp, and without the need to provide multipliers. In Fig. 2, a second embodiment of the invention is shown in a block diagram. Devices corresponding to the devices shown in FIG. 1 are denoted by the same reference numerals as the corresponding devices in FIG. 1. The circuit shown in FIG. 2 operates ... essentially exactly like the circuit shown in FIG. An exception is the fact that the frequency-controllable signal generator here contains an voltage-controlled oscillator 12 which emits a signal with a frequency f ^, and that

009841/1021009841/1021

ferner ein zusätzlicher Frequenzteiler 19 vorgesehen ist. Der Oszillator 12' ist zweckmäßigerweise ein Quarzoszillator, dessen !Frequenz innerhalb eines schmalen Frequenzbereiches änderbar ist.an additional frequency divider 19 is also provided. The oscillator 12 'is expediently a quartz oscillator, whose frequency can be changed within a narrow frequency range.

Die in iig. 2 dargestellte Schaltung bringt zwei Vorteile mit sich. Der erste Vorteil besteht darin, daß der Oszillator 12' ein Signal mit der Frequenz f^, erzeugt, die etwas höher sein kann als die Zeilenfrequenz. Diese Frequenz läßt sich in einem Oszillator leichter erzeugen, der aus herkömmlichen Bauelementen aufgebaut ist. Der zweite Vorteil besteht darin, daß der zusätzliche Frequenzteiler 19 den^x Einsatz von Gatterschaltungen (in Fig. 2 nicht dargestellt) ermöglicht, mit deren Hilfe eine Zeit auf teilung des mit der Frequenz f2 auftretenden Signals möglich ist. Ist die Frequenz £2 gleich die Fernseh-Zeilenfrequenz, so können von dem Frequenzteiler Signale abgenommen werden, die ein Fernsehbild in horizontaler Richtung in eine Anzahl von Bereichen aufteilen, die z.B. in einem Fernseh-Farbbalkengenerator die Erzeugung von Farbbalken bewirken.The in iig. The circuit shown in FIG. 2 has two advantages. The first advantage is that the oscillator 12 'generates a signal at the frequency f ^, which can be slightly higher than the line frequency. This frequency can be more easily generated in an oscillator made up of conventional components. The second advantage is that the additional frequency divider (not shown in Fig. 2) 19 ^x the use of gate circuits enabled by means of which a time is possible in a distribution of the signal occurring at the frequency f2. If the frequency £ 2 is equal to the television line frequency, then the frequency divider can pick up signals which divide a television picture in the horizontal direction into a number of areas which, for example, produce color bars in a television color bar generator.

In einem typischen Beispiel, in welchem die Frequenzen f., fp und f, die oben als Beispiele angegebenen Werte besitzen, beträgt die Frequenz f, gleich 1MHz. Diese Frequenz läßt sich in dem Quarzoszillator 12' leicht erzeugen. Der Frequenzteiler nimmt in diesem Fall eine Frequenzuntersetzung um einen Faktor 64-vor;.er gibt damit ein Ausgangssignal mit einer Frequenz fp ab, die der Zeilenfrequenz von 15 625 Hz entspricht. Die Zeilenfrequenz wird sodann um den Faktor 4 untersetzt, wodurch das mit der Frequenz f, von 3 906,25 Hz auftretende Signal gewonnen wird.In a typical example in which the frequencies f., Fp and f, which have the values given above as examples the frequency f, equal to 1MHz. This frequency can be found in easily generate the crystal oscillator 12 '. In this case, the frequency divider reduces the frequency by a factor of 64; .er thus emits an output signal with a frequency fp, which corresponds to the line frequency of 15 625 Hz. The line frequency is then scaled down by a factor of 4, whereby the signal occurring with the frequency f, of 3,906.25 Hz is obtained will.

Das in Fig. 3 gezeigte Schaltbild veranschaulicht einen großen •Teil der in i'ig. 2 dargestellten Schaltung. Bei der Schaltung gemäß Fig. 3 sind in Fig. 2 vorgesehenen Einrichtungen ent-The circuit diagram shown in FIG. 3 illustrates a large part of the in i'ig. 2 circuit shown. When switching According to FIG. 3, the facilities provided in FIG. 2 are designed

0 0 9 8 4 1/10 2 10 0 9 8 4 1/10 2 1

sprechende Schaltungselemente mit den gleichen Bezugszeichen bezeichnet wie die entsprechenden Einrichtungen in Fig. 2. Das mit der Frequenz f' auftretende Signal wird von einem herkömmlichen gesteuerten Quarzoszillator (hier nicht dargestellt) abgeleitet. Das mit der Frequenz f. auftretende Signal, das einem Parallelresonanzkreis mit der Resonanzfrequenz f. zugeführt und über Erde zurückgeführt werden kann (nicht dargestellt)., wird der Eingangsklemme 20 einer Phasendetektor-Abtasteinrichtung 18 zugeführt. Die Phasendetektor-Abtasteinrichtung enthält die beiden Dioden 22 und Dabei ist die Diode 22 mit ihrer Anode und die Diode 24 mit ihrer Kathode an die Eingangsklemme 20 angeschlossen. Die anderen Elektroden der beiden Dioden sind über einen Reihenspannungsteiler miteinander verbunden, der die beiden Widerstände 26 und 28 umfaßt. Der Verbindungspunkt der beiden Widerstände 26 und 28 liefert ein Ausgangssignal für einen Fehler-Verstärker 30. Die Kathode der Diode 22 ist ferner über einen Kondensator 36 an das eine Ende einer Wicklung eines Transformators 34 angeschlossen. Das andere Ende der Wicklung 32 liegt an Erde. In entsprechender Weise ist die Anode der Diode 24 über einen Kondensator 40 mit dem einen Ende einer Transformatorwicklung 38 verbunden, deren anderes Ende geerdet ist. Eine weitere Wicklung 42 des Transformators 34, welche die Primärwicklung des Transformators darstellt, ist mit ihrem einen Ende an den Kollektor eines Transistors 44 vom pnp-Leitfähigkeitstyp angeschlossen und mit ihrem anderen Ende geerdet. Ferner liegt der Primärwicklung eine Diode 46 parallel, deren Anode dabei mit dem Kollektor des Transistors 44 verbunden ist. Die Basis des Transistors 44 ist geerdet, und der Emitter des Transistors 44 dient zur Aufnahme eines Eingangssignals von dem Frequenzteiler 16. Dabei liegt zwischen der Teilerstufe des Frequenzteilers 16 und dem Emitter des Transistors 44 die Reihenschaltung eines Kondensators 48 und einer Diode 50. Die Anode der Diode 50 ist dabei mit dem Emitter des Transistors verbunden. Die Kathode der Diode 50 ist mit dem KondensatorSpeaking circuit elements are denoted by the same reference numerals as the corresponding devices in FIG. 2. The signal occurring at the frequency f ' is derived from a conventional controlled crystal oscillator (not shown here). The signal occurring at the frequency f., Which can be fed to a parallel resonant circuit at the resonant frequency f. And fed back via earth (not shown)., Is fed to the input terminal 20 of a phase detector sampling device 18. The phase detector scanning device contains the two diodes 22 and the diode 22 with its anode and the diode 24 with its cathode are connected to the input terminal 20. The other electrodes of the two diodes are connected to one another via a series voltage divider which comprises the two resistors 26 and 28. The connection point of the two resistors 26 and 28 supplies an output signal for an error amplifier 30. The cathode of the diode 22 is also connected to one end of a winding of a transformer 34 via a capacitor 36. The other end of the winding 32 is connected to earth. In a corresponding manner, the anode of the diode 24 is connected via a capacitor 40 to one end of a transformer winding 38, the other end of which is grounded. Another winding 42 of the transformer 34, which is the primary winding of the transformer, is connected at one end to the collector of a transistor 44 of the pnp conductivity type and at its other end is grounded. Furthermore, a diode 46 is parallel to the primary winding, the anode of which is connected to the collector of transistor 44. The base of transistor 44 is grounded, and the emitter of transistor 44 is used to receive an input signal from frequency divider 16. Between the divider stage of frequency divider 16 and the emitter of transistor 44 is the series connection of a capacitor 48 and a diode 50. The anode the diode 50 is connected to the emitter of the transistor. The cathode of diode 50 is connected to the capacitor

009841 /1021009841/1021

verbunden und feiner mit einem Ende eines Widerstandes 56. Das andere Ende des Widerstandes 56 liegt auf einem Potential von -15 Volt. An dem Verbindungspunkt zwischen der Diode 50 und dem Emitter des Transistors 44- liegt über einen Widerstand 58 ein Potential von +3,6 Volt. Der betreffenden Potentialquelle liegt dabei ein mit seinem einen Ende geerdeter Kondensator 60 parallel.connected and finer with one end of a resistor 56. The other end of the resistor 56 has a potential of -15 volts. At the connection point between the Diode 50 and the emitter of transistor 44- is via a Resistor 58 has a potential of +3.6 volts. The relevant One end of the potential source is grounded Capacitor 60 in parallel.

Der Oszillator 12' enthält einen pnp-Transistor 62, dessen Kollektor geerdet ist und dessen Emitter über einen Widerstand 64 an eine +10 V abgebende Potentialquelle angeschlossen ist. Der als Emitterfolger betriebene Transistor 62 ist so geschaltet, daß er mit seinem Emitter die Basis eines pnp-Transistors 66 steuert, dessen Kollektor über einen Widerstandee geerdet ist. Der Emitter des Transistors 66 ist über einen Widerstand 70 und einen dazu in Reihe liegenden Widerstand 72 an eine +10 Volt abgebende Potentialquelle angeschlossen. An den Verbindungspunkt der beiden Widerstände 70 und ist zum einen ein Ruckkopplungskondensator 74· und zum anderen ein Nebenschlußkondensator 77 mit seiner einen Belegung angeschlossen. Die andere Belegung des Kondensators 77 ist geerdet. Das Ausgangssignal des Fehler-Verstärkers JO wird über einen Widerstand 76 einer Kapazitätsdiode 78 zugeführt, die über einen Widerstand 80 gleichstrommäßig geerdet ist. Die noch nicht betrachtete Belegung des Rückkopplungskondensators 7H-ist an dem Verbindungspunkt zwischen dem Widerstand 76 und der Diode 78 angeschlossen. Der Verbindungspunkt zwischen der Diode 78 und dem Widerstand 80 ist über einen Ruckkopplungskondensator 84 mit der einen Seite eines Quarzes 82 verbunden. Der Quarz 82 ist zwischen der Basis des Transistors 62 und Erde geschaltet. Die Basis des Transistors 72 liegt dabei an dem Mittelpunkt eines Spannungsteilers, der aus den Widerständen 86 und 88 besteht und der mit seinen Enden zwischen einer +10 Volt abgebenden Potentialquelle und Erde geschaltet ist.The oscillator 12 'contains a pnp transistor 62, the collector of which is grounded and the emitter of which is connected via a resistor 64 to a +10 V emitting potential source. The transistor 62 operated as an emitter follower is connected in such a way that it controls the base of a pnp transistor 66 with its emitter, the collector of which is grounded via a resistor. The emitter of the transistor 66 is connected via a resistor 70 and a resistor 72 connected in series to a +10 volt emitting potential source. At the connection point of the two resistors 70 and 70, on the one hand, a feedback capacitor 74 and, on the other hand, a shunt capacitor 77 is connected with its one assignment. The other assignment of the capacitor 77 is grounded. The output signal of the error amplifier JO is fed via a resistor 76 to a capacitance diode 78 which is grounded via a resistor 80 in terms of direct current. The assignment of the feedback capacitor 7H- , which has not yet been considered, is connected to the connection point between the resistor 76 and the diode 78. The connection point between the diode 78 and the resistor 80 is connected to one side of a quartz 82 via a feedback capacitor 84. Crystal 82 is connected between the base of transistor 62 and ground. The base of the transistor 72 lies at the midpoint of a voltage divider, which consists of the resistors 86 and 88 and whose ends are connected between a potential source emitting +10 volts and earth.

0 0 9 8 4 1/10 2 10 0 9 8 4 1/10 2 1

Die Frequenz des durch den Quarz 82 quarzgesteut^ten Oszillators beträgt in diesem Beispiel nahezu 1MHz. Die genaue Frequenz des Oszillators kann innerhalb enger Grenzen geändert werden, da die Kapazitätsdiode 78 im Rückkopplungskreis des Oszillators liegt, d.h. in dem Schaltungskreis zwischen dem Emitter des Transistors 66 und der Basis des Transistors 62. Die Kapazität der Kapazitätsdiode wird durch das Ausgangssignal des Fehler-Verstärkers 30 geändert und damit mehr oder weniger stark mit der Kapazität des Kondensators 77 äem Quarz 82 parallel geschaltet. Die Parallelkapazität des Quarzes ändert sich somit in geringem Ausmaß, wodurch sich auch die Ausgangsfrequenz des Oszillators etwas ändert. Der Quarzoszillator ist im übrigen von herkömmlichem Aufbau. Eine Ausnahme hiervon bildet, daß der Transistor 62 als Emitterfolger betrieben ist. Auf diese Weise wird nämlich die Belastung des Quarzes 82 herabgesetzt, und außerdem wird eine bestimmbare Rückkopplungsschleifen-Verstärkung für den Oszillator erzielt.The frequency of the quartz-controlled by the quartz 82 The oscillator is almost 1MHz in this example. The exact frequency of the oscillator can be within narrow limits be changed because the varactor 78 in the feedback loop of the oscillator, i.e. in the circuit between the emitter of transistor 66 and the Base of transistor 62. The capacitance of the varactor diode is changed by the output signal of error amplifier 30 and thus more or less strongly connected in parallel with the capacitance of the capacitor 77 to the quartz 82. the The parallel capacitance of the quartz thus changes to a small extent, which also changes the output frequency of the oscillator something changes. The crystal oscillator is otherwise of conventional construction. An exception to this is that the Transistor 62 is operated as an emitter follower. In this way the load on the quartz 82 is reduced, and a determinable feedback loop gain for the oscillator is also achieved.

Das an der Ausgangsklemme 90 des Oszillators mit einer Frequenz von etwa 1 MHz auftretende Signal wird einem Frequenzteiler zugeführt, der eine Vielzahl von einzelnen Teilerschaltungen oder Binärteilern 92, 94, 96, 98, 100 und 102 enthält. Jeder dieser Binärteiler bzw. jedes dieser Flip-Flops ändert seinen Zustand, wenn sein Eingangssignal sich von einem positiven Wert zu einem negativen Wert hin ändert. Ändert sich das an der Auegangsklemme 90 auftretende Ausgangssignal des Oszillators über Null hinweg zu einem negativen Wert hin, so ändert der Binärteiler 92 seinen Zustand, derart, daß sein an der Ausgangsklemme A auftretendes Ausgangssignal sich von einem negativen zu einem positiven Wert oder umgekehrt hin ändert. Jeder der Binärteiler 94, 96, 98, 100 und 102 nimmt an seinem Eingang das am Ausgang A des Jeweils vorangehenden Binärteilers auftretende Ausgangssignal auf.The signal appearing at the output terminal 90 of the oscillator with a frequency of approximately 1 MHz is used in a frequency divider which contains a plurality of individual divider circuits or binary dividers 92, 94, 96, 98, 100 and 102. Everyone this binary divider or each of these flip-flops changes its state when its input signal changes from a positive value changes to a negative value. If the output signal of the oscillator occurring at output terminal 90 changes across zero to a negative value, the binary divider 92 changes its state so that its at the output terminal A occurring output signal differs from a negative one changes to a positive value or vice versa. Each of the binary dividers 94, 96, 98, 100 and 102 takes its input the binary divider that occurs at output A of the respective preceding binary divider Output signal on.

009841/1021009841/1021

Ea dürfte ersichtlich sein, daß jeder Binärteiler eine Untersetzerschaltung darstellt, die eine Untersetzung um den Faktor 2 bewirkt. Dabei ändert jeder folgende Binärteiler seinen Zustand nur halb so oft wie der die ihm jeweils vorangehende Binärteiler oder der Oszillator, der bei einer Frequenz von 1 MHz zweimal soviele Perioden erzeugt wie der ihm nachfolgende Binärteiler. Das an der Ausgangsklemme B jedes Binärteilers.auftretende Ausgangssignal stellt die Invertierung des an der jeweiligen Ausgangsklemme A auftretenden Ausgangssignals dar. Es dürfte ersichtlich sein, daß an der mit der Ausgangsklemme B des Binärteilers 102 verbundenen Ausgangsklemme 104 eine Frequenz von 1 MHz/2 - 1 MHz/64 =15 625 Hz oder die gewünschte Zeilenfrequenz auftritt. Mit anderen Worten ausgedrückt heißt dies, daß an der Ausgangsklemme 90 des Oszillators ein Signal mit der Frequenz Nf^ auftritt, wobei N = 64 ist. Die Frequenz Nfp entspricht der Frequenz f. bei der Schaltung gemäß Fig. 2. Das an der Ausgangsklemme 104 auftretende Signal wird dem Eingang des Frequenzteilers 16 zugeführt, der zwei entsprechende in Reihe geschaltete Binärteiler 52 und 54 umfaßt und der eine Frequenzteilung um den Faktor 4 vornimmt.Ea should be seen that each binary divider represents a scaling circuit that effects a scaling down by a factor of two. Each subsequent binary divider changes its state only half as often as the preceding binary divider or the oscillator, which at a frequency of 1 MHz generates twice as many periods as the subsequent binary divider. The at the output terminal B of each Binärteilers.auftretende output signal represents the inversion of the output signal appearing at the respective output terminal A It may be seen that at the connected to the output terminal B of the binary divider 102 output terminal 104 has a frequency of 1 MHz / 2 -. 1 MHz / 64 = 15 625 Hz or the desired line frequency occurs. In other words, this means that a signal with the frequency Nf ^ occurs at the output terminal 90 of the oscillator, where N = 64. The frequency Nfp corresponds to the frequency f. In the circuit according to FIG. 2. The signal appearing at the output terminal 104 is fed to the input of the frequency divider 16, which comprises two corresponding binary dividers 52 and 54 connected in series and which has a frequency division by a factor of 4 undertakes.

Wenn während des Betriebs der in Fig. 3 dargestellten Schaltung der Binärteiler 5^ seinen Zustand ändert und damit das an dessen Ausgang A auftretende Ausgangssignal sich von einem positiven Wert zu einem negativen Wert hin ändert, dann fließt der zuvor vom Widerstand 58 zum Emitter des Transistors 44 hinfließende Strom nunmehr über die Diode 50 und den Widerstand 56, und zwar zufolge des der Kathode der Diode 50 über den Kondensator 48 zugeführten negativen Potentials. Zufolge der Unterbrechung des Stromflusses in dem Transistor 44 hört dieser Transistor auf zu leiten. Dadurch tritt am Kollektor dieses Transistors ein negativer Spannungssprung auf und damit auch an dem durch einen Punkt markierten Ende der Transformatorwicklung 42. Die Polarität dieses über den Transformator 34 und die If during the operation of the circuit shown in Fig. 3, the binary divider 5 ^ changes its state and thus the output signal occurring at its output A differs from a positive value changes towards a negative value, then the previously flows from resistor 58 to the emitter of transistor 44 The current flowing in now through the diode 50 and the resistor 56, namely according to the cathode of the diode 50 through the Negative potential supplied to capacitor 48. As a result of the interruption of the current flow in the transistor 44, the latter ceases Conduct transistor on. As a result, a negative voltage jump occurs at the collector of this transistor and thus also occurs the end of the transformer winding 42 marked by a dot. The polarity of this via the transformer 34 and the

00 9841/10-200 9841 / 10-2

Dioden 36 und 40 übertragenen SpannungsSprunges ist derart, daß die Dioden 22 und 24 so vorgespannt werden, daß sie in den leitenden Zustand gelangen. Dadurch kann ein Eingangssignal zum Verstärker 30 hin gelangen. Die Dauer, während der diese Dioden leiten, hängt zu einem großen Ausmaß von der Zeitkonstante des den Kondensator 48 und den Widerstand umfassenden Schaltungskreises ab. Das Leitendwerden der beiden Dioden 22 und 24 erfolgt.dabei jeweils nach 3 906,25 Perioden, d.h. nach 15 625/4 Perioden. Die Abtastdauer beträgt weniger als die Hälfte der Dauer einer Periode diPs/Uer Frequenz f,. auftretenden Signals. Damit nimmt der Abtaster 18 eine Abtastung in weniger als einer halben Periode des mit der Frequenz f^, auftretenden Signals vor. Liegt die Zeitspanne_? während der die Abtastung erfolgt, in dem Bereich, in welchem der mit der Frequenz f^ auftretende Wellenzug die Null- oder Erd-Pegelachse durchläuft, so tritt an dem Verbindungspunkt der Widerstände 26 und 28 über die Dioden 22 und 24 ein mittleres NuI1-Ausgangssignal auf. Die Ansprechcharakteristik des Verstärkers 30 ist dabei so gewählt, daß dieser Verstärker dann nahezu kein Ausgangssignal abgibt. Erfolgt die Abtastung jedoch etwas früher oder etwas später, so wird ein Fehlersignal abgegeben und dem Fehler-Verstärker 30 zugeführt. Der Fehler-Verstärker 30 steuert die Kapazitätsdiode 78 daraufhin in.der Weise, daß sich die Frequenz des Oszillators 12* in einer solchen Richtung ändert, daß der Fehler zu Null wird. Damit wird das an der Ausgangsklemme 90 auftretende Ausgangssignal des Oszillators in der Weise gesteuert, daß an der Ausgangsklemme 104 der Schaltung ein Signal mit der Zeilenfrequenz auftritt« Dieses Ausgangssignal besitzt eine exakte zeitliche Beziehung zu dem mit der Frequenz f. auftretenden Eingangssignal. The voltage jump transmitted to diodes 36 and 40 is such that the diodes 22 and 24 are biased so that they become conductive. As a result, an input signal can reach the amplifier 30. The length of time that these diodes conduct depends to a large extent on the time constant of the circuitry comprising the capacitor 48 and the resistor. The two diodes 22 and 24 become conductive after 3 906.25 periods, ie after 15 625/4 periods. The sampling duration is less than half the duration of a period diPs / Uer frequency f i. occurring signal. The sampler 18 thus takes a sample in less than half a period of the signal occurring at the frequency f ^. Is the time span _? During which the sampling takes place, in the area in which the wave train occurring with the frequency f ^ passes through the zero or earth level axis, a mean NuI1 output signal occurs at the connection point of the resistors 26 and 28 via the diodes 22 and 24 on. The response characteristic of amplifier 30 is chosen so that this amplifier then emits almost no output signal. If, however, the sampling takes place a little earlier or a little later, an error signal is emitted and fed to the error amplifier 30. The error amplifier 30 thereupon controls the capacitance diode 78 in such a way that the frequency of the oscillator 12 * changes in such a direction that the error becomes zero. The output signal of the oscillator appearing at the output terminal 90 is thus controlled in such a way that a signal with the line frequency appears at the output terminal 104 of the circuit. This output signal has an exact temporal relationship to the input signal occurring with the frequency f.

Jedes Mal, wenn die Abtastung des Phasendetektor-Abtasters 18 beendet ist, d.h. dann, wenn der Transistor 44 in seinen leitenden Zustand zurückkehrt, zieht dieser TransistorEach time the phase detector sampler 18 is finished scanning, i.e., when the transistor 44 is in its returns to the conductive state, this transistor pulls

009841 /1021009841/1021

fitfit

Kollektorstrom, wodurch das durch einen Punkt markierte Wicklungsende der Transformatorwieklung 44 wieder auf Erdpotential zurückkehrt. Die Diode 46 wirkt dabei als Erdpegelbegrenzereinrichtung. Zu diesem Zeitpunkt verbleibt auf den Kondensatoren 36 und 40 eine Ladung, und zwar auf der Seite der Kathode der Diode 22 eine positive Ladung und auf der Seite der Anode der Diode 24 eine negative Ladung. Dadurch werden diese Dioden bis zu der nächsten Abtastperiode wirksam gesperrt.Collector current, whereby the marked by a point End of the winding of the transformer similar to 44 again Earth potential returns. The diode 46 acts as a ground level limiter. Remains at this point a charge on the capacitors 36 and 40, namely a positive charge on the cathode side of the diode 22 and on the anode side of the diode 24, a negative charge. This activates these diodes until the next sampling period effectively blocked.

Ein weiterer mit der in Fig. 3 dargestellten Schaltung verbundener Vorteil besteht darin, Zeitaufteilungssignale bereitzustellen, die zu der Zeilenfrequenz in Bezug stehen. In diesem Zusammenhang dürfte ersichtlich sein, daß jeder Binärteiler in dem Untersetzer 19, und zwar mit dem Binärteiler 102 beginnend und zu den jeweils vorangehenden Binärteilern hin laufend, ein Ausgangssignal abgibt, dessen Frequenz doppelt so hoch ist wie die Frequenz des jeweils nachfolgenden Binärteilers. Damit können diese Ausgangssignale dazu herangezogen werden, Markierungen entlang einer geschriebenen Zeile auf einer Kathodenstrahl-Anzeigeröhre zu bewirken. Eine andere Möglichkeit besteht darin, diese Ausgangssignale über Gatterschaltungen dazu heranzuziehen, ein Signal während einer bestimmten Zeitspanne entlang einer geschriebenen Zeile .abzugeben. Bei dem in Fig. 3 dargestellten speziellen Beispiel werden die an den B-Ausgangsklemmen der Binärteiler 92, 94, 96 und 98 und die an den A-Ausgangsklemmen der Binärteiler 100 und 102 auftretenden Ausgangssignale einem UND-Gatter 106 zugeführt. Das UND-Gatter 106 gibt an seinem Ausgang 108 ein Ausgangssignal 15 Mikrosekunden nach dem Beginn jeder Zeile ab, die mit Auftreten des Signals am Ausgang 104 beginnt. Es dürfte einzusehen sein, daß die Ausgänge der Binärteiler in verschiedener Weise über Gatter zusammengefaßt sein können, um unterschiedliche Zeitunterteilungen einer Zeile vorzunehmen.Another connected to the circuit shown in FIG The advantage is to provide time division signals that are related to the line frequency. In this It should be apparent from the context that each binary divider in the coaster 19, to be precise starting with the binary divider 102 and running to the preceding binary divisors Output signal emits whose frequency is twice as high as the frequency of the subsequent binary divider. In order to these output signals can be used to To effect markings along a written line on a cathode ray display tube. Another possibility consists in using these output signals via gate circuits to generate a signal during a specific Time span along a written line. at In the specific example shown in FIG. 3, the the B output terminals of binary dividers 92, 94, 96 and 98 and those appearing at the A output terminals of the binary dividers 100 and 102 Output signals fed to an AND gate 106. The AND gate 106 gives an output signal at its output 108 15 microseconds after the beginning of each line that occurs with of the signal at output 104 begins. It should be understood that the outputs of the binary dividers work in different ways can be combined via gates in order to make different time divisions of a line.

009841/102 1009841/102 1

Claims

Frequency reduction system which, in response to a first signal occurring at a tiner first, high frequency, emits a second signal occurring at a second frequency, the frequency of which is in a precisely defined time relationship to the first frequency, which corresponds to a non-integer multiple of the second frequency, characterized in that that a signal generator (12) is provided which emits the second signal occurring at the second frequency (fp) and the frequency of which can be changed at least within a limited range by activation at a control input (14), that a frequency divider (16) is provided, which picks up the second signal occurring at the second frequency (fp) and emits a signal occurring at a third frequency (f *), the frequency (f,) of which corresponds to an integral multiple of the second frequency (fo) that a comparator (18) is provided, which compares the phase of the first signal with the phase of the third signal ht and which emits an error signal when the first signal and the third signal are not in a prescribed phase relationship to one another, and that this error signal is fed to the control input (14) of the signal generator (12) in such a way that the value of the second frequency (fo ) changes in such a direction that an exact phase relationship is established between the third signal and the first signal and thus a defined time relationship between the second signal and the first signal.

System according to Claim 1, characterized in that the frequency-adjustable signal generator (12) is a frequency generator which generates a signal occurring at a fourth frequency (f ^), the frequency (f ^) of which is an integral multiple of the second frequency (f ₂ ), and contains an additional frequency divider (19) which emits the second signal after receiving the fourth signal.

009841/1021009841/1021

3. System according to claim 2, characterized in that the fourth signal divided by an integer N for time division of the second signal is used.

-A. System according to claim 3 »~ characterized in that" a Gate device (106) is provided, which by control with the aid of output signals of the further Frequency divider (19) the time division of the second signal causes.

5. System according to one of claims 1 to 4-, characterized in that the third frequency (f *) has a value which is equal to the greatest common divisor of the first frequency (f ^) and the second frequency (f ₂ ).

6. System according to one of claims 1 to 5, characterized in that that the comparator (18) which compares the phase of the first signal with the phase of the third signal, a Sampling circuit contains which a certain part of the wave train of the first signal at the time of occurrence a certain part of the wave train of the third signal is sampled.

7. System according to one of claims 1 to 6, characterized in that that the first signal is emitted by a crystal oscillator (10).

8. System according to one of claims 1 to 7 »characterized in that that the frequency-adjustable signal generator (12) contains a crystal oscillator.

9. System according to one of claims 1 to 8, characterized in that that the frequency-controllable signal generator (12) contains a voltage-controlled oscillator (12 ·) . I.

009 8 A1/102 1009 8 A1 / 102 1

COPYCOPY

L e e r s e i t eL e r s e i t e

COPY