DE2758478C3

DE2758478C3 - Automatic frequency control circuit

Info

Publication number: DE2758478C3
Application number: DE2758478A
Authority: DE
Inventors: Masato Kumagaya Saitama Tanabe
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1976-12-28
Filing date: 1977-12-28
Publication date: 1981-10-29
Also published as: DE2758478A1; GB1556841A; MY8100179A; DE2758478B2; US4155049A

Description

Im folgenden sind bevorzugte Ausführungsformen der Erfindung anhand der Zeichnung näher erläutert. Es zeigtThe following are preferred embodiments the invention explained in more detail with reference to the drawing. It shows

F i g. 1 ein Blockschaltbild einer Horizontalsynchronisierausgangsschajtung mit einer AFC-Schaltung mit Merkmalen nach der Erfindung,F i g. 1 is a block diagram of a horizontal synchronization output switch with an AFC circuit with features according to the invention,

Fig.2 ein Schaltbild einer speziellen Ausführungsform der AFC-Schaltung gemäß der Erfindung, 2 is a circuit diagram of a special embodiment of the AFC circuit according to the invention,

Fig.3A, 3B und 3C Wellenformdiagramme zur Veranschaulichung der Arbeitsweise der AFC-Schaitung nach F i g. 2,3A, 3B and 3C are waveform diagrams for Illustration of the operation of the AFC circuit according to FIG. 2,

Fig.4 ein Schaltbild für ein Beispiel einer Störaustastschaltung bei der Ausführungsform gemäß 1,4 shows a circuit diagram for an example of a noise blanking circuit in the embodiment according to FIG. 1,

F i g. 5 und 6 Wellenformdiagramme zur Veranschaulichung der Arbeitsweise der Schaltung gemäß F i g. 4. 1⁷SF i g. 5 and 6 are waveform diagrams illustrating the operation of the circuit according to FIG. 4. 1 ⁷ p

Gemäß F i g. i wird ein Horizontalsynchronisiersignal, das in einer nicht dargestellten Synchronisiersignal-Trennschaltung vom empfangenen Fernsehsignal abgetrennt worden ist, an eine Störaustastschaltung 11 angelegt, in welcher unerwünschte Stöi komponenten beseitigt werden. Das resultierende, nunmehr von unerwünschten Störkomponenten freie Horizontalsynchronisiersignal wird dann als Bezugssignal einer automatischen Frequenzregelschaltung (AFC-Schaltung) 12 eingegeben. Der AFC-Schaltung 12 wird 2i außerdem ein Horizontalausgangssignal (Η-Impuls, z. B. Rücklaufimpuls) als Vergleichssignal eingegeben, und die Phasen beider Eingangssignale werden in dieser Schaltung ve/glichen. Die AFC-Schaltung 12 liefert eine dem Phasenunterschied, als Resultat des Phasenver- J<> gleichs geliefert, proportionale Ausgangsgleichspannung an eine Steuerspannungs-Eingangsklemme eines spannungsgesteuerten Oszillators (VCO) 13. Der Oszillator 13 liefert einen Ausgangsimpuls mit einer Frequenz entsprechend der Größe dieser Steuerspan- r> nung. Dieser Ausgangsimpuls wird erforderlichenfalls durch ein Flip-Flop FF einer Frequenzteilung auf die Hälfte der Frequenz unterworfen, bevor er einer Horizontal-Treiberschaltung 15 zugeführt wird, die eine Horizontalausgangsschaltung zur Erzeugung eines ■»<) Rücklaufsignals sehr hoher Spannung ansteuert. Wenn diese Hochspannung außerordentlich hoch wird, können Nachteile, wie die Entstehung von Röntgenstrahlen an der Kathodenstrahlröhre, auftreten, weshalb eine Schutzschaltung zur Verhinderung des Eintretens eines 4^r _; solchen Zustands vorgesehen ist.According to FIG. A horizontal synchronization signal, which has been separated from the received television signal in a synchronization signal separation circuit (not shown), is applied to a noise blanking circuit 11, in which undesired noise components are eliminated. The resulting horizontal synchronization signal, which is now free of undesired interference components, is then input to an automatic frequency control circuit (AFC circuit) 12 as a reference signal. The AFC circuit 12 is also inputted a horizontal output signal (Η pulse, e.g. return pulse) as a comparison signal, and the phases of both input signals are compared in this circuit. The AFC circuit 12 supplies a DC output voltage proportional to the phase difference, supplied as a result of the phase comparison, to a control voltage input terminal of a voltage controlled oscillator (VCO) 13. The oscillator 13 supplies an output pulse with a frequency corresponding to the size of this control chip - r> tion. If necessary, this output pulse is subjected to frequency division by half the frequency by a flip-flop FF before it is fed to a horizontal driver circuit 15 which controls a horizontal output circuit for generating a return signal of very high voltage. If this high voltage becomes excessively high, disadvantages such as the generation of X-rays on the cathode ray tube may occur, so a protective circuit for preventing the occurrence of a 4 ^r _; such a condition is provided.

Erfindungsgemäß wird insbesondere die Zahl der Klemmenstifte der AFC-Schaltung 12 so verkleinert, daß die Fertigung der gesamten Horizontalsynchronisierschaltung gemäß F i g. 1 als integrierter Halbleiter- ί< > schaltkreis möglich wird.According to the invention, in particular, the number of terminal pins of the AFC circuit 12 is reduced so that that the production of the entire horizontal synchronization circuit according to FIG. 1 as an integrated semiconductor ί < > circuit becomes possible.

Im folgenden ist der spezielle Schaltungsaufbau der AFC-Schaltung 12 bei der Ausführungsform gemäß Fig. 1 anhand von Fig.2 näher erläutert. Gemäß F i g. 2 ist eine Synchronisiersignal-Eingangsklemme 21 der AFC-Schaltung 12 an die Basis eines npn-Transistors 22 angeschlossen, dessen Emitter an einen Bezugsspannungspunkt, d. h. an Masse, angeschlossen ist, während sein Kollektor mit der Kathode einer ersten Diode 23 verbunden ist, deren Anode über Widerstände t>o 24 und 25 mit einer Klemme bzw. einem Anschluß 26 einer Spannungsversorgung Vcc verbunden ist Der Kollektor des Transistors 22 ist außerdem mit der Anode einer zweiten Diode 27 verbunden, deren Kathode an die Basis eines npn-Transistors 28 angeschlossen ist. Der Kollektor des Transistors 28 iu mit dem Emitter eines weiteren npn-Transistors 29 verbunden, dessen Kollektor an der Verzweigung bzw. am Verbindungspunkt zwischen den Widerständen 24 und 25 liegt. Die Basis des Transistors 29 ist mit der Kathode einer dritten Diode 30 verbunden, deren Anode wiederum mit der Verzweigung zwischen dem Widerstand 24 und der ersten Diode 23 verbunden ist. Die Verzweigung zwischen dem Kollektor des Transistors 28 und dem Emitter des Transistors 29 ist über einen Widerstand31 an eine Vergieichssignal-Eingangsklemme 32 einer integrierenden bzw. integrierten Schaltung 33 angeschaltet. Der Emitter des Transistors 28 ist mit einer eine Bezugsspannung liefernden Schaltung 34 verbunden. Letztere weist einen npn-Transistor36 auf dessen Kollektor über einen Widerstand 35 an die vorher erwähnte Stromversorgungsklemme 26 angeschlossen ist. Der Emitter des Transistors 36 ist mit dem Emitter des Transistors 28 und außerdem mit dem Kollektor eines npn-Transistors 37 verbunden, dessen Emitter unmittelbar an Masse liegt und dessen Basis über einen Widerstand 38 mit Masse verbunden ist. Zwischen dem Widerstand 38 und dem Kollektor des Transistors 36 ist eine Zenerdiode 39 eingeschaltet. Die Basis des Transistors 36 ist mit der Verzweigung zwischen Widerständen 40 und 41 verbunden, die zwischen der Stromversorgungsklemme 26 und Masse in Reihe geschaltet sind. Die Bezugsspannung-Generatorschaltung 34 und die eben genannte Schaltung sind im selben integrierten Schaltkreis mit einer Vergleichssignal-Eingangsklemme 32 zusammengefaßt. Diese Klemme 32 ist über eine Reihenschaltung aus einem Kondensator 42 und einem Widerstand 43 an eine Klemme 44 angeschlossen, an die ein Horizontalsignalimpuls (d. h. Rücklaufsignalimpuls) angelegt wird. Die Vergleichssignal-Eingangsklemme 32 ist über einen Kondensator 45 an Masse angelegt und außerdem über eine Glättungsschaltung 50 aus einem Widerstand 46, einem Kondensator 47, einem Widerstand 48 und einem Kondensator 49 sowie über einen Widerstand 51 an eine Klemme 52 angeschlossen, von welcher aus eine Steuerspannung einer spannungsgesteuerten Oszillatorschaltung 13 zugeführt wird. Die AFC-Schaltung 12 besitzt den vorstehend beschriebenen Aufbau.The special circuit structure of the AFC circuit 12 in the embodiment according to FIG. 1 is explained in more detail below with reference to FIG. According to FIG. 2, a synchronization signal input terminal 21 of the AFC circuit 12 is connected to the base of an npn transistor 22, the emitter of which is connected to a reference voltage point, ie to ground, while its collector is connected to the cathode of a first diode 23, the anode of which via resistors t> o 24 and 25 to a terminal or a terminal 26 of a voltage supply Vcc is connected, the collector of transistor 22 is also connected to the anode of a second diode 27 whose cathode is connected to the base of an npn transistor 28th The collector of the transistor 28 iu is connected to the emitter of a further npn transistor 29, the collector of which is at the junction or at the connection point between the resistors 24 and 25. The base of the transistor 29 is connected to the cathode of a third diode 30, the anode of which is in turn connected to the junction between the resistor 24 and the first diode 23. The junction between the collector of the transistor 28 and the emitter of the transistor 29 is connected to a comparison signal input terminal 32 of an integrating or integrated circuit 33 via a resistor 31. The emitter of the transistor 28 is connected to a circuit 34 which supplies a reference voltage. The latter has an npn transistor 36 on the collector of which is connected to the aforementioned power supply terminal 26 via a resistor 35. The emitter of transistor 36 is connected to the emitter of transistor 28 and also to the collector of an npn transistor 37, the emitter of which is directly connected to ground and whose base is connected to ground via a resistor 38. A Zener diode 39 is connected between the resistor 38 and the collector of the transistor 36. The base of transistor 36 is connected to the branch between resistors 40 and 41 which are connected in series between power supply terminal 26 and ground. The reference voltage generator circuit 34 and the circuit just mentioned are combined in the same integrated circuit with a comparison signal input terminal 32. This terminal 32 is connected via a series circuit of a capacitor 42 and a resistor 43 to a terminal 44 to which a horizontal signal pulse (ie return signal pulse) is applied. The comparison signal input terminal 32 is connected to ground via a capacitor 45 and also connected via a smoothing circuit 50 composed of a resistor 46, a capacitor 47, a resistor 48 and a capacitor 49 and via a resistor 51 to a terminal 52, from which a Control voltage of a voltage controlled oscillator circuit 13 is supplied. The AFC circuit 12 has the structure described above.

Im folgenden ist die A.rbeitsweise der vorstehend beschriebenen AFC-Schaltung erläutert. Wenn an der Synchronisiersignal-Eingangsklemme 21 ein Synchronisiersignal negativer Polarität auftritt, wird der Transistor 22 gesperrt, so daß die Transistoren 28 und 29 mit einem durch die Widerstände 24 und 25 bestimmten Vorspannstrom getriggert bzw. angestoßen werden. Dabei fließt der durch die Spannungsversorgung Vcc und die Widerstände 24 und 25 bestimmte Kollektorstrom über die Transistoren 28 und 29. Die Kollektorspannung Vc28 bestimmt sich dabei durch die GleichungThe operation of the AFC circuit described above is explained below. If a synchronization signal of negative polarity occurs at the synchronization signal input terminal 21, the transistor 22 is blocked, so that the transistors 28 and 29 are triggered or triggered with a bias current determined by the resistors 24 and 25. The collector current determined by the voltage supply Vcc and the resistors 24 and 25 flows through the transistors 28 and 29. The collector voltage Vc28 is determined by the equation

* V * V

_cyicyi

V_HE V _HE

(D(D

worin V_c die Kollektorspannung über die einzelnen Transistoren bedeutet und die tiefgestellten Zahlen den Bezuesziffem der einzelnen Transistoren entsprechen.where V _{c means} the collector voltage across the individual transistors and the subscripts correspond to the reference numbers of the individual transistors.

Weiterhin bedeuten V_BE die Basis-Emitter-Spannung über die Transistoren und V_D die Spannung über die Dioden.Furthermore, V _{BE denotes} the base-emitter voltage across the transistors and V _{D denotes} the voltage across the diodes.

In Gleichung (1) gilt für den Fall des integrierten Halbleiterschaltkreises Vbi-~ Va Infolgedessen giltIn equation (1), in the case of the semiconductor integrated circuit, Vbi- ~ Va. As a result, applies

(2)(2)

worin Rm und Ra\ die Widerstandswerte eines Widerstands 40 bzw. eines Widerstands 41 bedeuten.where Rm and Ra \ mean the resistance values of a resistor 40 and a resistor 41, respectively.

In der Synchronisiersignalperiode wird somit eine konstante Spannung Wm= V»(die an der Verzweigung zwischen den Widerständen 40 und 41 erzeugt wird) erhalten, wobei diese Spannung über den Widerstand 31 an die Klemme 32 angelegt wird. In der Synchronisiersignalperiode wird somit ein Kondensator 42 aufgeladen, wenn die Klemmenspannung über dem Kondensator 45 niedrig ist, während dieser Kondensator entladen wird, wenn die Klemmenspannung über dem Kondensator 45 hoch ist, so daß die Klemmenspannung am Kondensator 45 während öer Synchronisiersignalperiode auf einen konstanten Spannungswert Vb gehalten wird. In anderen Fällen als während der Synchronisiersignalperiode ist der Transistor 22 durchgeschaltet, und die Transistoren 28 und 29 befinden sich im Sperrzustand, so daß eine hohe Impedanz gegenüber der Klemme 32 besteht. Da andererseits ein Rücklaufsignalimpuls an die Klemme 44 angelegt wird, wird durch die integrierende Schaltung aus dem Widerstand 43 sowie den Kondensatoren 42 und 45 eine Sägezahnwellen-Spannung über dem Kondensator 45 erzeugt. Die Spannung wird daher auf Vg gehalten, wobei die Sägezahnwellen-Spannung mit der Phase des Synchronisiersignals koindiziert. Wenn das Synchronisiersignal und der Horizontalsignalimpuls in Phase miteinander liegen, nimmt daher die Spannung Vg gemäß F i g. 3A die regelmäßige Mittenposition in der Wellenform des Ausgangssignals der Klemme 32 ein. Wenn die Phase des Horizontalsignalimpulses gegenüber dem Synchronisiersignal voreilt, ergibt sich die Beziehung gemäß F i g. 3B, während bei nacheilender Phase die Beziehung gemäß F i g. 3C erhalten wird. Wenn der Horizontalsignalimpuls vom Synchronisiersignal abweicht, verändert sich die Durchschnitts- bzw. Mittelwertspannung der Sägezahnwelle, wobei die Steuergleichspannung auf die in den F i g. 3A und 3C durch die gestrichelten Linien angedeutete Weise durch eine Glättungsschaltung 50 geglättet wird. Durch Anlegung dieser Steuerspannung an den Horizontaloszillatorkreis 13 wird dessen Schwingfrequenz so gesteuert, daß jederzeit ein Horizontalsignalimpuls mit gegenüber dem Synchronisiersignal richtiger Phase erhalten werden kann.A constant voltage Wm = V »(which is generated at the junction between resistors 40 and 41 ) is thus obtained in the synchronizing signal period, this voltage being applied to terminal 32 via resistor 31. In the synchronizing signal period a capacitor 42 is thus charged when the terminal voltage across the capacitor 45 is low, while this capacitor is discharged when the terminal voltage across the capacitor 45 is high, so that the terminal voltage across the capacitor 45 during the synchronizing signal period at a constant voltage value Vb is held. In other cases than during the synchronization signal period, transistor 22 is on and transistors 28 and 29 are in the off state, so that there is a high impedance to terminal 32 . On the other hand, since a return signal pulse is applied to the terminal 44 , a sawtooth wave voltage is generated across the capacitor 45 by the integrating circuit comprising the resistor 43 and the capacitors 42 and 45. The voltage is therefore held at Vg with the sawtooth wave voltage co-indexing with the phase of the sync signal. Therefore, when the synchronizing signal and the horizontal signal pulse are in phase with each other, the voltage Vg increases as shown in FIG. 3A shows the regular center position in the waveform of the output signal from terminal 32. If the phase of the horizontal signal pulse leads the synchronizing signal, the relationship shown in FIG. 3B, while with a lagging phase the relationship according to FIG. 3C is obtained. If the horizontal signal pulse deviates from the synchronization signal, the average or mean value voltage of the sawtooth wave changes, with the DC control voltage being reduced to that shown in FIGS. 3A and 3C is smoothed by a smoothing circuit 50, indicated by the dashed lines. By applying this control voltage to the horizontal oscillator circuit 13, its oscillation frequency is controlled so that a horizontal signal pulse with the correct phase with respect to the synchronizing signal can be obtained at any time.

Ersichtlicherweise dient der Kondensator 45 sowohl als Kondensator für die integrierende Schaltung 33 als auch als Ausgangskondensator der Phasendetektorschaltung, wobei das Aufladen und Entladen dieses Kondensators gesteuert wird, um die Durchschnittsspannung der Sägezahnwelle zur Umwandlung derselben in eine Gleichspannung zu regeln und dabei die Schwingfrequenz zu steuern. Bei dieser Anordnung kann die das Sägezahnweilensigna! empfangende Vergleichssignal-Eingangsklemme auch als Ausgangsklemme der AFC-Schaltung 12 benutzt werden, so daß die Ausbildung als integrierter Halbleiterschaltkreis die Zahl der Klemmen- bzw. Anschlußstifte gegenüber der bisherigen Konstruktion von rVei auf zwei Klemmenstifte verringert werden kann. Diese Tatsache ist im Hinblick auf die Fertigung von integrierten Halbleiterschaltkreisen sehr vorteilhaft.It can be seen that the capacitor 45 serves both as a capacitor for the integrating circuit 33 and as an output capacitor of the phase detector circuit, the charging and discharging of this capacitor being controlled in order to regulate the average voltage of the sawtooth wave for converting the same into a DC voltage and thereby controlling the oscillation frequency. With this arrangement, the sawtooth wave signa! The receiving comparison signal input terminal can also be used as the output terminal of the AFC circuit 12 , so that the design as an integrated semiconductor circuit, the number of terminal or connecting pins compared to the previous design of rVei can be reduced to two terminal pins. This fact is very advantageous with regard to the production of integrated semiconductor circuits.

Das an der Eingangsklemme 21 der AFC-Schaltung 12 gemäß F i g. 2 auftretende Horizontalsynchronisiersignal wird über die Störaustastschaltung 11 gemäß Fig. 1 angelegt. Diese Schaltung 11 ist im folgenden anhand der Fig.4 bis 6 im einzelnen beschrieben. Gemäß F i g. 4 wird ein ein Videosignal und ein Synchronisiersignal enthaltendes Fernseh-Mischsignal an eine Eingangsklemme 110 angelegt. Dieses Fernseh-Mischsignal wird einer Synchromsiersignal-Trennungs/ Zeitkonstantenschaltung 111 zur Abtrennung des Synchronisiersignals zugeführt, das dann der Basis eines npn-Transistors 112 zugeliefert wird. Auf diese Weise wird allein das Synchronisiersignal vom Mischsignal abgetrennt, wobei das abgetrennte Synchronisiersignal mit negativer Polarität gemäß F i g. 5 an der Kollektorseite des Transistors 112 auftritt. Wenn eine Störkomponente b im Synchronisiersignal a enthalten ist, tritt dieses Störsignal b an der Kollektorseite des Transistors 112 auf. Der Emitter des Transistors 112 ist mit einem Bezugsspannungspunkt, d. h. bei der dargestellten Ausführungsform mit Masse, verbunden, während dieser Kollektor über eine Reihenschaltung aus Vorspanndioden 113 und 114 und einem Widerstand 115 an eine Stromversorgungsklemme 116 angeschlossen ist, an welcher die Stromversorgungsspannung Vier anliegt. Der Widerstand 115 ist mit seinen beiden Enden an den Kollektor bzw. die Basis-Elektrode eines npn-Transistors 118 eines Stromspiegelverstärkers 117 angeschlossen, wobei der Emitter des Transistors 118 über eine Reihenschaltung aus einem Widerstand 119, einer Diode 120 und einem Widerstand 121 an Masse liegt. Die Verbindung bzw. die Verzweigung zwischen dem Widerstand 119 und der Diode 120 ist mit der Basis eines den Verstärker 117 bildenden npn-Transistors 122 verbunden, dessen Emitter über einen Widerstand 123 an Masse liegt und dessen Kollektor über einen Widerstand 124 an die Stromversorgungsklemme 116 angeschlossen ist. Das am Kollektor des Transistors 112 auftretende Synchronisiersignal gemäß Fig.5 wird daher einer Polaritätsumkehrung durch den Stromspiegelverstärker 117 unterworfen, wobei die am Widerstand 115 auftretende Signalkomponente aufgrund einer einfachen Polaritätsumkehrung über den Widerstand 124 hinweg auftritt. Die Verbindung oder Verzweigung zwischen dem Widerstand 124 und dem Kollektor des Transistors 122 ist mit der Basis eines einen Pufferverstärker 125 bildenden npn-TransistorsThe at the input terminal 21 of the AFC circuit 12 according to FIG. 2 occurring horizontal synchronization signal is applied via the noise blanking circuit 11 according to FIG. This circuit 11 is described in detail below with reference to FIGS. According to FIG. 4, a television mixed signal containing a video signal and a synchronizing signal is applied to an input terminal 110 . This mixed television signal is fed to a synchromesh signal separating / time constant circuit 111 for separating the synchronizing signal, which is then fed to the base of an npn transistor 112 . In this way, only the synchronization signal is separated from the mixed signal, the separated synchronization signal having negative polarity according to FIG. 5 occurs on the collector side of transistor 112 . When a noise component contained in the synchronizing signal b a, b occurs by this interfering signal on to the collector side of the transistor 112th The emitter of transistor 112 is connected to a reference voltage point, ie in the illustrated embodiment to ground, while this collector is connected via a series circuit of bias diodes 113 and 114 and a resistor 115 to a power supply terminal 116 , to which the power supply voltage four is applied. The resistor 115 is connected with its two ends to the collector or the base electrode of an npn transistor 118 of a current mirror amplifier 117 , the emitter of the transistor 118 being connected to ground via a series connection of a resistor 119, a diode 120 and a resistor 121 lies. The connection or branch between the resistor 119 and the diode 120 is connected to the base of an npn transistor 122 forming the amplifier 117 , the emitter of which is connected to ground via a resistor 123 and the collector of which is connected to the power supply terminal 116 via a resistor 124 is. The synchronization signal appearing at the collector of the transistor 112 according to FIG. 5 is therefore subjected to a polarity reversal by the current mirror amplifier 117 , the signal component appearing at the resistor 115 occurring across the resistor 124 due to a simple polarity reversal. The connection or branch between the resistor 124 and the collector of the transistor 122 is to the base of an npn transistor forming a buffer amplifier 125

126 verbunden, dessen Kollektor über einen Widerstand126 connected, the collector of which via a resistor

127 mit der Stromversorgungsklemme 116 verbunden ist. Der Emitter des Transistors 126 ist mit der Basis eines weiteren npn-Transistors 128 verbunden, der ebenfalls einen Teil des Verstärkers 125 bildet und dessen Kollektor über einen Widerstand 129 an die Stromversorgungsklemme 116 angeschlossen ist. Zwischen Basis und Emitter des Transistors 128 ist ein Widerstand 130 eingeschaltet, wobei die Verzweigung zwischen dem Widerstand 130 und diesem Emitter an eine Ausgangsklemme 131 angeschaltet ist Das am Widerstand 124 erzeugte Synchronisiersignal wird daher durch den Pufferverstärker 125 verstärkt bevor es von der Ausgangsklemme 131 abgenommen wird, die dabei mit einer nachgeschalteten, nicht dargestellten Vertikal-Oszillatorschaltung oder Stoßtorschaltung verbunden ist Das vom Transistor 112 abgetrennte und an seinem Kollektor auftretendes Synchronisiersignal wird über einen Widerstand 132 zur Basis eines Quer-pnp-Transistors 133 geliefert dessen Kollektor an Masse liegt und dessen Emitter über einen Widerstand 134 mit 127 is connected to the power supply terminal 116 . The emitter of transistor 126 is connected to the base of a further npn transistor 128 , which also forms part of amplifier 125 and whose collector is connected to power supply terminal 116 via a resistor 129 . Between the base and emitter of the transistor 128, a resistor 130 is turned on, wherein the junction between the resistor 130 and this emitter is connected to an output terminal 131. The synchronizing signal generated at the resistor 124 is therefore amplified by the buffer amplifier 125 before it is detached from the output terminal 131 , which is connected to a downstream vertical oscillator circuit or shock gate circuit (not shown). The synchronization signal separated from transistor 112 and occurring at its collector is supplied via a resistor 132 to the base of a transverse pnp transistor 133 whose collector is connected to ground and its emitter through a resistor 134 with

einer Stroniversorgungsklcmme 135 verbunden ist. Obgleich die Slromvcrsorgungsklcmmc 135 von der vorher erwähnten Stromversorgungsklcmnic 116 getrennt dargestellt ist, werden diese Klemmen in der Praxis durch eine einzige Klemme gebildet. Der Fmitter des Transistors 133 ist weiterhin über eine Reihenschaltung aus Dioden 136 und 137, deren Anoden zur Fmittcrseite gerichtet sind, mil Masse verbunden. Die Verzweigung zwischen den Dioden 136 und 137 ist mit der Anode einer Diode 139 verbunden, deren Kathode an den Kollektor eines npn-Transistors 140 angeschlossen ist. Die Basis des Transistors 140 ist an die Verbindung bzw. an die Verzweigung zwischen der Diode 137 und dem Widerstand 138 angeschlossen, während sein F.mittcr an Masse lieg!. Der Kollektor dieses Transistors ist über einen Lastkrcis 141 (z. B. einen Schalterkreis für die automatische Frequenzregelung) mit der Slromversorgungsklcmmc 135 verbunden. Der Transistor 133 und die Diode 136 bilden bei der dargestellten Ausführungsform eine Störbegrenzer schaltung 142, während die Dioden 137 und 139 sowie der Transistor 140 einen nichtsattigenden Verstärker 143 bilden. Der Quer-pnp-Transistor 133 unterdrückt (bzw. begrenzt) Störkomponcnicn unter Ausnutzung des I Jmstands, daß seine Übertragungseigenschaften mangelhaft sind, so daß seine Fähigkeit für das Durchlassen der Störkomponenten ungenügend ist und Hochfrequcnzanteile, wie Störsignale, schwierig durch diesen Transistor hindurchgclangen können. Weiterhin ist die Äquivalentkapazilät des Transistors 133 zwischen Basis und Masse vorgesehen, wobei eine integrierende Wirkung durch den Widerstand des Widerstands 132 und diese Kapazität zur Unterdrückung von Störkomponenten geboten wird. Die Diode 136 ist zur Pegeleinstellung vorgesehen. Der Transistor 133 wird nur dann gctriggert, wenn das Kollcktorpotential des Transistors 112 unter 2Vm liegt (mit K;₍/ = Basis-Fjnittcr-Spannung über den Transistor). Kleine, unter dem Pegel 2 Vm liegende Störsignale werden daher auf die in F i g. 5 gezeigte Weise bescitigl bzw. unterdrückt. Obgleich über dem Pegel 2 Vm liegende Störkomponenten den Transistor 133 durchlaufen und zur Basis des Transistors 140 des nichtsattigenden Verstärkers 143 übertragen werden, wird dieser Transistor 140 bei zu seiner Basis übertragenen Störkomponenten zum Sperren gebracht. Selbst wenn die Kollcktorspannung während einer kurzen .Zeitspanne ansteigt, wird daher der Transistor 140 ohne wesentliche Verzögerung gegenüber dieser Störkomponente gemäß F ig. 6 getriggeri, so daß in der Praxis keine Probleme auftreten. Selbst wenn gemäß Fig. 5 die Hntstchung einer Störkomponente in einem schwachen elektrischen Feld an der Kolleklorscitc des Transistors 112 stattfindet, wird aus den oben genannten Gründen deshalb, weil das dem Lastkrcis zugeführte Signal nur auf schmale Fndabschnille über dem Pegel 2 Vm in der Slörkomponente begrenzl wird, das Störsignal praktisch unterdrückt, so daß es keinen wesentlichen IliniluB iiiif die Arbeitsweise des Schalterkreiscs für die automatische Frequenzregelung hat.a power supply terminal 135 is connected. Although the power supply terminal 135 is shown separate from the aforementioned power supply terminal 116, in practice these terminals are formed by a single terminal. The transmitter of transistor 133 is also connected to ground via a series circuit of diodes 136 and 137, the anodes of which are directed towards the transmitter side. The junction between diodes 136 and 137 is connected to the anode of a diode 139, the cathode of which is connected to the collector of an npn transistor 140. The base of the transistor 140 is connected to the connection or to the junction between the diode 137 and the resistor 138, while its F.mittcr is connected to ground !. The collector of this transistor is connected to the power supply terminal 135 via a load circuit 141 (e.g. a switching circuit for the automatic frequency control). In the embodiment shown, the transistor 133 and the diode 136 form an interference limiter circuit 142, while the diodes 137 and 139 and the transistor 140 form a non-saturated amplifier 143. The transverse pnp transistor 133 suppresses (or limits) spurious components by taking advantage of the fact that its transmission properties are poor, so that its ability to pass the spurious components is insufficient and high frequency components such as spurious signals are difficult to pass through this transistor. Furthermore, the equivalent capacitance of the transistor 133 is provided between the base and ground, an integrating effect being offered by the resistance of the resistor 132 and this capacitance for suppressing interfering components. The diode 136 is provided for level adjustment. The transistor 133 is only triggered when the collector potential of the transistor 112 is below 2Vm (with K; ₍ / = base-Fjnittcr voltage across the transistor). Small interference signals lying below the level 2 Vm are therefore on the in F i In the manner shown in Fig. 5, although noise components above the 2 Vm level pass through transistor 133 and are transmitted to the base of transistor 140 of non-saturated amplifier 143, this transistor 140 is blocked when noise components are transmitted to its base If the collector voltage rises for a short period of time, the transistor 140 is therefore triggered without any significant delay in relation to this interference component as shown in FIG electric field takes place at the Kolleklorscitc of the transistor 112 is de for the reasons mentioned above Because the signal fed to the load circuit is only limited to narrow Fndabschnille above the level 2 Vm in the noise component, the interference signal is practically suppressed, so that it has no significant impact on the operation of the switch circuit for the automatic frequency control.

Der erwähnte pnp-Transistor 133 kann im integrierten Halbleilcrschaltkreis durch eine Diode ersetzt werden. Obgleich in diesem Fall eine Pegcleinsteilung möglich ist, kann die Inlcgrationswirkung in Verbindung mit dem Widerstand 132 kaum erwartet werden, da hierbei die Kapazität klein ist.The aforementioned pnp transistor 133 can be replaced by a diode in the integrated semiconductor circuit will. Although level adjustment is possible in this case, the integration effect may be related with the resistor 132 can hardly be expected, since the capacitance is small here.

Hierzu 3 HliiltIn this regard, 3 help

Claims

Patent claims:

1. Automatic frequency control circuit, with an integrating circuit for integrating a Horizontal pulse voltage such as B. a return pulse, with a storage capacity determined by a voltage supplied from the integrating circuit is loaded, with a switching circuit to regulate the charges of the storage capacity in Dependence on a horizontal synchronization signal, with a smoothing circuit for smoothing the voltage stored in the storage capacity and for the transmission of the smoothed voltage to an input of a voltage controlled oscillator, and to a coupling device for Coupling of the output variable of the voltage-controlled oscillator to an input of the integrating circuit, characterized in that the switching circuit has a first and a second Switching transistor (28,29), the emitter-collector paths of which are in series and between a Power supply source (26) and a reference voltage source (34) are switched on that one Means is provided to apply the horizontal synchronization signal to the base terminals of the switching transistors (28, 29) to couple, whereby they get into the conductive state at the same time, and that a connection of the storage capacity (42) with a connection point of the series Switching transistors (28,29) is connected.

2. A circuit according to claim 1, characterized in that the synchronization signal can be applied to the base electrodes of the switching transistors (28, 29) via a noise blanking circuit (11). 3 ^r >

4040

The invention relates to an automatic frequency circuit with an integrating circuit for integrating a horizontal pulse voltage such as B. a return pulse, with a storage capacity by a is charged by the integrating circuit supplied with a switching circuit to regulate the voltage Charges the storage capacity as a function of a horizontal synchronizing signal, with a smoothing circuit to smooth the voltage stored in the storage capacity and to transfer the smoothed voltage to an input of a voltage controlled oscillator and to a coupling device for coupling the output of the voltage controlled oscillator to an input of the Integrating circuit.

An automatic frequency control circuit or frequency control tracking device, hereinafter simply referred to as the AFC circuit, is used in the horizontal synchronization circuit of a television receiver catcher to synchronize the horizontal oscillation frequency with the horizontal synchronization signal im received television signal used. These AFC circuits can be roughly divided into circuits Divide the use of diodes and those using transistors integrated differential structure. The last-mentioned circuits are used in television receivers with integrated semiconductor circuits used In the manufacture of semiconductor integrated circuits, it is generally necessary to have the To reduce the number of terminal or connecting pins to the smallest possible number, which also applies to the AFC circuit applies The construction used so far has at least three terminals, namely one Synchronizing signal input terminal, a phase comparison signal input terminal and an output terminal, and this terminal number poses an obstacle to reducing the size of the semiconductor integrated circuit represent.

From DE-OS 17 62 322 a phase comparison circuit for the line deflection in a television receiver is known, on the one hand a comparison pulse obtained by integrating the line return pulse and on the other hand the received line sync pulse are supplied, and that on a storage capacitor supplies a control voltage for the line oscillator To simplify this known Phase comparison circuit and to increase the freedom from interference against interference pulses is used in this known phase comparison circuit the comparison pulse is connected to a storage capacitor, supplied via the collector-emitter path of a transistor grounded node, and it is the sum of the line synchronism and the line return pulse to the base of this transistor such amplitude and polarity are applied that the transistor can only be activated during the simultaneous occurrence of these two impulses is conductive. In other words, in this known circuit, the transistor becomes then blocked if interference pulses occur. The storage capacity is charged during the Synchronizing signal period made. A diode connected to the emitter of the transistor has a protective function, i.e. it does not form a reference voltage source. When the transistor is switched on, the Storage capacity is charged quickly, and the capacity is discharged via the positive pole of the Power supply source, an impedance, the storage capacity and an integrating circuit.

With this circuit structure, the discharge time constant is much greater than the charge time constant.

The object of the invention is to provide an automatic frequency control circuit of the To improve the initially defined type so that while reducing the number of pins Oscillator frequency as a function of the change in phase produces a horizontal pulse voltage very quickly can be regulated.

Based on the automatic frequency control circuit of the type defined above, this The object is achieved according to the invention in that the switching circuit has a first and a second switching transistor has, the emitter-collector paths of which are in series and connected between a power supply source and a reference voltage source are that means are provided to transmit the horizontal synchronizing signal to the base terminals to couple the switching transistors, whereby they get into the conductive state at the same time, and that a connection of the storage capacitance with a connection point of the switching transistors lying in series connected is.

In detail, the invention can experience an advantageous development that the synchronization signal can be applied to the base electrodes of the switching transistors via a noise blanking circuit.