Phasenvergleichsschaltung für die Zeilenablenkung in einem Fernsehempf
ärger Synchronisierschaltungen für die Zeilenablenkung im Fernsehempfänger enthalten
meist eine Phasenvergleichsstufe mit einer Gegentaktr wicklung und zwei Gleichrichterelementen.
Dieser Phasenvergleichsstufe werden im allgemeinen ein vom Zeilentrafo abgeleiteter,
eine schräge Vergleichsflanke während der Rücklaufzeit aufweisender Vergleichsimpuls
und der vom Videosignal abgetrennte Zeilensynchronimpuls zugeführt. Der Vergleichsimpuls
kann durch Differentiationaus dem Zeilenrücklaufimpuls gewonnen werden. Die dadurch
entstehende Vergleichsflanke während der Zeilenrücklaufzeit ist in unerwünschter
Weise in ihrer Form von der Belastung des Hochspannungstransfor-_ mators, d. h.
der Zeilenendstufe, abhängig, so daB horizontale Bildverschiebungen in Abhängigkeit
von der Bildhelligkeit auftreten kÖnnen. . Zur Vermeidung dieses Nachteile ist es
bekannt, den Vergleichsimpuls aus dem Zeilenrücklaufimpule durch Integration zu
gewinnen.Phase comparison circuit for the line deflection in a television receiver
annoying synchronization circuits for the line deflection contained in the television receiver
usually a phase comparison stage with a push-pull winding and two rectifier elements.
This phase comparison stage is generally a derived from the line transformer,
a comparison pulse exhibiting a sloping comparison edge during the retrace time
and the line sync pulse separated from the video signal is supplied. The comparison pulse
can be obtained by differentiation from the return line pulse. The thereby
resulting comparison edge during the line retrace time is undesirable
Way in their form of the load on the high-voltage transformer, i. H.
the line output stage, so that horizontal image shifts are dependent
the brightness of the image. . To avoid this drawback it is
known to the comparison pulse from the line return pulse by integration
to win.
Die dadurch entstehende Vergleichsflanke während der Rücklaufzeit
ist
von der Belastung der Zeilenendstufe weniger abhängig. Dieser Vergleichsimpuls hat
aber in unerwünschter Weise auch eine schräge Flanke während der Hinlaufzeit, die
zusammen mit Zeilensynchronimpulsen oder Störimpulsen eine unerwünschte Regelspannung
erzeugen kann, wenn diese in die Hinlaufzeit fallen. Zur Vermeidung dieses Nachteils
ist es bekannt (Deutsche Patentschrift 971 321), den zuletzt beschriebenen Vergleichsimpuls
und die Zeilensynchronimpulse zwei Gittern einer Mehrgitterröhre zuzuführen, die
als Phasenvergleichsstufe dient und an einem weiteren Gitter durch Zeilenrücklaufimpulse
nur während der Rücklaufzeit wirksam gesteuert ist. Durch die Zeilenrücklaufimpulse
wird erreicht, daB die Kurvenform des Vergleichsimpulses während der Hinlaufzeit
keinen Einfluß auf die Regelspannung ausüben kann. Diese Schaltung erfordert aber
einen verhältnismäßig großen schaltungstechnischen Aufwand, u. a. eine Spezialröhre
mit mehreren Gittern. Der Erfindung liegt die Aufgabe zugrunde, eine Schaltung der
letztgenannten Art zu schaffen, die sich durch einen einfachen Aufbau und eine hohe
Störfreiheit gegenüber Störimpulsen auszeichnet. Diese Aufgabe wird durch die im
Anspruch 1 gekennzeichnete Erfindung gelöst.The resulting comparison edge during the ramp-down time
is
less dependent on the load on the line end stage. This comparison pulse has
but undesirably also a sloping edge during the trace time, the
together with line sync pulses or interference pulses an undesired control voltage
can generate if these fall in the trace time. To avoid this disadvantage
it is known (German Patent 971 321), the last described comparison pulse
and to apply the line sync pulses to two grids of a multigrid tube which
serves as a phase comparison stage and on a further grid by line return pulses
is only effectively controlled during the ramp-down time. By the line retrace pulses
it is achieved that the curve shape of the comparison pulse during the trace time
cannot influence the control voltage. However, this circuit requires
a relatively large amount of circuit engineering, including a special tube
with several grids. The invention is based on the object of a circuit of
the latter type to create, which is characterized by a simple structure and a high
Distinct freedom from interference pulses. This task is carried out by the im
Claim 1 characterized invention solved.
Dadurch, daß der Transistor nur während des gleichzeitigen Auftretens
der beiden genannten Impulse leitend wird, können Störimpulse, die nur die Amplitude
des Zeileasynchronimpulses oder des Zeilenrücklaufimpulses haben, keine unerwünschte
Regelspannung erzeugen..
S 4u örimpul se :nährend der Hinlaufzeit
haben gar keinen Einf luß auf die Regelspannung. Die Scha-Itung bewirkt sowohl einen
Phasen- als auch einen Frequenzvergleich, weil die während des Rücklaufs gewonnene
Regelspannung bis zum nächsten Rücklauf gespeichert und nicht wie bei den üblichen
Sägezahnveröleichsschaltungen während des Hinlaufes verfälscht wird. Der über die
Dauer des Zeilensynchronimpulses anhaltende Bildsynchronimpuls, der die Zeilensynchronisierung
am Bildanfang bei üblichen Sägezahnvergleichsschaltungen stören kann, wird dadurch
eliminiert, daß der Schalter nur bei Koinzidenz von Zeilensynchronimpuls und Zeilenrücklaufimpuls
leitend ist. Die Erfindung wird in folgenden anhand der Zeichnung erläutert. Darin
zeigen Fig. 1 ein Ausführungsbeispiel der Erfindung und Fig. 2 Kurven zur Erläuterung
der Wirkungsweise der Schaltung nach Fig. 1. In Fig. 1 werden die vom Videosignal
abgetrennten Zeilensynchronimpulse 1 über eine Wicklung 2 des Zeilentransformators
und einen Kondensator 3 der Basis eines als Schalter dienenden Transistor 4 zugeführt,
dessen Basis über einen Widerstand 5 und dessen Emitter über eine Diode 6 -geerdet
ist. Eine weitere Wicklung 7 des Zeilentransformators ist über ein Integrierglied
8 und einen Speicherkondensator 9 mit einem Schaltungspunkt 10 verbunden, der mit
dem Kollektor des Transistors 4 und über ein Siebglied 11 mit einer Klemme 12 verbunden
ist, an der eine Regelspannung UR für die Regelung des Zeilenoszillators steht.
Die
Wirkungsweise wird anhand der Fig. 2 erläutert. Die kleinen Buchstaben in den Figuren
1 und 2 zeigen an, an welchen Punkten in Fig. 1 die Spannungen nach Fig.
2 stehen. Die Rücklaufimpulse 13 gemäß Fig. 2c von der Wicklung ? werden mit dem
Integrierglied 8 in einen Vergleichsimpuls 14 gemäß Fig. 2a umgewandelt, der während
der Rücklaufzeit R eine Vergleichsflanke 15 aufweist und zunächst ohne Gleichspannungskomponente
am Punkt 10 steht. An die Basis des Transistors 4 gelangt die Summe des Zeilensynchronimpulses
1 und des Rücklaufimpulses 13 gemäß Fig. 2d, die durch den Kondensator 3 und die
Klemmwirkung der Basis-Emitterdiode des Transistors 4 mit ihrer positiven Spitze
praktisch auf Erdpotential geklemmt wird. Während der Hinlaufzeit H entsteht dadurch
an der Basis des Transistors 4 eine stark negative Spannung, so daß der Transistor
4 während dieser Zeit gesperrt ist. Während der Rücklaufzeit R ist der Transistor
durch die Spannung gemäß Fig. 2d als Schalter durchlässig gesteuert und legt somit
den Punkt 10 während dieser Zeit auf Erdpotential. Dadurch bildet sich am Speicherkondensator
g 'nach mehreren Zeilen eine Gleichspannung aus. Diese ist davon abhängig, an welcher
Stelle der Vergleichsflanke 15 der Zeilensynchronimpuls 1 in der Spannung gemäß
Fig. 2d steht, d. h. abhängig von der Phasenlage. Wenn beispielsweise der
Zeilensynchronimpuls 1 am Ende der Rücklaufzeit R steht, wird der Vergleichsimpuls
14 in negativer Richtung verschoben, so daß sich am Punkt 10 eine Gleichspannungskomponente
ausbildet, die. durch die Glättung mit dem Siebglied 11 am Punkt 12 als negative
Regelspannung - UR erscheint und von der Phasenlage zwischen dem Vergleichsimpuls
14 und dem Zeilensynchronimpuls 1 abhängig ist. Zeilensynchronimpuls 1 unc Rücklaufimpuls
13 haben etwa je dieselbe Amplitude wie der Vergleichsimpuls Spitze-,
Spitze
(IOV). Dadurch wird erreicht, daß die Leitfähigkeit der Kollektor-Emitterstrecke
des Transistors 4 nur durch die Impulsform gemäß Fig. 2d und nicht in unerwünschter
Weise durch den Vergleichsimpuls 14 selbst gesteuert wird. Selbst wenn der Vergleichsimpuls
14 nur im positiven Gebiet liegt und somit einen Maximalwert von + 10 Volt erreicht,
bleibt der Transistor 4 während der Hinlaufzeit 11 gesperrt, weil die Basis
auf einer Spannung von - 20 Volt liegt. Auch ein Störimpuls 16, der die durch die
Abtrennstufe begrenzte Amplitude eines Zeilensynchronimpulses 1 oder eines Zeilenrücklaufimpulses
13 hat, oder ein Impuls 1 oder 13 allein können den Transistor 4 nicht leitend steuern,
weil diese Impulse nur bis zu einer Spannung von etwa - 10 Volt reichen und somit
die Basis-Kollektordiode und die Basis-Emitterdiode gesperrt bleiben. Die schräge
Flanke des Impulses 14 während der Hinlaufzeit H hat in erwünschter Weise gar keinen
Einfluß auf die Regelspannung, weil der Transistor 4 während dieser Zeit gesperrt
ist. Andererseits ist der Transistor 4 durch den Zeilensynchronimpuls 1 in Fig.
2d mit Sicherheit durchlässig gesteuert. Selbst wenn der Vergleichsimpuls 14 am
Punkt 10,und damit der Kollektor des Transistors 4 negativ ist, ist Punkt 10 geerdet,
weil durch die Spannung 1,13 gemäß Fig. 2d die Basis-Emitterdiode leitend ist, die
Basis auf Erdpotential liegt und damit Kollektor-Basisdiode durch die negative Kollektorspannung
leitend ist.Because the transistor only becomes conductive during the simultaneous occurrence of the two pulses mentioned, interference pulses that only have the amplitude of the line asynchronous pulse or the line retrace pulse cannot generate any undesired control voltage on the control voltage. The switching causes both a phase and a frequency comparison, because the control voltage obtained during the return is stored until the next return and is not falsified during the trace, as is the case with the usual sawtooth comparison circuits. The frame sync pulse lasting for the duration of the line sync pulse, which can disturb the line synchronization at the beginning of the frame in conventional sawtooth comparison circuits, is eliminated by the fact that the switch is only conductive when the line sync pulse and the return line pulse coincide. The invention is explained below with reference to the drawing. 1 shows an exemplary embodiment of the invention and FIG. 2 shows curves to explain the mode of operation of the circuit according to FIG. 1. In FIG Switch serving transistor 4 is supplied, the base of which is grounded via a resistor 5 and the emitter via a diode 6 -grounded. Another winding 7 of the flyback transformer is connected via an integrating element 8 and a storage capacitor 9 to a circuit point 10 which is connected to the collector of the transistor 4 and via a filter element 11 to a terminal 12 at which a control voltage UR for regulating the line oscillator stands. The mode of operation is explained with reference to FIG. The small letters in FIGS. 1 and 2 indicate at which points in FIG. 1 the voltages according to FIG. 2 are located. The return pulses 13 according to FIG. 2c from the winding? are converted with the integrating element 8 into a comparison pulse 14 according to FIG. 2a, which has a comparison edge 15 during the flyback time R and is initially at point 10 without a DC voltage component. At the base of the transistor 4, the sum of the line sync pulse 1 and the return pulse 13 as shown in FIG. During the delay time H, a strongly negative voltage arises at the base of the transistor 4, so that the transistor 4 is blocked during this time. During the flyback time R, the transistor is controlled to be permeable by the voltage according to FIG. 2d as a switch and thus sets point 10 to ground potential during this time. As a result, a DC voltage is formed on the storage capacitor g 'after several lines. This depends on the point at which the comparison edge 15 of the line sync pulse 1 is in the voltage according to FIG. 2d , that is, it depends on the phase position. If, for example, the line sync pulse 1 is at the end of the flyback time R, the comparison pulse 14 is shifted in the negative direction, so that a DC voltage component is formed at point 10, which. due to the smoothing with the filter element 11 at point 12 as a negative control voltage - UR appears and is dependent on the phase position between the comparison pulse 14 and the line sync pulse 1. Line sync pulse 1 and return pulse 13 each have approximately the same amplitude as the comparison pulse peak, peak (IOV). This ensures that the conductivity of the collector-emitter path of the transistor 4 is controlled only by the pulse shape according to FIG. 2d and not in an undesirable manner by the comparison pulse 14 itself. Even if the comparison pulse 14 is only in the positive region and thus reaches a maximum value of + 10 volts, the transistor 4 remains blocked during the trace time 11 because the base is at a voltage of -20 volts. Even an interference pulse 16, which has the amplitude of a line sync pulse 1 or a line return pulse 13, which is limited by the separation stage, or a pulse 1 or 13 alone cannot make transistor 4 conductive, because these pulses only reach a voltage of around -10 volts and thus the base-collector diode and the base-emitter diode remain blocked. The sloping edge of the pulse 14 during the trace time H desirably has no influence at all on the control voltage because the transistor 4 is blocked during this time. On the other hand, the transistor 4 is controlled to be permeable by the line sync pulse 1 in FIG. 2d. Even if the comparison pulse 14 at point 10, and thus the collector of transistor 4, is negative, point 10 is grounded because the base-emitter diode is conductive due to the voltage 1.13 according to FIG. 2d, the base is at ground potential and thus the collector -Base diode is conductive due to the negative collector voltage.
Die Diode 6 hat folgende Bedeutung: Während der Hinlaufzeit H liegt
an der Basis eine negative Spannung von - 20 Volt, wobei der-Enitter ohne die Diode
6 geerdet wäre. Dadurch steht über der Basis-
Emitterdiode eine
hohe Sperrspannung von - 20 Volt, die die zulässige Basis-Emittersperrspannung-überschreiten
kann, so daß ein unzulässig hoher Sperrstrom fließt und den Transistor zerstört.
Dieser unerwünschte Sperrstrom, der vom Emitter zur Basis fließen würde, wird durch
die Diode 6 verhindert, die eine solche Stromrichtung nicht zuläßt. Bei einem Transistor
mit ausreichender Basis-Emittersperrspannung (im vorliegenden Fall - 20 V) kann
die Diode 6 entfallen. Der Speicherkondensator 9 kann auch zwischen dem Schaltungspunkt
10 und Erde liegen.The diode 6 has the following meaning: During the trace time H is present
at the base a negative voltage of - 20 volts, with the -Eitter without the diode
6 would be grounded. This means that the base
Emitter diode one
high reverse voltage of - 20 volts, which exceeds the permissible base emitter reverse voltage
can, so that an impermissibly high reverse current flows and destroys the transistor.
This unwanted reverse current, which would flow from the emitter to the base, is through
prevents the diode 6, which does not allow such a current direction. With a transistor
with a sufficient base emitter reverse voltage (in the present case - 20 V)
the diode 6 is omitted. The storage capacitor 9 can also be between the circuit point
10 and earth lie.