DE2715592C3

DE2715592C3 - Circuit arrangement for frequency and phase control

Info

Publication number: DE2715592C3
Application number: DE2715592A
Authority: DE
Inventors: Richard Dipl.-Ing. 7121 Ingersheim Schleupen
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1977-04-07
Filing date: 1977-04-07
Publication date: 1980-07-03
Also published as: DE2715592A1; DE2715592B2; FR2386932A1; GB1596728A

Description

Die Erfindung geht aus von einer Schaltungsanordnung zur Frequenz- und Phasenregelung nach der Gattung des Hauptanspruchs.The invention is based on a circuit arrangement for frequency and phase control according to the Genre of the main claim.

Solche sogenannten Pliasenregelkreise (PLL) sind z. B. aus der Zeitschrift »Der Elektroniker«, Nr. 6. 1975. ELIl bis 15 bekannt. Ein PLL ist ein Regelsystem, dessen Aufgabe darin besteht, einen Oszillator in Frequenz und Phase mit einem Eingangssignal zu synchronisieren. In synchronisiertem Zustand des PLL ist die Phasenverschiebung zwischen Eingangssignal und Oszillatorsignal Null oder wenigstens ein Minimum. Tritt eine Phasenverschiebung auf. wird der Oszillator solange nachgeregelt, bis die Phasenverschiebung wieder Null oder minimal wird. Zum Phasen- und Frequenzvergleich dient ein Phasendetektor. Auf Seite EL 14 des angegebenen Standes der Technik sind verschiedene Ausführungsformen solcher Phasendetektoren gezeigt, wobei als PD-Typ Nr. 4 eine Ausführungsform gezeigt ist. die sowohl auf Frequenz-, wie auch auf Phasenabweichungen anspricht, wodurch ein breites Fangverhalten erreicht wird. Das PLL-Verfahren ist allerdings nur dann ohne weiteres anwendbar, wenn der dem Phasenvergleich^ nachgeschaltete Regler unter anderem auch P-Verhalten besitzt und der IswFYequenzoszillalor seine Solil-Frequenz in einer relativ kurzen Zeil erreicht. Weist der Oszillator ein träges Verhalten (z. B₁ I-Verhalten) auf, d. h, läuft die Ist-Frequenz nur langsam auf die Soll^Frequenz zu, so wird diese Schaltungsanordnung instabil die Ist^Fre* quenz pendelt mit konstanten Frequenzhub um die Soll'F'fequenz, da der Phasenverglcicher bei kleinerer Frequenzabweichung als I-G|ied wirkt, bei größerer dagegen als P-Glied.Such so-called plias control loops (PLL) are z. B. from the magazine "Der Elektroniker", No. 6. 1975. ELIl to 15 known. A PLL is a control system, the task of which is to synchronize an oscillator in frequency and phase with an input signal. In the synchronized state of the PLL, the phase shift between the input signal and the oscillator signal is zero or at least a minimum. A phase shift occurs. the oscillator is readjusted until the phase shift is zero or minimal again. A phase detector is used for phase and frequency comparison. On page EL 14 of the stated prior art, various embodiments of such phase detectors are shown, one embodiment being shown as PD type no. 4. which responds to both frequency and phase deviations, whereby a broad catching behavior is achieved. The PLL method can only be used without further ado if the controller connected downstream of the phase comparison ^ also has P behavior, among other things, and the IswFYe sequence oscillator reaches its solenoid frequency in a relatively short line. If the oscillator has a sluggish behavior (e.g. ₁ I behavior), i. If the actual frequency only slowly approaches the target frequency, this circuit arrangement becomes unstable, the actual frequency fluctuates around the target frequency with a constant frequency deviation, since the phase comparator acts as an IG with a smaller frequency deviation , if it is larger than the P element.

Üblicherweise werden Pendelungen auch bei schaltenden Reglern durch Rückführungen vom schaltenden Ausgang auf die Eingangsschaltung vermieden (vgl. »Elektrotechnik« 53(197I)H. 1/2,S. 18-21).Usually, even with switching controllers, oscillations are caused by feedback from the switching controller Exit to the input circuit avoided (see "Electrical engineering" 53 (197I) H. 1/2, pp. 18-21).

Aufgabe der Erfindung ist es, eine für die PLL-Rege-The object of the invention is to provide a for the PLL Rege-

lung mit träger Regelstrecke besonders geeignete Rückführschaltung anzugeben. Diese Aufgabe wirdSpecify a particularly suitable feedback circuit with a slow controlled system. This task will

durch die im Anspruch 1 gekennzeichneten Merkmale gelöstsolved by the features characterized in claim 1

Vorteile der ErfindungAdvantages of the invention

Der erfindungsgemäße Frequenz- und Phasenregelkr°is mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil, daß durch das Mitziehen der Phase des Soll-Frequenzoszillators durch den Phasendetektor in einfacher und wirkungsvoller Weise die Schwingungsneigung des Phasenregelkreises auch träger Regelstrecke vollkommen unterdrückt ist.The frequency and phase control loop according to the invention with the characterizing features of the main claim has the advantage that by pulling the phase of the setpoint frequency oscillator through the phase detector in a simple and effectively the oscillation tendency of the phase-locked loop, even the sluggish controlled system is suppressed.

Durch in den Unteranspriichen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Hauptanspruch angegebenen Phasenregelkreises möglich. Besonders vorteilhaft ist, diesen Phasenregelkreis bei Fahrgeschwindigkeitsreglern zu verwenden. Ein sprurgsartiges Verändern der Fahrzeuggeschwindigkeit ist nämlich im allgemein nicht möglich. Es ist daher vorteilhaft, solche Phasenregel·By measures listed in the subclaims are advantageous developments and improvements of the phase locked loop specified in the main claim possible. It is particularly advantageous to use this phase-locked loop in vehicle speed controllers use. There is generally no sudden change in the vehicle speed possible. It is therefore advantageous to use such a phase rule

kreise zum Antrieb eines Motors einzusetzen, der die Drosselklappe oder das Gasgestänge einer Brennkiaftmaschine verstellt. Ein weiterer Vorteil der Erfindung ist. daß es auf einfache Art und Weise möglich ist. eine Ist-Frequenz abzuspeichern und diese als Soll-Frequenz zu verwenden.circuits to drive a motor, the throttle valve or the throttle linkage of an internal combustion engine adjusted. Another advantage of the invention is. that it can be done in a simple manner. one Store the actual frequency and use it as the target frequency.

Zeichnungdrawing

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und in de nachfolgenden Beschreibung näher erläutert. Es zeigt Fig. I einen Phasenregelkreis. Fig. 2 eine Ansteuerschaltung für den Speicherschalter des Frequenz- und Phasenregelkreises nach Fig. 1.An embodiment of the invention is shown in the drawing and in the following Description explained in more detail. It shows Fig. I a phase locked loop. Fig. 2 a control circuit for the memory switch of the frequency and phase-locked loop according to Fig. 1.

Beschreibung der ErfindungDescription of the invention

In Fig. 1 ist ein Frequenz- und Phasenregelkreis dargestellt, wie er beispielsweise als Fahrgeschwindigkeitsregler Verwendung findet. Hin von einem nicht dargestellten Drehzahlgeber abgenommenes Signal 1.In Fig. 1 is a frequency and phase locked loop shown how it is used, for example, as a cruise control. Out of one not Tachometer shown, picked up signal 1.

dessen Frequenz der Fahrgeschwindigkeit proportional ist. wird über einen Impulsformer 2 einem Eingang Ϊ eines Phasendetektors 4 zugeführt. Ein Soll-Frequenzoszillator 5 gibt über einen Teiler 6 ein Signal an einem Weiteren Eingang 7 des Phasendetektors 4. Die beiden Ausgänge 8 und 9 des Phasendetektors führen einerseits zu einer Verstärkerstufe 10. die ihrerseits mit einem Motor 11 in Verbindung steht. Die Ausgänge 8 und 9 führen andererseits über einen Schalter 12 zum Eingang eines Vor- Rückwärtszählers 13, dessen Ausgang wiederum mit einem Steuereingang des Frequenzteilers 6 in Verbindung steht. Ein weiterer Ausgang 14 des Phasendetektors 4 steht über einen Widerstand 15 mit dem Steuereingang 16 des Soll-Frequenzoszillalors 5 in Verbindung, Desweiteren wird ein Eingang 17 über einen Widerstand 18 ebenfalls zum Steuereingang 16 des Soll-Frequenzoszillators 5. Der Motor 11, der beispielsweise die Drosselklappe einer Brennkraftmaschine eines Fahrzeuges 19 verstellt, steht über dieseswhose frequency is proportional to the driving speed. is connected to an input Ϊ via a pulse shaper 2 a phase detector 4 is supplied. A target frequency oscillator 5 is a signal to a divider 6 Another input 7 of the phase detector 4. The two outputs 8 and 9 of the phase detector lead on the one hand to an amplifier stage 10, which in turn is connected to a motor 11. The outputs 8 and 9 lead on the other hand via a switch 12 to the input of an up-down counter 13, its output is in turn connected to a control input of the frequency divider 6. Another output 14 of the The phase detector 4 is connected to the control input 16 of the setpoint frequency oscillator 5 via a resistor 15 Connection, an input 17 also becomes the control input 16 via a resistor 18 of the set frequency oscillator 5. The motor 11, for example the throttle valve of an internal combustion engine of a vehicle 19 is adjusted, is above this

Fahrzeug 19 mit dem Drehzahlgebereingang 1 in Wirkverbindung, was durch unterbrochene Linien angedeutet istVehicle 19 with the speed sensor input 1 in operative connection, which is indicated by broken lines is indicated

Bewegt sich das Fahrzeug mit einer gewissen Geschwindigkeit, so wird vom nicht dargestellten Drehzahlgeber an den Eingang 1 eine Impulsfolge mit der der Fahrgeschwindigkeit proportionalen Frequenz abgegeben. Diese gelangt über den Impulsformer 2 an den Istfrequenzeingang des Phasendetektors 4. Diese Frequenz wird mit der am Eingang 7 des Phasendetektors 4 anliegenden Soll-Frequenz verglichen. Die Soll-Frequenz wird durch den spannungsgesteuerten Soll-Frequenzoszillator 5 erzeugt und durch den Teiler 6 geteilt. Die Frequenz des Soil-Frequenzgenerators 5 ist über eine am Eingang 17 anliegende Spannung veränderbar, die über den Entkopplungswiderstand 18 dem Steuereingang 16 des SoII-Frequenzoszillators 5 zugeführt wird. Die beiden an den Eingängen 3 und 7 anliegenden Frequenzen werden im Phasendetektor miteinander verglichen und lösen am Ausgang 8 ein Signa! dann aus, wenn die !st-Frequenz kleiner als die Soll-Frequenz ist, und am Ausgang 9 ein Sigr-.il aus, wenn die Ist-Frequenz größer als die Sollfrequenz ist. Sind Ist- und Soll-Frequenz in der Frequenz und Phase gleich, so wird kein Signal ausgelöst. Die an den Ausgängen 8 und 9 anliegenden Signale werden im Verstärker 10 verstärkt und dienen dem Antrieb des Motors, der beispielsweise die Drosselklappe eines Fahrzeuges 19 verstellt. Wird nun aufgrund anliegender Signale am Ausgang 8 oder 9 die Stellung der Drosselklappe der Brennkraftmaschine geändert, so ändert sich die Geschwindigkeit des Fahrzeuges 19 und somit auch die vom Drehzahlgeber an den Eingang 1 abgegebene Frequenz. Aufgrund der Masse des Fahrzeuges erfolgt diese Änderung aber nicht plötzlich. sondern langsam. Nähert sich nun die Ist-Frequenz der Soll-Frequenz, so führt der Phasenregelkreis in der Amplitude begrenzte Schwingungen um die Sollgeschwindigkeit herum aus, die daher rühren, daD sich der Phasenregelkrtis bei kleiner Frequenzabweichung durch die ständig steigende und abnehmende Phasendiefferenz wie ein Integrierglied verhält. Verbunden mit dem verzögerten Ansprechen des Fahrzeuges 19 auf das Verstellen des Motors 11 wird dann der Phasenregelkreis instabil, eine Erscheinung, die bei nachrichtentechnischen Anwendungen des Phasenregelkreises nicht auftritt, da in diesen Fällen die Ist-Frequenz in vernachlässigbar kurzer Zeit auf die Sollfrequenz korrigiert wird. Diese Phasendifferenz wird korrigiert, indem der Soll-Frequenzosziilator 5 in seiner Phascnlage nachgestellt wird. Dies geschieht durch den Steuerausgang 14 des Phasendetektors 4. an dem ein Rechtecksignal anliegt, dessen Tastverhältnis proportional der Phasenverschiebung zwischen Ist- und Sollfrequenz ist. Dieses Signal wird über den Widerstand 15 dem Steuereingang 16 des Soll-Frequenzoszillators zugeführt. Dadurch kann die Phasenlage des Soll-Frequenzoszillators 5 über die sich durch die Spannungsänderung am Eingang 16 gegebene kurzzeitige Frequenzänderung korrigiert werden. Mit dieser Maßnahme wird die Schaltungsanordnung stabil. In eirigeschwungenem Zustand entfällt diese Frequenzänderung wegen fehlendem Korrektursignal am Ausgang 14.If the vehicle is moving at a certain speed, it is not shown The speed sensor sends a pulse train to input 1 with a frequency proportional to the driving speed submitted. This reaches the actual frequency input of the phase detector 4 via the pulse shaper 2 The frequency is compared with the nominal frequency applied to the input 7 of the phase detector 4. the The nominal frequency is generated by the voltage-controlled nominal frequency oscillator 5 and by the divider 6 divided. The frequency of the soil frequency generator 5 is can be changed via a voltage applied to the input 17, which is generated via the decoupling resistor 18 the control input 16 of the target frequency oscillator 5 is fed. The two at entrances 3 and 7 Applied frequencies are compared with one another in the phase detector and redeemed at output 8 Signa! then off if the! st frequency is less than the Set frequency is, and at output 9 a Sigr-.il off, if the actual frequency is greater than the target frequency. Are actual and target frequency in frequency and phase the same, no signal is triggered. The signals present at outputs 8 and 9 are transmitted in the Amplifier 10 amplifies and are used to drive the motor, for example the throttle valve of a Vehicle 19 adjusted. If there are signals at output 8 or 9, the position of the Changed the throttle valve of the internal combustion engine, the speed of the vehicle 19 and changes thus also the frequency given by the speed sensor to input 1. Due to the bulk of the However, this change does not occur suddenly in the vehicle. but slowly. If the actual frequency is now approaching Set frequency, the phase-locked loop performs oscillations with limited amplitude around the set speed which arise from the fact that the phase-locked loop changes with a small frequency deviation behaves like an integrating element due to the constantly increasing and decreasing phase difference. Attached to the delayed response of the vehicle 19 to the adjustment of the motor 11 then becomes the phase locked loop unstable, a phenomenon that does not occur in telecommunications applications of the phase-locked loop occurs because in these cases the actual frequency reaches the setpoint frequency in a negligibly short time is corrected. This phase difference is corrected by changing the set frequency oscillator 5 in its phase position is adjusted. This is done through the control output 14 of the phase detector 4 Square-wave signal is present, the duty cycle of which is proportional to the phase shift between actual and Reference frequency is. This signal is sent via resistor 15 to control input 16 of the setpoint frequency oscillator fed. This allows the phase position of the set frequency oscillator 5 via the Short-term voltage change given at input 16 Frequency change can be corrected. With this measure, the circuit arrangement becomes stable. In In an oscillating state, this frequency change does not apply due to the lack of a correction signal at the output 14th

In weiterer Ausgestaltung der Erfindung ist eine Änderung der Sollfrequenz nicht nur durch eine Änderung der Frequenz des Oszillators 5 sondern auch durch eine Änderung des Teilverhältnisses des Teilers 6 möglich. Soll beispielsweise eine am Eingang 1 anliegende Frequenz als Sollfrequenz festgehalten werden, so ist ohne weitere Eingriffe am Sollwertoszillator die Sollfrequenz am Eingang 7 des Phasendetektors 4 dadurch einstellbar, indem das Teilerverhältnis des Teilers 6 geändert wird. Liegen beispielsweise am Ausgang 8 des Phasendetektors Impulse an, so gelangen diese bei gedrücktem Schalter 12 auf den Vor-Rückwärtszähler 13, der das Teilerverhältnis des Teilers 6 so lange ändert, bis am Ausgang 9 des Phasendetektors der erste Impuls auftritL Dann muß der Schalter 12 geöffnet werden. Ein Auftreten der Impulse am Ausgang 9 des Phasendetektors, wenn zuvor Impulse am Ausgang 8 anlagen, bedeutet nämli '., daß Soll- und Istfrequenz den gleichen Wert angenommen haben bzw. kurzfristig überschritten haben. Das Teilververhältnis des Teilers 6 ist dann nicht weiter zu verändern. Liegen am Ausgang 9 Impulse an, wenn die Istfrequenz größer als die Follfrequenz ist, so ist durch den Vor-Rückwärtszähler 13 das Teilerverhältnis so lange zu verringern, bis am Ausgang 8 Impulse auftreten. Liegen daher am Ausgang 8 des Phasendetektors 4 Impulse an. da die Istfrequenz kleiner als die Sollfreqcenz ist, so ist durch den Vor- Rückwärtszähler 13 das Teilerverhältnis des Te'lers 6 so lange zu erhöhen, bis am Ausgang 8 des Phasendetektors Impulse auftreten.In a further embodiment of the invention, a change in the setpoint frequency is not just by one Changing the frequency of the oscillator 5 but also by changing the dividing ratio of the divider 6 possible. If, for example, a frequency applied to input 1 is to be retained as the setpoint frequency the setpoint frequency at input 7 of the phase detector is without further intervention on the setpoint oscillator 4 adjustable by changing the division ratio of the divider 6. Are for example on Output 8 of the phase detector receives pulses, so when the switch 12 is pressed, these are sent to the up / down counter 13, which changes the division ratio of the divider 6 until the output 9 of the phase detector the first pulse occurs. Then switch 12 must be opened. An occurrence of the impulses on Output 9 of the phase detector, if pulses were previously applied to output 8, means namely '. That target and Actual frequency have assumed the same value or have exceeded for a short time. The partial ratio of the divider 6 then does not need to be changed any further. Lie 9 pulses at the output, if the actual frequency is greater than the target frequency, then the up / down counter 13 reduce the divider ratio until 8 pulses appear at the output. Lie therefore at the output 8 of the phase detector 4 pulses. since the actual frequency is less than the target frequency, so is to increase the dividing ratio of the Te'lers 6 by the up-down counter 13 until the output 8 of the Phase detector pulses occur.

In Fig. 2 ist eine elektrische Schaltung zur Ansteuerung des Schalters 12 dargestellt. Die Eingänge eines RS-Flip-Flops 21 sind mit den Ausgängen 8 und 9 des Phasendetektor:. 4 verbunden. Die Ausgänge des RS-Flip-Flops führen über Differenzierglieder mit Kondensatoren 22 und 23. Widerständen 29 und 30 und Dioden 24 und 25 zu einem Eingang eines RS-Flip-Flops 26. Ein weiterer Eingang des RS-Flip-Flops 26 steht mit einem Speicherschalter 27 in Verbindung. Der Ausgang 28 des RS-Flip-Flops 26 dient zur Steuerung des Speicherschalters 12.In Fig. 2 is an electrical circuit for control of the switch 12 is shown. The inputs of an RS flip-flop 21 are connected to the outputs 8 and 9 of the Phase detector :. 4 connected. The outputs of the RS flip-flop lead via differentiators Capacitors 22 and 23. Resistors 29 and 30 and diodes 24 and 25 to an input of an RS flip-flop 26. Another input of the RS flip-flop 26 is with a memory switch 27 in connection. The output 28 of the RS flip-flop 26 is used to control the Memory switch 12.

Die Schalteinrichtung hat die Aufgabe, nach Drücken des Speicherschalters 27 den Schalter i2 so lange geschlossen zu halten. b^;s entweder Signale am Ausgang 8 enden und Signale am Ausgang 9 des Phassendelektors 4 auftreten oder aber Signale am Ausgang 9 des Phasendetektors enden und am Ausgang 8 Signale auftreten. Das am Ausgang des Flip-Flops 26 durch den Schalter 27 gesetzte Signal wird dann gelöscht, wenn an den Ausgängen des Flip-Flops 21 ein Signalwechsel auftritt. Dieser Signalwechsel gelangt entweder über den Kondensator 22 und die Diode 24 oder über den Kondensator 23 und d'c Diode 25 zum Rückse.zeingang des Flip-Flop 26. Dieser setzt den Ausgang 28 zurück. Ein Signalwechsel am Ausgang des Flip-Flop 21 tritt dann auf. wenn an den Eingängen des Flip-Flop 21 die Impulse entweder vcii Sitzeingängen zu den Rücksitzeingängen oder aber von den Rücksitzeingängen zu den Sitzeingängen wechseln.The switching device has the task of keeping the switch i2 closed for so long after the memory switch 27 has been pressed. b ^; s either signals end at output 8 and signals occur at output 9 of phase end selector 4, or signals end at output 9 of the phase detector and signals occur at output 8. The signal set at the output of the flip-flop 26 by the switch 27 is deleted when a signal change occurs at the outputs of the flip-flop 21. This signal change arrives either via the capacitor 22 and the diode 24 or via the capacitor 23 and the diode 25 to the reverse input of the flip-flop 26. This resets the output 28. A signal change at the output of the flip-flop 21 then occurs. if at the inputs of the flip-flop 21 the impulses change either vcii seat entrances to the rear seat entrances or from the rear seat entrances to the seat entrances.

Die gesamte Schaltungsanordnung ist integ.-ierbar.The entire circuit arrangement can be integrated.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1. Circuit arrangement for frequency and phase control, with a voltage-controlled oscillator for generating a target pulse train of adjustable frequency and with a phase detector, which is used in If there is a phase and / or frequency deviation, it emits an output pulse train whose Duty cycle is determined by this deviation, characterized in that the output pulse train of the phase detector (4) fed back to the control input (16) of the oscillator (5) and is superimposed here with the signal that determines the setpoint frequency.

2. Circuit arrangement according to claim 1, characterized in that the oscillator (5) is a frequency divider (6) is connected downstream, its division ratio depending on the control deviation can be set and which is connected to the setpoint input (7) of the * ^ has detector (4) sees.

3. Circuit arrangement according to one of the preceding claims, characterized by the Application for cruise control in a vehicle, where the actual frequency is a Tachometer is taken, which is one of the Geschv / indigkeii of a vehicle (19) proportional Frequency emits.

4. Circuit arrangement according to claim 3, characterized in that the phase detector is a Amplifier (10) -T, d a motor (11). especially for Adjustment of the throttle valve of an internal combustion engine, are connected downstream.