DE1944193B2

DE1944193B2 - Method and arrangement for determining the synchronization time of pulse code modulated signals

Info

Publication number: DE1944193B2
Application number: DE19691944193
Authority: DE
Inventors: Haefele Dipl-Ing Guenter
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1969-08-30
Filing date: 1969-08-30
Publication date: 1970-12-17
Also published as: DE1944193C2; DE1944193A1

Description

Die Erfindung betrifft ein Verfahren zum Ermitteln des Synchronzeitpunktes von Synchronisationswörtern enthaltenden pulscodemulierten Signalen, welche durch ein Schieberegister geschoben und mit dem in einem Synchronwortregister gespeicherten Sollwert des Synchronisationswortes verglichen werden. In der Telemetrie werden Daten meistens binär codiert und in Serie übertragen. Man bezeichnet dieses Verfahren als Pulscodemulation. Sie wird angewandt, weil sie unter allen Übertragungsverfahren die weitaus größte Störunempfindlichkeit aufweist, bei ihr vom Übertragungssystem her keine Beschränkung der Meßgenauigkeit vorliegt und eine digital verschlüsselte Information direkt von elektronischen Datenverarbeitungsanlagen ausgewertet werden kann. The invention relates to a method for determining the synchronization time of pulse code emulated signals containing synchronization words which are transmitted by shifted a shift register and stored with the in a sync word register The setpoint of the synchronization word can be compared. Be in telemetry Data is mostly binary coded and transmitted in series. One calls this procedure as pulse code emulation. It is used because it is under all transmission methods has by far the greatest insensitivity to interference from the transmission system There is no limitation of the measurement accuracy and a digitally encrypted one Information can be evaluated directly by electronic data processing systems can.

Bei Pulscodemodulationssystemen besteht jedes Wort aus einer Folge von Binärstellen, deren Anzahl von der geforderten Genauigkeit abhängt. Die Binärstellen eines Informationswortes sind meistens im Dualcode verschlüsselt, d. h., sie sind nach steigenden Potenzen von Zwei geordnet. Die gesammelten Meßwerte werden zum Übertragen zu sogenannten Datenrahmen zusammengefaßt. Dieser hat eine genau festgelegte Länge, innerhalb dessen jeder Meßwert einen bestimmten Platz einnimmt. Die Datenrahmen werden hintereinander ohne Zwischenraum ausgesendet. Zum Kennzeichnen des Beginns eines Datenrahmens steht jeweils am Rahmenanfang ein Rahmensynchronisationswort, das aus einem Binärmuster einer bestimmten Länge besteht und nach Kriterien aufgebaut ist, die eine möglichst einfache und sichere Erkennbarkeit gewährleisten sollen.In pulse code modulation systems, each word consists of a sequence of binary digits, the number of which depends on the required accuracy. The binary digits of a word of information are mostly encoded in dual code, i. i.e., they are ordered by increasing powers of two. The collected measured values are used for Transferred to so-called data frames. This one has a precisely defined one Length within which each measured value has a certain place. The data frames are sent out one after the other without a gap. To mark the beginning of a data frame there is a frame synchronization word at the start of each frame, which consists of a binary pattern of a certain length and is structured according to criteria which should ensure the simplest and most reliable recognizability possible.

Bei der Datenaufbereitung im Empfänger muß aus der Signalfolge das Synchronisationswort- aufgefunden werden, und es ist zu prüfen, ob der gefundene Svnchronisationszeitpunkt im Abstand einer vollen Rahmenlänge periodisch wiederkehrt. Häufig sind die empfangenen Daten infolge von Störimpulsen oder anderen Obertragungfehlern verfälscht, so daß auch das Synchronwort nicht in der ausgesendeten Form empfangen wird. Das Problem der Synchronworterkennung besteht darin, den Zeitpunkt zu bestimmen, zu dem ein Binärmuster der ankommenden Information möglichst gut mit dem vorgegebenen Binärmuster des Synchronwortes übereinstimmt. Zu diesem Zweck wird die ankommende Information durch ein Schieberegister geschoben, dessen Länge mindestens gleich der Synchronlänge sein muß. In einem Korrelator wird der Inhalt des Schieberegisters mit dem in einem Synchronwortre.gister gespeicherten Binärmuster verglichen. Ist ein möglicher Synchronzeitpunkt gefunden, so wird die periodische Wiederkehr der Synchronwörter geprüft. Geht wåhrend der Übertragung van Daten die Synchronisation verloren, so wird der gerade übernommene Rahmen nicht ausgewertet. When processing the data in the receiver, the signal sequence must contain the Synchronization word- are found, and it is to be checked whether the found Synchronization time periodically recurs at intervals of a full frame length. The received data is often the result of interference pulses or other transmission errors falsified, so that the sync word is not received in the form sent will. The problem with synchronous word recognition is to determine the point in time to which a binary pattern of the incoming information matches the given one as closely as possible Binary pattern of the sync word matches. To this end, the incoming Information shifted through a shift register whose length is at least equal must be the synchronous length. The contents of the shift register are stored in a correlator compared with the binary pattern stored in a synchronous word register. is If a possible synchronization point in time is found, the periodic recurrence of the Synchronized words checked. Synchronization goes on while data is being transferred lost, the frame that has just been accepted is not evaluated.

Im Prinzip handelt es sich dabei um eine Codemuster-Erkennung mittels binärer Kreuzkorrelation. In principle, this is a code pattern recognition by means of binary cross correlation.

Kreuzkorrelationsverfahren können bekanntlich dazu verwendet werden, Nutzsignale aus Störsignalen herauszufinden. Dabei werden aber immer nur die Amplituden des empfangenen Signals oder eines Meßsignals mit denen eines Idealsignals verglichen.As is known, cross-correlation methods can be used to Finding useful signals from interfering signals. However, only the amplitudes are used here of the received signal or a measurement signal compared with those of an ideal signal.

Weitere Kriterien für die Übereinstimmung von Nutz- und Idealsignal werden nicht benutzt.Further criteria for the correspondence of useful and ideal signals are not used.

Aufgabe der vorliegenden Erfindung ist, ein Verfahren zu finden, bei dem der Synchronzeitpunkt mit größerer Sicherheit bestimmt wird. Zur Lösung die- ser Aufgabe wurde von der Erkenntnis ausgegangen, daß die gebräuchlichen Synchronisationsworte so aufgebaut sind, daß die Zahl der Übereinstimmungen bei Verschiebung des Synchronisationswortes um 1 Bit von 1000/o im Synchronisationszeitpunkt auf etwa 50 O/o der Synchronwortlänge abfällt. The object of the present invention is to find a method in which the synchronization time is determined with greater certainty. To the solution the- This task was based on the knowledge that the common synchronization words are constructed so that the number of matches when shifting the synchronization word by 1 bit from 1000 / o at the time of synchronization to around 50 O / o of the sync word length falls off.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß ein den Synchronzeitpunkt anzeigendes Signal nur dann abgegeben wird, wenn die im Schieberegister enthaltenen Daten mit dem Sollwert des Synchronwortes in mindestens einer vorgegebenen Anzahl von Stellen übereinstimmen und die Differenz zwischen der Anzahl der übereinstimmenden Stellen im Synchronzeitpunkt und der Anzahl der übereinstimmenden Stellen in dem um einen Takt vor und/ oder nach dem Synchronzeitpunkt liegenden Zeitpunkt einen vorgegebenen Mindestwert übersteigt. According to the invention, the object is achieved in that a synchronous time indicating signal is only output if the contained in the shift register Data with the setpoint of the sync word in at least a specified number of digits match and the difference between the number of matches Digits in the synchronization time and the number of matching digits in the a point in time lying one clock before and / or after the synchronization point in time exceeds the specified minimum value.

Der Vergleich zwischen dem Inhalt des Schieberegisters und dem Synchronisationswort kann digital oder analog durchgeführt werden. Eine bevorzugte Anordnung zum digitalen Vergleich besteht darin, daß an die Stufen des Schieberegisters und die entsprechenden Stellen des Synchronwortregisters je ein Koinzidenzgatter angeschlossen ist und daß eine die Ausgangssignale der Koinzidenzgatter addierende Schaltung vorgesehen ist, in welcher der Mindestwert der Anzahl der übereinstimmenden Stellen vorgewählt ist und welche ein Ausgangssignal abgibt, wenn das Additionsergebnis- bei Überschreiten des vorgewählten Mindestwertes sich um mehr als einen vorbestimmten Betrag ändert. The comparison between the contents of the shift register and the synchronization word can be done digitally or analog. A preferred arrangement to the digital Comparison consists in the fact that to the stages of the shift register and the corresponding A coincidence gate is connected to each of the synchronous word registers and that a circuit adding the output signals of the coincidence gates is provided is in which the minimum value of the number of matching digits is preselected and which emits an output signal when the addition result is exceeded of the preselected minimum value changes by more than a predetermined amount.

Zum analogen Vergleich kann eine Anordnung verwendet werden, die sich dadurch auszeichnet, daß an die Stufen des Schieberegisters und die entsprechenden Stufen des Synchronwortregisters je ein Koinzidenzgatter mit einem nachgeschalteten Stromgenerator angeschlossen ist, daß die Ausgangsströme aller Stromgeneratoren einen Summierwiderstand durchfließen und daß ein Signal abgegeben wird, wenn am Summierwiderstand ein Spannungssprung und eine Spannung von jeweils vorbestimmter Mindestgröße auftritt. For an analog comparison, an arrangement can be used which is characterized by the fact that the stages of the shift register and the corresponding Levels of the sync word register each have a coincidence gate with a downstream Power generator is connected that the output currents of all power generators flow through a summing resistor and that a signal is emitted when on Summing resistance a voltage jump and a voltage of each predetermined Minimum size occurs.

An Hand der Zeichnung wird im folgenden die Erfindung näher beschrieben und erläutert. Es zeigt Fig. 1 als Beispiel eine Anordnung zur Durchführung des neuen Verfahrens, Fig. 2 die Synchronworterkennung näher verdeutlicht. The invention is described in more detail below with reference to the drawing and explained. It shows Fig. 1 as an example of an arrangement for performing the new method, Fig. 2 illustrates the synchro word recognition in more detail.

In Fig. 1 ist mit I ein Synchronwortregister bezeichnet, in dem das Synchronwort gespeichert ist. In Fig. 1, I denotes a sync word register in which the Synchronized word is stored.

Dieses hat in dem gewählten Ausführungsbeispiel acht Stellen. Ferner ist ein Schieberegister II vorgesehen, das acht Stufen aufweist und durch das die empfangenen pulscodemodulierten Signale geschoben werden. An entsprechenden Stufen der Register I und II sind die Eingänge von Koinzidenzgattern Kl . . . K8 angeschlossen, deren Ausgänge einer Summierschaltung 1 zugeführt werden. Diese Summierschaltung 1 kann digital oder analog arbeiten.In the selected exemplary embodiment, this has eight positions. Further a shift register II is provided which has eight stages and through which the received pulse code modulated signals are shifted. At appropriate levels the registers I and II are the inputs of coincidence gates Kl. . . K8 connected, the outputs of which are fed to a summing circuit 1. This summing circuit 1 can work digital or analog.

Der Summierschaltung 1 ist eine logische Schaltung 2 nachgeschaltet, die feststellt, ob die Differenz zwischen zwei aufeinanderfolgenden Additionsergebnissen einen bestimmten vorgewählten Wert übersteigt und ob das zweite Additionsergebnis größer als ein vorgewählter zweiter Wert ist.The summing circuit 1 is followed by a logic circuit 2, which determines whether the difference between two consecutive addition results exceeds a certain preselected value and whether the second addition result is greater than a selected second value.

In Zeile a in Fig. 2 ist als Beispiel ein Synchronisationswort angegeben, das in dem Synchronwortregister I stehen soll. Steht dieses Synchronwort auch im Schieberegister II, dann ist die Anzahl der übereinstimmenden Stellen 8, d. h. 100 O/o des Synchronwertes. In line a in Fig. 2, a synchronization word is given as an example, which should be in the sync word register I. Is this syncronized word also in the Shift register II, then the number of matching digits is 8, i.e. H. 100 O / o of the synchronous value.

In Zeile b ist der Inhalt des Schieberegisters II für den Fall eingetragen, daß noch ein Takt bis zum Erreichen des Synchronzeitpunktes fehlt, unter der ungünstigen Annahme, daß in der letzten Stelle, die nicht mit einem Bit des Synchronisationswortes, sondern mit einem Bit der übrigen übertragenen Information belegt ist, eine »0« eingetragen ist. Die Anzahl der Übereinstimmungen ist in diesem Fall drei, also weniger als 50 O/o der im Synchronisationszeitpunkt vorhandenen Übereinstimmungen. In Zeile c ist der Inhalt des Schieberegisters nach dem auf den Synchronzeitpunkt folgenden Takt dargestellt, wobei wieder der ungünstige Fall angenommen ist, daß in der ersten Zeile »L«-Signal steht. Auch in diesem Falle beträgt die Anzahl der Übereinstimmungen nur drei. Man kann nun als Kriterium für das AuEtreten eines Synchronisationszeitpunktes festlegen, daß im Augenblick des Synchronisationszeitpunktes die Anzahl der Übereinstimmungen mindestens sechs und der Sprung der Anzahl der Übereinstimmungen von dem Zustand vor Erreichen des Synchronzeitpunktes zum Zustand während des Synchronisationszeitpunktes mindestens drei sein muß.In line b the content of the shift register II is entered for the case that one clock is still missing until the synchronization point is reached, below the unfavorable one Assumption that in the last position, which is not preceded by a bit of the synchronization word, but is occupied by one bit of the rest of the transmitted information, a "0" is registered. The number of matches in this case is three, so less than 50% of the matches existing at the time of synchronization. Line c shows the content of the shift register after the synchronization time the following clock, again assuming the unfavorable case that "L" signal is in the first line. In this case, too, the number of Matches only three. One can now use it as a criterion for the occurrence of a synchronization time specify that at the moment of the synchronization time the number of matches at least six and the jump in the number of matches from the state before reaching the synchronization time to the state during the synchronization time must be at least three.

Zu einem Zeitpunkt der Übertragung steht in dem Schieberegister II das in Zeile d der F i g. 2 eingetragene Binärmuster. Die Anzahl der Übereinstimmungen zwischen diesem Binärmuster und dem im Register I enthaltenen Synchronwort, das in Zeile a eingetragen ist, beträgt drei. Nach dem nächsten Schiebetakt steht in dem Schieberegister II das in Zeile e eingetragene Binärmuster, das sechs Übereinstimmungen mit dem Synchronwort aufweist. Dies bedeutet, daß trotz zwei Übertragungsfehlern in der dritten und vierten Stelle des Synchronwortes das Synchronwort erkannt wurde, da der Sprung der Anzahl der Übereinstimmungen drei und die Anzahl der Übereinstimmungen im Synchronzeitpunkt sechs war. Als zusätzliches Kriterium kann man noch die Differenz zwischen der Anzahl der Obereinstimmungen während des Synchronzeitpunktes und nach dem auf den Synchronzeitpunkt folgenden Schiebetakt heranziehen. At one point in time during the transfer, the shift register II that in line d of FIG. 2 registered binary patterns. The number of matches between this binary pattern and the sync word contained in register I, the is entered in line a is three. After the next sliding cycle, in is displayed the shift register II the binary pattern entered in line e, the six matches having with the sync word. This means that despite two transmission errors The synchronous word was recognized in the third and fourth digit of the synchronous word, since the jump of the number of matches three and the number of matches was six at synchronous time. The difference can be used as an additional criterion between the number of matches during the synchronization time and after the shift clock following the synchronization time.

Im Ausführungsbeispiel sind als Kriterien für das Auftreten eines Synchronzeitpunktes angenommen, daß die Zahl der Übereinstimmungen im Synchronzeitpunkt mindestens sechs und die Differenz der Übereinstimmungen mindestens drei betragen soll. In the exemplary embodiment, the criteria for the occurrence of a Synchronous time assumed that the number of matches in the synchronous time at least six and the difference between the matches is at least three target.

Je nach Anforderungen an die Übertragungssicherheit können auch andere Werte gewählt werden.Depending on the requirements for the transmission security, others can also Values are chosen.

Ferner ist im Ausführungsbeispiel der Einfachheit halber ein Synchronisationswort von 8 Bit Länge angenommen. Im allgemeinen ist die Wortlänge wesentlich größer, z. B. 33 Bit.Furthermore, simplicity is in the embodiment half a synchronization word assumed to be 8 bits long. In general, the word length is much larger, z. B. 33 bits.

Claims

Patent claims:

1. Method for determining the synchronization time of synchronization words containing pulse code modulated signals, which are clocked by a shift register shifted and with the setpoint value of the synchronization word stored in a synchronous register are compared, characterized in that the number of matching Positions between the data contained in the shift register (II) and the setpoint of the synchronization word is measured after each clock pulse that the differences -the numbers of the corresponding ones determined in successive measurements Places are formed and that a signal indicating the synchronization time only is issued when the number of matching digits and the difference between this number and the number of matching digits before the last and / or exceed a predetermined minimum value after the next clock pulse.

2. Arrangement for performing the method according to claim 1, characterized characterized in that the stages of the shift register (II) and the corresponding Setting of the sync word register (I) each one coincidence gate (K1... RS) connected and that eme the output signals of the coincidence gate adding circuit (1) is provided in which the minimum value of the number of matching digits is preselected and which emits an output signal when the addition result if the preselected minimum value is exceeded by more than a predetermined value Amount changes.

3. Arrangement for performing the method according to claim 1, characterized characterized in that the stages of the shift register (II) and the corresponding Levels of the sync word register (I) each have a coincidence gate (K1 ... KS) with one downstream current generator is connected that the output currents of all Current generators flow through a summing resistor. connected to the one circuit which emits a signal when there is a voltage jump at the summing resistor and a voltage of a predetermined minimum size occurs in each case.