DE1938510C

DE1938510C - Circuit arrangement for level monitoring in transmission systems with frequency or phase modulation

Info

Publication number: DE1938510C
Application number: DE19691938510
Authority: DE
Inventors: Joachim 8190 Wolfratshausen Siglow
Original assignee: Siemens AG
Current assignee: Siemens AG
Filing date: 1969-07-29
Publication date: 1971-07-01

Description

ι ^ 2 ι ^ 2

> Gegenstand der Erfindung Ist eine Schaltungs- schreiten der Pegelschwelle durch das Trägerfrequenz-> The object of the invention is a switching step of the level threshold through the carrier frequency

anordnung zur PegelUbcrwachung in Übertragungs- signal erkennt und ein erstes Zeitglied einschalten,Detects the arrangement for level monitoring in the transmission signal and switch on a first timer,

systemen mit Frequenz- oder Phasenmodulation mit das feststellt, ob wiihrend einer best mmten ZeM-systems with frequency or phase modulation that determines whether

,einer Auswerteschallung, die ein erstes Signal abgibt, dauer eine Unterschreitung der Pegelschwel e erfolg«, an evaluation sound system that emits a first signal, continuously falling below the level threshold success «

wenn eine bestimmte Pegelschwelle durch die TrIl- S und daß bei einer Unterschreitung innerhalb derif a certain level threshold by the TrIl-S and that if it falls below the threshold

• gerfrec|iienz überschritten wird, und die ein zweites festgelegten Zeitdauer am Ausgang der Auswertc-• gerfrec | iience is exceeded, and a second fixed period of time at the output of the evaluation

Signal abgibt, wenn die Pegelschwclle durch die schaltung das vor Beginn der Überschreitung derSends signal when the level threshold through the circuit before the start of exceeding the

Trägerfrequenz unterschritten wird. Pegelschwclle herrschende Ausgangssignal vorhan-Carrier frequency is fallen below. Level threshold prevailing output signal present

Bei der Übertragung von trägeimodulierten den bleibt, daf3 bei Unterschreiten der Pegelschwelle Datensignalen stellt im Empfiinger eine Schaltungs- io durch das tra'gerfrequente Signal die schnell ananordnung fest, ob der Pegel des Übertragungs- sprechende Schwellwertschaltung ein zweites Zeitglied signals ausreicht, die übertragene Nachricht von einschaltet, das feststellt, ob wiihrend einer bestimmevcntuell bei der Übertragung auftretenden Stör- ten Zeitdauer eine Überschreitung der Pegelschwclle Signalen zu erkennen. Dafür ist ein bestimmter Emp- erfolgt und daß bei einer Überschreitung innerhalb fangspegel festgelegt und eine Schaltungsanordnung 15 der festgelegten Zeitdauer am Ausgang der Auszur Pegelüberwachung gibt zwei Ausgangssignale ab. werteschaltung das vor Beginn der Unterschreitung Das eine Signal bedeutet, daß die festgelegte Pegel- der Pegelschwelle herrschende Ausgangssignal vorschwelle durch das empfangene trägerfrequente handen bleibt, daß jede Änderung in der festgelegten Signal überschritten wird, während das andere Signal Zeitdauer, die die Pegelschwelle überschreitet oder ein Unterschreiten der Pegelschwelle kennzeichnet ao unterschreitet, das eingeschaltete Zeitglied abschaltet und den Ausgang des Empfängers für die Nachrich- und das andere Zeitglied einschaltet, und daß bei tenausgabe sperrt. einer Überschreitung oder Unterschreitung derIn the case of the transmission of slow-modulated den, it remains that if the level falls below the threshold The data signals are quickly arranged in the receiver by means of the carrier-frequency signal determines whether the level of the transmission-speaking threshold circuit is a second timer signals is sufficient, the transmitted message is switched on, which determines whether during a certain event Interferences occurring during the transmission cause the level threshold to be exceeded To recognize signals. For this there is a certain reception and that when it is exceeded within set catch level and a circuit arrangement 15 of the set period of time at the output of the Auszur Level monitoring emits two output signals. value switching before the start of the fall below The one signal means that the defined level threshold prevails output signal before threshold through the received carrier frequency remains that any change in the specified Signal is exceeded while the other signal time duration that exceeds the level threshold or If the level falls below the threshold, ao falls below, the switched-on timer switches off and the output of the receiver for the message and the other timer switches on, and that at output blocked. exceeding or falling below the

Bei einer bekannten Schaltungsanordnung wird Pegelschwelle, die während der festgelegten Zeitein Teil des begrenzten trägerfrequenten Signals ab- dauer anhält, am Ausgang der Auswerteschaltung gezweigt, gleichgerichtet und einem Transistorver- as ein diesem Pegelzustand entsprechendes Signal aufstärker zugeführt. Im Kollektorkreis des Transistors tritt.In a known circuit arrangement, the level threshold that occurs during the specified time Part of the limited carrier-frequency signal persists at the output of the evaluation circuit branched, rectified and a transistor ver- as a signal corresponding to this level state is amplified fed. Occurs in the collector circuit of the transistor.

liegt ein Relais, das abfällt, wenn der Pegel des Die Schaltungsanordnung erfordert keine lang-Übertragungskanals um einen bestimmten Wert zeitige Integration zur Erhöhung der Sicherheit unter den Betriebspegel abfällt. Drei Relaiskontakte gegen Fehlanzeige. Das Prinzip der Schaltungsbesorgen die Sperrung der Ausgangsschaltung, eine 30 anordnung macht sich den unterschiedlichen zeit-Alarmauslösung und eine optische Signalisierung liehen Verlauf von Datcnsignalspannung und Stör-(Nachrichtentechnische Zeitschrift 16, Heft 8, spannung zu Nutze. Die Datensignale in Frequenz-August 1963, S. 400). Die Pegelüberwachungsschal- modulations- und Phasenmodulationssystemen betung spricht jedoch auf geringfügige Störungen bei sitzen, abgesehen von der zusätzlichen Amplitudender Nachrichtenübertragung oder während des ge- 35 modulation, durch eine Bandbegrenzung gleiche sperrten Zustandes des Empfängerausganges an. Signalenergie für jedes Nachrichtenelement. Impuls-Kurze Störimpulse steuern die Pegelüberwachungs- störer bewirken hingegen Wechselspannungsimpulse schaltung und damit auch die Empfängerausgangs- im Einpfangsfilter, die beim Ein- und Ausschwinschaltung. gen die Ansprechschwelle der Pegelüberwachungis a relay that drops out when the level of the The circuit arrangement does not require a long transmission channel to a certain value time integration to increase safety falls below the operating level. Three relay contacts against false indication. The principle of the circuit concerns the blocking of the output circuit, an arrangement makes use of the different time-alarm triggering and an optical signaling course of data signal voltage and interference voltage. The data signals in frequency August 1963, P. 400). However, the level monitoring switch modulation and phase modulation system responds to slight disturbances when sitting, apart from the additional amplitudes of the message transmission or during the modulation, due to a band limitation, the same blocked state of the receiver output. Signal energy for each message element. Impulse-short interference impulses control the level monitoring interferers, on the other hand, cause alternating voltage impulse switching and thus also the receiver output in the input filter, which is activated when switching in and out. gen the response threshold of the level monitoring

Eine weitere bekannte verbesserte Schaltung für die 40 mehrmals durchlaufen. Daher wird zunächst eine Pegelüberwachung arbeitet so, daß die Eingangs- möglichst schnell ansprechende Schwellwertschaltung wechselspannung über eine bestimmte Zeit gemittcit eingesetzt, die kurze Unterschreitungen und Uber-(integriert) wird. Dabei entsteht eine mittlere deich- schreitungen der Ansprechschwelle zu erkennen spannung, die die festgelegte Schwelle nicht unter- vermag. Die nachfolgenden Schaltstufen vermögen schreiten soll, wenn Nachrichten übertragen werden. 45 ein Datensignal daran zu erkennen, daß die schnell Unterschreitet oder überschreitet die Gleichspannung ansprechende Schwellwertschaltung während einer während der betrachteten Zeit die Pegelschwelle, so vorgegebenen Zeitdauer keine Schwellwertuntergibt die Ausgangsschaltung nach der betrachteten schreitung anzeigt. Eine weitere sinngemäß gleiche Zeitdauer das dem Pegelzustand entsprechende Aus- Schaltstufe sorgt dafür, daß eine kurze Pegelabsengangssignal ab. Diese verbesserte Schaltungsanord- 50 kung, entstanden aus einer unglücklichen Überlagenung kann jedoch ebenfalls in vielen Fällen nicht rung von Datensignalen und Störsignalen nicht zur zwischen Nachrichtensignalen und Störspannung Anzeige eines Pegelausfalles führt. Durch die Komunterschcidcn. Man kann zwar die Sicherheit gegen- bination zweier nachfolgender Zeitglieder mit einer über Fehlanzeigen durch eine Vergrößerung der Kippschaltung wird erreicht, daß die Kippschaltung Integrationszeit erhöhen, dadurch entstehen aber Ver- 55 den Ein-Zustand nur bei Empfangssignalen annimmt, lustzeiten, die beispielsweise bei Halbduplexbetrieb die eine vorgegebene Mindestzeitdauer anliegen. Auf die Übertragungsgeschwindigkeit wesentlich herab- gleiche Art und Weise lassen sich kurzzeitige Pegelsetzen, absenkungen überbrücken. Ein wesentlicher VorteilAnother well-known improved circuit for the 40 go through several times. Therefore, a Level monitoring works in such a way that the threshold value circuit responds as quickly as possible AC voltage averaged over a certain time, the short undershoots and over- (integrated) will. This results in a mean breach of the dike to detect the response threshold voltage that cannot fall below the specified threshold. The following switching levels are capable of should step when messages are transmitted. 45 a data signal can be recognized by the fact that the fast If the DC voltage falls below or exceeds the appropriate threshold value circuit during a during the time under consideration, the level threshold does not subordinate to a given period of time the output circuit shows after the observed step. Another analogous one Duration of the switching stage corresponding to the level state ensures that a short level output signal away. This improved circuit arrangement resulted from an unfortunate overlay However, in many cases, data signals and interference signals cannot be used between message signals and interference voltage display of a level failure. Through the Komunterschcidcn. It is true that the security against the combination of two subsequent timing elements with one Incorrect displays by enlarging the flip-flop switch achieve that the flip-flop switch Increase the integration time, but this results in Ver 55 only assumes the on state for received signals, Loss times that are present for a specified minimum period of time, for example in half-duplex operation. on the transmission speed is significantly reduced - in the same way, short-term levels can be set, bridge subsidence. A major advantage

Aufgabe der Erfindung ist es, eine Schaltungs- der Schaltungsanordnung liegt auch in der erheb-The object of the invention is to provide a circuit of the circuit arrangement also in the considerable

anordnung zur PegelUbcrwachung zu finden, die eine ^6o liehen Herabsetzung des unerwünschten AnsprcchensTo find an arrangement for level monitoring, which ^borrowed a 6o reduction of the undesirable claims

große Sicherheit gegen fälschliches Anzeigen eines der Pegelüberwachung infolge von Störspannungengreat security against incorrect display of one of the level monitoring as a result of interference voltages

Signalpegels bietet, der durch Störspannungen auf auf der Übertraglingsstrecke, so lange von der fer-Signal level, which is caused by interference voltages on the transmission path, as long as the remote

der Übertragungsstrecke hervorgerufen wird. Die ncn Sendestation noch kein Datensignal ausgesendetthe transmission path is caused. The ncn transmitting station has not yet sent out a data signal

Schaltungsanordnung soll zwischen Datensignal- wird. Die Schaltungsanordnung eignet sich insbeson-Circuitry is intended to be between data signal. The circuit arrangement is particularly suitable

spannungen und Störspannungen am Empfängerein- ⁶5 dere für die Datenübertragung über störanfälligevoltages and interference voltages on the receiver ⁶ 5 others for data transmission via interference-prone

gang unterscheiden. Leitungen, beispielsweise über Wählvcrbindungen imdifferentiate gear. Lines, for example via dial-up connections in the

Die Erfindung löst die Aufgabe dadurch, daß eine Fernsprechnetz, wo die VcrmiltlungseinrichtungenThe invention solves the problem in that a telephone network where the switching facilities

schnell ansprechende Schwellwertschaltung ein Über- beträchtliche Störungen verursachen. Bei praktischenRapidly responding threshold value circuit can cause excessive interference. With practical

Versuchen mit dieser Schaltungsanordnung und einem Vergleich mit den bekannten Schaltungen hat nich gezeigt, daß die Anzahl der Fehlanzeigen, hervorgerufen durch Störspannungen, bei Verwendung der neuen Schaltung um den Faktor 150 bis 200 absinkt. SAttempts with this circuit arrangement and a comparison with the known circuits didn’t shown that the number of false displays caused by interference voltages when using the new circuit drops by a factor of 150 to 200. S.

Die Erfindung wird an Hand von vorteilhaften Aiisflihrungsbelspielen und den dazugehörigen Impulszeitdiagrammen, die in den Figuren dargestellt sind, erläutert.The invention is illustrated by means of advantageous management examples and the associated pulse timing diagrams shown in the figures, explained.

F i g. 1 zeigt in einem Blockschaltbild das Prinzip der neuen Pegelüberwachung·,F i g. 1 shows in a block diagram the principle of the new level monitoring,

Fig, 2 zeigt ein vorteilhaftes Ausführungsbeispiel der Schaltungsanordnung zur Pegelüberwachung;Fig, 2 shows an advantageous embodiment the circuit arrangement for level monitoring;

F i g. 3 zeigt ein Impuls-Zeitdiagramm für die Schaltungsanordnung in Fig. 2.F i g. 3 shows a pulse-time diagram for the circuit arrangement in FIG. 2.

F i g. 1 zeigt das Prinzip der Pegelüberwacbung. Am Eingang E liegt das trägerfrequente Datensignal an und wird im Verstärker V verstärkt. Eine nachfolgende Schwellwertstufe SW spricht beim Überschreiten oder Unterschreiten einer bestimmten so Pegelschwelle an und steuert eine nachgeschaltete Triggerschaltung TR, die aus der trägerfrequenten Wechselspannung rechteckförmige Impulse bildet, deren Zeitdauer ungefähr der halben Trägerfrequenz entspricht. Beim Unterschreiten der Pegelschwelle kippt die Triggerschaltung in die Ruhestellung und verbleibt in diesem Zustand, bis der Empfangspegel erneut die Pegelschwelle überschreitet. Die Schwellwertschaltung SW kann auch mit zwei Schwellen ausgebildet sein. Es besteht dann eine obere Schwelle, bei deren Überschreitung die Triggerschaltung Impulse erzeugt, während erst beim Unterschreiten der unteren Schwelle die Impulserzeugung durch die Triggerschaltung unterbunden wird. Die Triggerschaltung steuert mit den von der Trägerschwingung abgeleiteten Impulsen eine Bewertungsschaltung BW. Diese Bewertungsschaltung besitzt einen Ladekondensator, der mit einer bestimmten Zeitkonstante auf die Betriebsspannung aufgeladen wird. Jeder von der Triggerschaltung abgegebene Impuls enllädt den Kondensator, während in jeder Impulspause- der Kondensator für die Dauer der Pause aufgeladen wird. Beim Ausbleiben der Triggerimpulse, infolge einer Unterschreitung der Pegelschwelle, wird der Kondensator mit einer größeren Ladungsmenge aufgeladen. Bei einer bestimmten Ladungsmenge gibt die Bewertungsschaltung einen Impuls ab, und zwar einen positiven Impuls bei einer Überschreitung der Pegelschwelle und einen negativen Impuls bei einer Unterschreitung der Pegelschwelle. Der positive Impuls steuert beispielsweise das Zeitglied 21 und der negative Impuls steuert das Zeitglied Zl. Es ist jeweils nur eines der beiden Zeitglieder eingeschaltet, so daß ein abwechselnder Betrieb der beiden Zeitstufen erfolgt. Gibt die Bewertungsschaltung einen positiven Impuls ab, so wird das Zeitglied Zl angesteuert und nach einer bestimmten festgelegten Zeitdauer entsteht am Ausgang des Zeitgliedes ein Impuls, der die Auswerteschaltung AS in die dem Datenpegel entsprechende Lage steuert. Die Auswerteschaltung gibt am Ausgang A den Ein-Zustand (Datenpegel vorhanden) ab. Dabei ist jedoch Voraussetzung, daß während der festgelegten Zeitdauer kein negativer Impuls am A.usgang der Bewertungsschaltung auftritt. Tritt während der festgelegten Zeitdauer ein negativer Impuls auf, d. h., daß eine 'Unterschreitung der Pegelschwelle stattgefunden hat, in wird das Zeitglicd ZI sofort gestoppt und das Zeitglied Z2 eingeschaltet. Somit erfolgt keine Beeinflussung der Auswertesclfultung AS, Tritt jetzt wllhrcnd der festgelegten Zeitdauer vom Zeitpunkt der Ansteuerung des Zeitgliedes Z 2 an kein positiver Impuls auf, so gibt dns Zeltglied Z 2 ein Signal ab, das die Auswerteschaltung AS in den Aus-Zustund (Datenpegel fehlt) steuert, Nach jedem Anhalten wird das entsprechende Zeitglied durch den zugehörigen impuls erneut gestartetF i g. 1 shows the principle of level monitoring. The carrier-frequency data signal is present at input E and is amplified in amplifier V. A subsequent threshold level SW responds when a certain level threshold is exceeded or not reached and controls a downstream trigger circuit TR, which forms square-wave pulses from the carrier-frequency alternating voltage, the duration of which corresponds approximately to half the carrier frequency. When the level falls below the threshold, the trigger circuit switches to the rest position and remains in this state until the received level again exceeds the level threshold. The threshold value circuit SW can also be designed with two thresholds. There is then an upper threshold which, when exceeded, causes the trigger circuit to generate pulses, while the trigger circuit does not stop the generation of pulses until the lower threshold is exceeded. The trigger circuit controls an evaluation circuit BW with the pulses derived from the carrier oscillation. This evaluation circuit has a charging capacitor which is charged to the operating voltage with a specific time constant. Each pulse emitted by the trigger circuit charges the capacitor, while in each pulse pause the capacitor is charged for the duration of the pause. If the trigger impulses are not received due to the level falling below the threshold, the capacitor is charged with a larger amount of charge. With a certain amount of charge, the evaluation circuit emits a pulse, namely a positive pulse when the level threshold is exceeded and a negative pulse when the level threshold is undershot. The positive pulse controls, for example, the timing element 21 and the negative pulse controls the timing element Zl. Only one of the two timing elements is switched on, so that the two time stages are operated alternately. If the evaluation circuit emits a positive pulse, the timing element Zl is activated and after a certain fixed period of time a pulse arises at the output of the timing element, which controls the evaluation circuit AS into the position corresponding to the data level. The evaluation circuit outputs the on state (data level available) at output A. However, it is a prerequisite that no negative pulse occurs at the A output of the evaluation circuit during the specified period of time. If a negative pulse occurs during the specified period, that is to say that the level has fallen below the threshold, the timer ZI is stopped immediately and the timer Z2 is switched on. Thus, no influence on the Auswertesclfultung AS, running now takes wllhrcnd the specified time period between the date on the control of the timer Z 2 to no positive pulse so dns tent element is Z 2, a signal which is missing the evaluation circuit AS to the off Zustund (data level ) controls, after each stop the corresponding timer is restarted by the associated pulse

F i g, 2 zeigt ein vorteilhaftes Ausführungsbeispiel, das sich durch besonders geringen Aufwand auszeichnet. Die Schaltungsanordnung in F i g. 2 besitzt zwei Ansprechschwellen. Die Schaltung spricht bei einem ersten Eingangspegel (z.B. -43dBm) an und gibt den Ein-Zustand am Ausgang ab, Bei einem zweiten Eingangspegel (z.B. -48dBm) spricht die Schaltung ebenfalls an und gibt am Ausgang den Aus-Zustand ab. Es entsteht damit eine Hysterese, bei der der Ein-Zustand um einen bestimmten Pegelwert über dem Pegelwert des Aus-Zustandes liegt.FIG. 2 shows an advantageous exemplary embodiment which is characterized by particularly little effort. The circuit arrangement in FIG. 2 has two response thresholds. The circuit speaks for you first input level (e.g. -43dBm) and gives the on-state at the output, with a second The circuit also responds to the input level (e.g. -48dBm) and indicates the off state at the output away. This creates a hysteresis in which the on-state is a certain level above the Level value of the off-state is.

Das empfangene Wechselspannungssignal zum Ansteuern der Pegelüberwachung gelangt aus einer Stufe des Begrenzerverstärkers an den Eingang El. Das Empfangssignal muß im Begrenzerverstärker dort abgenommen werden, wo die davorliegsnden Stufen bei den Eingangspegeln in der Nähe der Schwellen für das Ansprechen und Abfallen noch nicht in der Begrenzung arbeiten. Das am Eingang El anliegende Signal zeigt Zeile 1 in F i g. 3 Die Zeile 1 zeigt den Signalverlauf, dargestellt an Hand der positiven Halbwellen für kleine Eingangspcgel. Dabei stellt .51 die Pegelansprechschwellc und S2 die Pegelabfallschwelle dar. Das empfangene Signal gelangt unter Umständen nach Zwischenschaltung einer Trennstufe an eine Schmitt-Trigger-Schaltung, die aus den Transistoren Tl und T3 besteht. Die Schmitt-Stufe tastet das Empfangssignal ab, und zwar kippt die Stufe beim Überschreiten des Schwellwertes durch die Wechselspannung in die Arbeitslage und beim Unterschreiten des Schwellwcrtes in den Ruhezustand zurück. Aus der Wechselspannung entsteht die in Zeile 2 (F i g, 3) abgebildete Impulsfolge, die am Ausgang des Transistors T3 auftritt. Mit Hilfe des einstellbaren Widerstandes R 1 läßt sich die Ansprechschwelle einstellen. Die Impulse (Zeile 2 in Fig. 3) steuern den Transistor TA jeweils für die Dauer eines Impulses in den leitenden Zustand, so daß der Transistor zwischen den Impulsen gesperrt ist. Im gesperrten Zustand des Transistors T4 lädt sich der Kondensator C1 mit der Betriebsspannung I UB über den Widerstand R 2 auf. Ein positiver Eingangsimpuls steuert den Transistor T4 in den leitenden Zustand, so daß der Kondensator C1 über die leitende Schaltstrecke des Transistors nicderohmig kurzgeschlossen ist. Damit erfolgt eine rasche Entladung des Kondensators Ci. Die Spannung am Kondensator C1 ist in Zeile 3 der Fig. 3 dargestellt. Die Aufladezeitkonstante R 1, Cl ist so gewählt, daß die Aufladung des Kondensators während einer Impulsperiode die Schaltschwelle (S3 in Zeile 3, Fig. 3) des Transistors TS nicht erreicht. Beim Ausbleiben der positiven Impulse der Schmitt-Stufe für eine längere Zeitdauer erreicht die Aufladung des Kondensators C ί die Sehaltschwelle .V3 (Zeile 3 in Fig. 3) des Transistors T5, der dadurch in den gesperrtL-n Zustand gelangt. Erst ein positiver Impuls von der Schmitt-Stufe vermag den Kondensator Cl zu entladen und damit den Transistor T 5 wieder in den leitenden Zustand zu steuern. Das anThe received AC voltage signal for controlling the level monitoring comes from a stage of the limiter amplifier to the input El. The received signal must be picked up in the limiter amplifier where the preceding stages do not yet work in the limit at the input levels in the vicinity of the thresholds for the response and fall. The signal at the input signal El indicates row 1 in F i g. 3 Line 1 shows the signal curve, shown using the positive half-waves for small input levels. 51 represents the level response threshold and S 2 represents the level drop threshold. The received signal may reach a Schmitt trigger circuit, which consists of the transistors T1 and T3, after an isolating stage has been interposed. The Schmitt stage scans the received signal, namely the stage tilts back into the working position when the AC voltage exceeds the threshold value and back into the idle state when the threshold value is undershot. The pulse sequence shown in line 2 (Fig. 3), which occurs at the output of transistor T3, arises from the alternating voltage. The response threshold can be set with the aid of the adjustable resistor R 1. The pulses (line 2 in Fig. 3) control the transistor TA for the duration of a pulse in the conductive state, so that the transistor is blocked between the pulses. When the transistor T4 is blocked, the capacitor C1 is charged with the operating voltage I UB via the resistor R 2. A positive input pulse controls the transistor T4 to the conductive state, so that the capacitor C1 is short-circuited in a non-ohmic manner across the conductive switching path of the transistor. This results in a rapid discharge of the capacitor Ci. The voltage across the capacitor C1 is shown in line 3 of FIG. The charging time constant R 1, Cl is chosen so that the charging of the capacitor does not reach the switching threshold (S3 in line 3, FIG. 3) of the transistor TS during one pulse period. If the positive pulses of the Schmitt stage are absent for a longer period of time, the charging of the capacitor C ί reaches the Sehaltschwelle .V3 (line 3 in Fig. 3) of the transistor T5, which thereby enters the blockedL-n state. Only a positive pulse from the Schmitt stage is able to discharge the capacitor Cl and thus control the transistor T 5 to the conductive state again. That on

der Kollektor-Elektrode des Transistors 75 auftretende Ausgangssignal zeigt die Zeile 4 in Fi g. 3. Die Umsteuerung des Transistors 75 vom leitenden Zustand in den gesperrten Zustand bedeutet ein Überschreiten der Pegelabfallschwelle SZ (Zeile 1 in Fig. 3)..; Nach dem Unterschreiten der Pegelabfallschwclle erfolgt eine Überschreitung der Pegelansprechschwelle. the output signal occurring at the collector electrode of transistor 75 is shown in line 4 in FIG. 3. The reversal of the transistor 75 from the conductive state to the blocked state means that the level drop threshold SZ is exceeded (line 1 in FIG. 3) ..; After falling below the level drop threshold, the level response threshold is exceeded.

Nach dem Unterschreiten der Pegelabfallschwe.lle befindet sich der Transistor 75 im gesperrten Zustand, und über den Widerstand R 3 wird vom Kollektor des Transistors 75 für die Dauer des gesperrten Zustandes eine Rückkopplung oewirkt, die am Eingang des Transistors 72 die Ansprechschwelle 51 (Zeile 1 in F i g. 3) schafft. Durch die Rückkopplung über den Widerstand /?"3 erfolgt eine Umschaltung der Abfallschwelle auf die Ansprechschwelle, und somit entsteht eine Hysterese zwischen Ein- und Abschalten. After falling below the level drop threshold, the transistor 75 is in the blocked state, and via the resistor R 3, the collector of the transistor 75 causes a feedback for the duration of the blocked state, which at the input of the transistor 72 the response threshold 51 (line 1 in Fig. 3) creates. The feedback via the resistor /? "3 switches the drop-out threshold to the response threshold, thus creating a hysteresis between switching on and off.

Die Auswertung der am Ausgang des Transistors 75 auftretenden Ausgangssignale (Zeile 4, Fig.?) besorgen zwei Zeltglieder und eine Ausweiteschaltung. The evaluation of the output signals occurring at the output of transistor 75 (line 4, Fig.?) get two tent sections and an extension switch.

Beim Überschreiten der Ansprechschwelle 51 (Zeile 1 in F i g. 3) entsteht am Ausgang des Transislors 75 eine positive Flanke, die über den Transistor 76, der als Negator arbeitet, den Transistor 77 in den gesperrten Zustand schaltet. Dadurch wird das Zeitglied, das der Ansprechschwelle zugeordnet ist und aus dem Widerstand R 4 und dem Kondensator Cl besteht, eingeschaltet. Der Kondensator C2 lädt sich über den Widerstand RA auf. Mit Hilfe einer Zencrdiode Zl wird eine bestimmte Spannungsschwelle eingestellt. Die Kondensatoraufladung ist in Zeile 5 der F i g. 3 dargestellt, die Spannungsschwelle durch die Zenerdiode ist mit 54 bezeichnet. Ein Unterschreiten der Abfallsehwelle erzeugt eine negative Flanke im Ausgangssignal des Transistors 75, und diese steuert den Transistor 77 in den leitenden Zustand, so daß der Kondensator C 2 sehr schnell niederohmig gegen Erde entladen wird. Die Schwelle 54 kann nur erreicht werden, wenn während der gesamten Zeitdauer t\ (Zeile 5 in Fig. 3) der Spannungswert für die Überschreitung der Ansprechschwelle von der schnell ansprechenden Schwellwertschaltung abgegeben wird. Falls der Kondensator Cl wieder entladen wird, wie dies beim Eintreffen einer Störspannung der Fall ist, so muß er nach dem Aufhören der Störspannung erneut von Beginn an aufgeladen werden. Die hinter der Zenerdiode Zl auftretende so Spannung ist in Zeile 6 der F i g. 3 dargestellt. Diese Spannung steuert den Transistor Γ10, der gleichstrommüßig den Transistor 712 beeinflußt. Die Transistoren 711 und 712 bilden eine Kippschaltung, die zwei stabile Lagen einnimmt (Ein-Zustand und Aus-Zustand) und glcichstromma'ßig durch die beiden Transistoren 79 und 710 umgesteuert wird. Am Ausgang A erscheinen entsprechend der Lage der Kippschaltung zwei unterschiedliche Ausgangssignalc. Das eine Alisgangssignal entspricht dem Zustand, daß die Ansprechschwelle vom Pegel Überschritten ist, wlihrcnd das andere Ausgangssignal den Pcgclzusland bei Unterschreitung der Abfallschwclle kennzeichnet. When the response threshold 51 (line 1 in FIG. 3) is exceeded, a positive edge occurs at the output of the transistor 75 which switches the transistor 77 to the blocked state via the transistor 76, which operates as an inverter. As a result, the timer, which is assigned to the response threshold and consists of the resistor R 4 and the capacitor C1 , is switched on. The capacitor C2 charges through the resistor RA . A specific voltage threshold is set with the aid of a Zener diode Zl. The capacitor charge is shown in line 5 of FIG. 3, the voltage threshold through the Zener diode is denoted by 54. Falling below the falling visual wave produces a negative edge in the output signal of transistor 75, and this controls transistor 77 into the conductive state, so that capacitor C 2 is discharged very quickly with low resistance to ground. The threshold 54 can only be reached if the voltage value for exceeding the response threshold is emitted by the rapidly responding threshold value circuit during the entire time period t (line 5 in FIG. 3). If the capacitor C1 is discharged again, as is the case when an interference voltage arrives, it must be charged again from the beginning after the interference voltage has ceased. The voltage occurring behind the Zener diode Zl is shown in line 6 of FIG. 3 shown. This voltage controls transistor Γ10, which influences transistor 712 without direct current. The transistors 711 and 712 form a flip-flop which assumes two stable positions (on-state and off-state) and is reversed with equal currents by the two transistors 79 and 710. Two different output signals appear at output A , depending on the position of the flip-flop. One output signal corresponds to the state that the response threshold has been exceeded by the level, while the other output signal identifies the country of destination when the level falls below the waste threshold.

Bei einem Unterschreiten der Abfallschwclle .92 Zeile 1 in V i f>, 3) einstellt am Ausgung des Transistors 75 ein negativer Impuls. Dieser Impuls bewirkt einerseits, daß der Kontk-nsator C2 rasch ent laden wird und andererseits, daß der Transistor Ti in den gesperrten Zustand gelangt. Somit kann sicr der Kondensator C 3 über den Widerstand .R 5 aufladen. Beim Pcgelausfall lädt sich der Kondensatoi C3 so lange auf, bis der Schwellwert 55, der durch die Zenerdiode Z 2 gegeben ist, erreicht wird. Die arr Kondensator C3 entstehende Spannung ist in Zeile 1 der F i g. 3 dargestellt. Die Zeit, die bis zum Erreichen des Schwellwertes 55 vergeht, ist mit ti bezeichnet. Hinter der Zenerdiode Z2 entsteht die in Zeile 8 der F i g. 3 angegebene Spannung, die den Transistor 79 steuert. Der Transistor 79 beeinflußt gleichstrommäßig die Kippschaltung mit den Transistoren 711 und 712. If the threshold falls below .92 line 1 in V i f>, 3), a negative pulse occurs at the output of transistor 75. This pulse has the effect, on the one hand, that the contactor C2 is charged quickly , and, on the other hand, that the transistor Ti goes into the blocked state. Thus, the capacitor C 3 can be charged via the resistor .R 5. In the event of a Pcgel failure, the capacitor C3 charges until the threshold value 55, which is given by the Zener diode Z 2, is reached. The voltage produced by the capacitor C3 is shown in line 1 of FIG. 3 shown. The time that elapses until the threshold value 55 is reached is denoted by ti. Behind the Zener diode Z2, the line 8 of FIG. 3 voltage that controls transistor 79. The transistor 79 influences the flip-flop with the transistors 711 and 712 in terms of direct current.

Wie die Zeile 9 der Fig. 3 zeigt, steuert jeweils eine positive Flanke des Ausgangssignals nach dei Zenerdiode Zl (Zeile 6 in Fig. 3) den Transistor 710 und damit auch den Transistor 712. In gleicher Weise steuert eine positive Flanke des Ausgangssignals nach der ZenerdiodeZl (Zeile 8 in Fig. 3) den Transistor 79 und damit auch den Transistor 711. Somit kippt die Kippschaltung zwischen den beiden Lagen hin und her. Die Kippschaltung kann jedoch erst nach der Zeitdauer t\ bei einer Überschreitung und nach der Zeitdauer /2 bei einer Unterschreitung der entsprechenden Pegelschwelle umgesteuert werden.As line 9 of FIG. 3 shows, a positive edge of the output signal after the Zener diode Zl (line 6 in FIG. 3) controls transistor 710 and thus also transistor 712. In the same way, a positive edge of the output signal controls after Zener diode Z1 (line 8 in Fig. 3) the transistor 79 and thus also the transistor 711. Thus, the flip-flop toggle between the two layers. The toggle switch can, however, only be reversed after the time period t \ if the level is exceeded and after the time period / 2 if the level falls below the corresponding level threshold.

Die Kippschaltung speichert den Pegelzustand, so daß eine Ausgabe des Pegelzustandes am Ausgang A dann erfolgt, wenn die schnell ansprechende Schwellwertschaltung nach einer Überschreitung während der Zeitdauer /1 und nach einer Unterschreitung während der Zeitdauer ti keine Pegeländerung meldet. Nach einer Überschreitung der Ansprechschwelle durch den Pegel kann nur durch eine Unterschreitung der Abfallschwelle, die während der Zeit ti andauert, die Kippschaltung umgesteuert werden. Andererseits kann bei einer Unterschrcitung der Abfallschwelle durch den Pegel nur eine Überschreitung der Ansprechschwelle, die während der gesamten Zeit /1 andauert, die Kippschaltung umsteuern. Kurzzeitige Pegeländerungen, die die beiden Schwellen über- bzw. unterschreiten, so wie es in Zeile 1 der F i g. 3 gezeigt ist, können keine Änderung des Ausgangssignals (Zeile 9 in F i g. 3) der Kippschaltung bewirken.The flip-flop saves the level state so that the level state is output at output A when the rapidly responding threshold value circuit reports no level change after exceeding it during the period / 1 and after falling below it during the period ti. After the level has exceeded the response threshold, the flip-flop can only be reversed by falling below the drop-out threshold, which lasts during the time ti. On the other hand, if the level falls below the dropout threshold, the triggering circuit can only be reversed if the response threshold is exceeded, which lasts for the entire time / 1. Brief level changes that exceed or fall below the two thresholds, as shown in line 1 of FIG. 3 cannot cause any change in the output signal (line 9 in FIG. 3) of the flip-flop.

Claims

Patent claims:

1. Schaltungsanordnung zur Pegelüberwachung in Übertragungssystemen mit Frequenz- oder Phasenmodulation mit einer Auswerteschaltung, die ein erstes Signal abgibt, wenn eine bestimmte Pegelschwelle durch die Trägerfrequenz überschritten wird, und die ein zweites Signal abgibt, wenn die Pegelschwelle durch die Trägerfrequenz unterschritten wird, dadurch gekennzeichnet, daß eine schnell ansprechende Schwellwertschaltung (SW, TR, BW) ein Überschreiten der Pegclschwelle durch das Trligcrfrcqucnzsignat erkennt und ein erstes Zeitglied (ZI) einschaltet, das feststellt, ob während einer bestimmten Zeitdauer eine Unterschreitung der Pegelschwellc erfolgt und daß bei einer Unterschrcitung innerhalb der festgelegten Zeitdauer um Ausgang (A) der Auswcrtcschultungi/lS) das vor Beginn der Überschreitung der Pcgelsehwollc herrschende Ausgangssignal vorhanden bleibt, dttß bei Unter-1. Circuit arrangement for level monitoring in transmission systems with frequency or phase modulation with an evaluation circuit which emits a first signal when a certain level threshold is exceeded by the carrier frequency, and which emits a second signal when the level threshold is undershot by the carrier frequency, characterized that a quickly responding threshold value circuit (SW, TR, BW) recognizes that the level threshold is exceeded by the Trligcrfrcqucnzsignat and switches on a first timer (ZI) which determines whether the level threshold is undershot during a certain period of time and if the level falls below the threshold specified time period around output (A) of the evaluation training (/ IS) that the output signal prevailing before the start of the exceedance of the Pcgelsehwollc remains present, i.e. if the

(b(b

When the level threshold is reached by the carrier-frequency signal, the rapidly responding threshold value circuit switches on a second timer (Z 2) which determines whether the level threshold is exceeded during a certain period of time and that if the level threshold is exceeded within the specified period of time at the output (4, 4) of the evaluation circuit (AS) that before the start of falling below the. The level threshold prevailing output signal remains, that any change in the specified time that exceeds or falls below the level threshold, switches off the switched-on timer and switches on the other timer, and that if the level threshold, which lasts for the specified time, is exceeded or fallen below, at the output of the Evaluation circuit a signal corresponding to this level condition occurs.

2. Circuit arrangement according to claim 1, characterized in that a Schmitt trigger stage (TR) with an adjustable threshold value is arranged as a fast-responding threshold value circuit, that the Schmitt trigger stage controls an evaluation circuit (BW) which, at the output, is exceeded the level threshold by the received signal emits a first signal and, if the level falls below the threshold, emits a second signal that the first signal switches on a first timer (Zl), that the second signal switches on a second timer (Z 2), the other timer immediately is stopped, and that the outputs of the two timing elements are connected to an evaluation circuit (AS) .

3. Circuit arrangement according to claim 2, characterized in that a transistor (Γ4) is arranged at the output of the Schmitt trigger stage (T 2, T 3) , that the switching path of the transistor (T 4) parallel to the capacitor (Cl) one .RC element, which is connected to the operating voltage, that a transistor (TS) with a certain threshold value (R6, R7) is arranged on the capacitor, that at the output of the transistor (T 5) the two timing elements (C 2, C 3) that the output of each timing element leads to the control electrode of a transistor T9, TW) , the switching paths of which are parallel to the switching paths of the two transistors (ΠΙ, Γ12) of a bistable multivibrator.

4. Circuit arrangement according to claim 3, characterized in that a /? C element is arranged as the timing element (Z 1, Z 2] , which is connected to the operating voltage, that parallel zurr capacitor (C 2, C 3) a transistor ( Γ7, 78 ^ is arranged that the transistor is controlled by the upstream evaluation circuit (T5) that the capacitor (C 2, C3) has a threshold value element that is permeable at a certain voltage on the capacitor and the flip-flop circuit (TIl, Γ12 ) changes course.

5. Circuit arrangement according to claim 4, characterized in that a Z ^ ner diode (Zl, Z 2) is arranged as Schwellwertgliec.

1 sheet of drawings 109627 /: