DE1937568A1

DE1937568A1 - Line receiver for a two-channel complementary signal carrying transmission link

Info

Publication number: DE1937568A1
Application number: DE19691937568
Authority: DE
Inventors: Schwartz Dipl-Ing Guenter; Page Dipl-Ing Hans Peter
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1969-07-24
Filing date: 1969-07-24
Publication date: 1971-02-11

Description

Lieftungsempfäger für eine zweikanalige, antivalente Signale führende Übertragungsstrecke Die Erfindung bezieht sich auf einen Leitungsempfänger für eine zweikanalige, antivalente Signale führende übertragungsstrecke. Delivery recipient for a two-channel, complementary signal leading Transmission link The invention relates to a line receiver for a two-channel, complementary signals carrying transmission path.

Bei der Ubertragung elektrischer Steuersignale mit nur einem Übertragungskanal lassen sich die an dessen. Ausgang im Fehlerfalle z.B. infolge Surzschluß, Erdschluß, Drahtbruch oder induzierter Störspannung anstehenden Spannungen nicht von den Steuersignalen unterscheiden.When transmitting electrical control signals with only one transmission channel let the at that. Output in the event of a fault, e.g. as a result of a short circuit, earth fault, Wire breakage or induced interference voltage are not affected by the control signals differentiate.

Deshalb wird zur Erhöhung der Sicherheit der Übertragung von Steuersignalen oft das bekannte Zweikanalsystem eingesetzt, bei dem beide Kanäle mit zueinander antivalenten Signalen betrieben werden. Treten im tbertragungsweg oder an den einspeisenden bzw. empfangenden Einheiten Fehler auf, so verschwindet meist die Antivalenz der Signale auf beiden Leitungen. Die Sicherheit dieser Übertragungsmethode beruht darauf, daß die Wahrscheinlichkeit für das Zusammentreffen zweier sich kompensierender Fehler, d.h. gleichzeitig ein Fehler in jedem Kanal nur sehr gering ist. Es genügt daher die Antivalenz der Signale auf beiden Leitungen zu überwachen. Bei Fortfall der Antivalenz rufen die bekannt gewordenen Schaltungenanordnungen eine Anzeige hervor und schalten meist den Übertragungsweg einschließlich der angeschlossenen Geräte ab (DP 1 143 230).Therefore, to increase the security of the transmission of control signals often the well-known two-channel system is used, in which both channels with each other complementary signals are operated. Occur in the transmission path or at the infeed or receiving units show errors, the antivalence usually disappears the Signals on both lines. The security of this transmission method is based on that the probability for the coincidence of two compensating errors, i.e. at the same time an error in each channel is only very small. It is therefore sufficient to monitor the non-equivalence of the signals on both lines. If the The circuit arrangements that have become known produce a display of non-equivalence and usually switch the transmission path including the connected devices from (DP 1 143 230).

Ein wesentlicher Nachteil dieser Schaltungsanordnungen besteht darin, daß auch Störspannungen die Anlagen abschalten. Insbesondere bei niedrigen Signalpegeln, wie sie bei datenverarbeitenden Geräten und Anlagen vor--kommen, sind die Antivalenz aufhebende Störspannungen auf den Leitungen nicht immer zu vermeiden. Eine Abschaltung ist bei solchen Geräten und Anlagen z.B. während der Steuerung von Prozessen meist äußerst unerwünscht.A major disadvantage of these circuit arrangements is that that interference voltages also switch off the systems. Especially at low signal levels, as they occur with data processing devices and systems, are the antivalence canceling interference voltages on the lines cannot always be avoided. A shutdown is mostly found in such devices and systems, e.g. during the control of processes extremely undesirable.

Aus diesen Gründen konnten die bekanntes Schaltungsanordrungen für die Übertragung mittels antivalenter Signale bei datenverarbeitenden Geräten und Anlagen nicht ausgenutzt werden.For these reasons, the known circuit arrangements for the transmission by means of complementary signals in data processing devices and Facilities are not used.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zu entwickeln, die bei Ansteuerung durch ein ZweikanalsJstem mit antivalenten Signalen Fehler der übertragenen Information erkennt und bei einem ehler die vor dem Fehlerfall an ihrem Eingang anstehende Information an ihrem Ausgang bis zum Verschwinden des Fehlers aufrechterhält. Mittels eier solchen Anordnung werden z.B. wichtige, von einem «mpfanger zu quittierende Betätigungssignale durch eine Störung nicht vorgetäuscht sondern hbchstens für die Dauer der Störung verzögert, f-alls das Betätigungssignal während der Stbrung beginnt, ErfindungsgemäB wird die Aufgabe dadurch gelöst, daß zwei Flipflops hinsichtlich beider Ein- und Ausgänge in Reihe geschaltet sind und daß die Reihenschaltung bei antivalenten Eingangssignalen ntsprechende antivalente Ausgangssignale und bei nicht antivalenten Eingangssignalen die vor dem Auftreten der Nicht-Antivalenz an den Ausgängen anstehenden Signale aufweist. Für die Verwirklichung der Schaltung wird ein bei Flip;flpos vorkommender Schaltzustand vorteilhaft ausgenutzt, der allgemein als unbestimmt, nachteilig oder "irregulär" bezeichnet und beim Aufbau logischer Steuerungen nicht angewendet wurde. Es ist dies der Schaltzustand, bei dem die Eingänge eines Flipflops gleichzeitig die gleichen Eingangssignale führen und die Ausgänge des Flipflops ehenfalls gleiche, gegenüber den Eingangssignalen invertierte Signale aufweisen. Im Unterschied dazu tritt bei Flipflops noch ein Schaltzustand auf, bei dem bei ebenfalls gleichen, gleichzeitig an den Eingängen herrschenden Signalen der vor dem Übergang der Eingangssignale auf gleiche Werte an den Ausgängen vorhandene Schalt zustand erhalten bleibt. Stellt sich der zuerst erwähnte Schaltzustand des Flipflops bei L-Signal auf den Eingängen ein, dann liegt der zweite Schalt zustand nur bei 0-Signal an den Eingängen vor. Es sind auch Flipflops bekannt, bei denen bei umgekehrter Reihenfolge der Eingangssignale die beschriebenen Schaltzustände vorkommen. Treten an den Eingängen des ersten Flipflops der Reihenschaltung diejenigen übereinstimmenden Signale gleichzeitig auf, bei denen der Speicherzustand keine Änderung erfährt, dann bleibt auch der Schaltzustand des zweiten Flipflops erhalten d.h. die Ausgänge der b.tertragungskanä le führen die gleichen zueinander antivalenten Signale wie vor dem Auftreten gleicher Signale an den Eingängen.The invention is based on the object of a circuit arrangement to develop when controlled by a two-channel system with non-equivalent signals errors in the transmitted information recognizes and a ehler the information pending at its input before the error occurred at its output maintains until the error disappears. By means of such an arrangement For example, important actuation signals to be acknowledged by a receiver are transmitted a fault is not simulated but is delayed at most for the duration of the fault, If the actuation signal begins during the malfunction, the The object is achieved in that two flip-flops with regard to both inputs and outputs are connected in series and that the series connection for complementary input signals Corresponding complementary output signals and non-complementary input signals the signals present at the outputs before the non-antivalence occurred having. For the realization of the circuit, an occurring with Flip; flpos is used Switching state advantageously exploited, which is generally considered indefinite, disadvantageous or "irregular" and was not used when building logic controls. This is the switching state in which the inputs of a flip-flop simultaneously carry the same input signals and the outputs of the flip-flop possibly have the same signals that are inverted with respect to the input signals. In contrast to this, with flip-flops there is still a switching state in which with likewise, signals prevailing at the inputs at the same time are similar to the prevailing signals the transition of the input signals to the same values at the outputs state is retained. If the first mentioned switching state of the flip-flop occurs with an L signal on the inputs, the second switching status is only included 0 signal at the inputs. There are also known flip-flops in which the reverse Sequence of the input signals the switching states described occur. Step those matching at the inputs of the first flip-flop of the series circuit Signals at the same time, in which the memory state does not change, then the switching state of the second flip-flop is retained, i.e. the outputs of the transmission channels carry the same mutually complementary signals as before the same signals appear at the inputs.

Gelangen an die Eingänge des ersten Flipflops dagegen diejenigen übereinstimmenden Signale gleichzeitig, die gleiche Signale auf den Ausgängen bewirken, dann bilden diese Signale für das zweite Flipflop diejenigen, die dessen Schaltzustand nicht ändern. Die Ausgänge der beiden Übertragungskanäle zeigen die gleichen antivalenten Signale wie vor dem Auftreten gleicher Eingangssignale.If, on the other hand, the inputs of the first flip-flop reach the inputs, those that match Signals simultaneously, which cause the same signals on the outputs, then form these signals for the second flip-flop are those its switching status do not change. The outputs of the two transmission channels show the same complementary ones Signals as before the occurrence of the same input signals.

In einer bevorzugten Ausgestaltung der erfindungsgemäßen Schaltungsanordnung ist vorgesehen, daß die Flipflops aus kreuzgekoppelten NAND-Gattern zusammengesetzt sind.In a preferred embodiment of the circuit arrangement according to the invention it is provided that the flip-flops are composed of cross-coupled NAND gates are.

Eine weitere zweckmäßige Ausgestaltung besteht darin, daß die Flipflops aus kreuzgekoppelten NOR-Gattern zusammengesetzt sind.Another useful embodiment is that the flip-flops are composed of cross-coupled NOR gates.

Beide Ausgestaltungen stellen einfache, zuverlässige und besonders wirtschaftliche Anordnungen dar.Both configurations are simple, reliable and special economic arrangements.

In einer besonders zweckmäßigen Ausgestaltung sind die Flipflops Teil eines integrierten Schaltkreises.In a particularly expedient embodiment, the flip-flops are part an integrated circuit.

Diese Anordnung ist sehr gusstig, da die Schaltungsanordnung nahe bei den von dem Übertragungsweg gespeisten Einheiten oder Geräten montiert sein kann.This arrangement is very cast as the circuit arrangement is close be mounted on the units or devices fed by the transmission path can.

Im folgenden wird die Erfindung anhand von Ausführungsbeispielen mittels einer Zeichnung näher erläutert.In the following the invention is based on exemplary embodiments by means of a drawing explained in more detail.

Es zeigen: Fig. 1 eine Schaltungsanordnung mit NAi-Gattern, Fig. 2 eine Schaltungsanordnung mit NOR-Gattern.They show: FIG. 1 a circuit arrangement with NAi gates, FIG. 2 a circuit arrangement with NOR gates.

Gemäß Fig. 1 bilden Leitungen 1 und 2 einen zweikanaligen Übertragungsweg. Die Leitungen 1 und 2 sind vorzugsweise miteinander verdrillt. Die Leitung 1 ist mit dem Eingang eines NAND-Gatters 3 und die Leitung 2 mit dem Eingang eines NAND-Gatters 4 verbunden. Die NAND-Gatter 3 und 4 sind kreuzgekoppelt und bilden ein Flipflop. Der Ausgang des Gatters 3 ist an einen Eingang des NAND-Gatters 5 und der Ausgang des Gatters 4 an einen Eingang des NAND-Gatters 6 angeschlossen. Die NAND-Gatter 5 und 6 sind ebenfalls kreuzgekoppelt und bilden ein Flipflop. Die Ausgänge der NtND-Gatter 5 und 6 speisen eine nicht näher bezeichnete, an den Ubertragungsweg angeschlossene Einheit.According to FIG. 1, lines 1 and 2 form a two-channel transmission path. The lines 1 and 2 are preferably twisted together. Line 1 is to the input of a NAND gate 3 and the line 2 to the input of a NAND gate 4 connected. The NAND gates 3 and 4 are cross-coupled and form a flip-flop. The output of the gate 3 is connected to an input of the NAND gate 5 and the output of the gate 4 is connected to an input of the NAND gate 6. The NAND gates 5 and 6 are also cross-coupled and form a flip-flop. The outputs of the NtND gates 5 and 6 feed an unspecified one to the transmission path connected unit.

Führt die Leitung 1 ein L-Signal unb die Leitung 2 ein O-Signal, dnnn weist der Ausgang des Gatters 3 ein O-Signal und der Ausgang des Gatters 4 ein L-Signal auf. Mit O-Signal am Eingang des Gatters 5 und L-Signal am Eingang des Gatters 6, stellt sich am Ausgang eines Gatters 5 ein Signal und am Ausgang des Gatters 6 ein O-Signal ein. Führt die Leitung 1 ein O-Signal und die Leitung 2 ein L-Signal, so tritt am Ausgang des Gatters 5 ein Signal und am Ausgang des Gatters 6 ein Signal auf.If line 1 carries an L signal and line 2 has an O signal, thin the output of gate 3 has an 0 signal and the output of gate 4 has an L signal on. With an O signal at the input of gate 5 and L signal at the input of gate 6, a signal arises at the output of a gate 5 and at the output of Gate 6 a 0 signal. Line 1 introduces a 0 signal and line 2 introduces L signal, a signal occurs at the output of gate 5 and at the output of the gate 6 a signal.

Ändert sich auf der Leitung 2 das Signal von 0 auf L bei gleichbleibendem L-Signal auf der Leitung 4, dann bleiben die Ausgänge der Gatter 3 und 4, 0- bzw0 L-Signal und die Ausgänge der nachgeschalteten Gatter 5 und 6, 1- bzw. Signal, solange erhalten, bis die Antivalenz der Signale auf den Leitungen 1 und 2 wiederhergestellt ist. Ändert sich auf der Leitung 1 das Signal von 0 auf L bei gleichbleibendem Signal auf der Leitung 2, so bleiben die Ausgänge der Gatter 3 und 4 mit 1- bzw. O-Signal bestehen und die Ausgänge der Gatter 5 und 6 führen unverändert 0- bzw. Signal.If the signal on line 2 changes from 0 to L while it remains the same L signal on line 4, then the outputs of gates 3 and 4 remain 0 or 0 L signal and the outputs of the downstream gates 5 and 6, 1- or signal, as long as until the non-equivalence of the signals on lines 1 and 2 is restored is. If the signal on line 1 changes from 0 to L with the signal remaining the same on line 2, the outputs of gates 3 and 4 remain with a 1 or 0 signal exist and the outputs of gates 5 and 6 carry an unchanged 0 or signal.

Geht auf der Leitung 1 das Signal auf 0 zurück bei gleichbleibendem O-Signal auf der Leitung 2, dann zeigen die Ausgänge der Gatter 3 und 4 beide L,SagnalQ die an die Eingänge der Gatter 5 und 6 gelangen. Bei Signal an den Eingängen ändern die Gatter 5 und 6 ihre Ausgangssignale L- bzw. O-Signal nicht.If the signal on line 1 goes back to 0 while it remains the same A 0 signal on line 2, then the outputs of gates 3 and 4 both show L, SagnalQ which reach the inputs of gates 5 and 6. Change when there is a signal at the inputs the gates 5 and 6 do not have their output signals L or O signal.

Hat die Leitung 1 ein L-Signal bei einer Änderung des Signals von L auf O auf der Leitung 2, so stellen sich die Ausgänge der Gatter 3 und 4 beide auf L-Signale ein. Bei L-Signal an den Eingängen bleiben die Ausgangssignale der Gatter 5 und 6, 0- bzw.If line 1 has an L signal when the Signal from L to O on line 2, the outputs of gates 3 and 4 are both set for L signals. With an L signal at the inputs, the output signals of the Gate 5 and 6, 0 or

Signal, erhalten.Signal received.

Gemäß Fig. 2 bilden die Leitungen 7 und 8 einen zweikanaligen Ubertragungsweg. Die Leitung 7 ist mit dem Eingang eines NOR-Gatters 9 und die Leitung 8 mit dem Eingang eines NOR-Gatters 10 verbunden. Die NOR-Gatter 9 und 10 sind kreuzgekoppelt und bilden ein Flipflop. Der Ausgang des Gatters 9 ist an einen Eingang eines NOR-Gatters 11 und der Ausgang des Gatters 10 an einen Eingang eines NOR-Gatters 12 angeschlossen.According to FIG. 2, lines 7 and 8 form a two-channel transmission path. The line 7 is with the input of a NOR gate 9 and the line 8 with the Input of a NOR gate 10 connected. The NOR gates 9 and 10 are cross-coupled and form a flip-flop. The output of the gate 9 is connected to an input of a NOR gate 11 and the output of the gate 10 is connected to an input of a NOR gate 12.

Die Gatter 11 und 12 sind ebenfalls kreuzgekoppelt und bilden ein Flipflop.The gates 11 and 12 are also cross-coupled and form a Flip-flop.

Bei Signal auf der Leitung 7 und O-Signal auf der Leitung 8 weisen die Ausgänge der Gatter 9 und 10 0- bzw. L-Signal und die Ausgänge der Gatter 11 und 12 I, bzw. 0Signal auf. Haben die Leitungen 7 ein O-Signal und 8 ein Signal, dann zeigen die Ausgänge der Gatter 9 und 10 1- bzw. O-Signal und die Ausgänge der Gatter 11 und 12 0- bzw. 1Signal.Point to a signal on line 7 and a 0 signal on line 8 the outputs of gates 9 and 10 0 or L signal and the outputs of gate 11 and 12 I or 0 signal. If lines 7 have a 0 signal and 8 a signal, then the outputs of gates 9 and 10 show 1 or 0 signal and the outputs of the Gates 11 and 12 0 or 1 signal.

Ändert sich auf der Leitung 7 das Signal von L auf 0 bei gleichbleibendem O-Signal auf der Leitung 8, so herrschen an den Ausgängen der Gatter 9 und 10 0- bzw.If the signal on line 7 changes from L to 0 while it remains the same O signal on line 8, the outputs of gates 9 and 10 are 0- respectively.

L-Signal und an den Ausgängen der Gatter 11 und 12 L- bzw. Signal. Ändert sich auf der Leitung 8 das Signal von L auf 0 bei gleichbleibendem O-Signal auf der Leitung 7, so führen die Ausgänge der Gatter 9 und 10 1- bzw. O-Signal und die Ausgänge der Gatter 11 und 12 0- bzw. L-Signal.L signal and at the outputs of gates 11 and 12 L or signal. If the signal on line 8 changes from L to 0 while the 0 signal remains the same on line 7, the outputs of gates 9 and 10 carry 1 or 0 signals and the outputs of gates 11 and 12 0 and L signals.

Ändert sich das Signal auf der Leitung 8 von 0 auf L bei gleichbleibendem L-Signal auf der Leitung 7, so stellt sich an den Ausgängen der Gatter 9 und 10 ein Signal ein. Die Ausgänge der Gatter 11 und 12 führen dann L- bzw. O-Signal. Geht das Signal auf der Leitung 7 von 0 auf L bei gleichbleibendem L-Signal auf der Leitung 8, dann weisen die Ausgänge der Gatter 9 und 10 O-SignEe auf, während die Ausgänge der Gatter 11 und 12 0- bzw. L-Signal führen.If the signal on line 8 changes from 0 to L while it remains the same The L signal on line 7 is produced at the outputs of gates 9 and 10 a signal. The outputs of the gates 11 and 12 then carry a L or O signal. If the signal on line 7 goes from 0 to L with the L signal remaining the same of line 8, then the outputs of gates 9 and 10 have O-SignEe, while the outputs of gates 11 and 12 carry a 0 or L signal.

Claims

Godparent claims

ci;> Line receiver for a two-channel, complementary signal leading transmission path, characterized in that two flip-flops with respect to their inputs and outputs are connected in series and that the series connection at complementary output signals corresponding to complementary input signals and at input signals that are not antivalent before the occurrence of the non-antivalence signals pending at the outputs.

2. Line receiver according to claim 1, characterized in that the flip-flops are composed of cross-coupled NAND gates.

3. Line receiver according to claim 1, characterized in that the flip-flops are composed of cross-coupled NOR gates.

4. Line receiver according to claim 1 or one of the following, characterized characterized in that the flip-flops are part of an integrated circuit.

Blank page