DE1814677C3

DE1814677C3 - Arrangement for secure data transmission

Info

Publication number: DE1814677C3
Application number: DE19681814677
Authority: DE
Inventors: Dieter Dipl.-Ing.; Scherfei Tibor; 7751 Litzelstetten Matejka
Original assignee: Telefunken Patentverwertungs GmbH
Current assignee: Telefunken Patentverwertungs GmbH
Filing date: 1968-12-14
Publication date: 1976-03-04

Description

Die Erfindung betrifft eine Anordnung zur gesicherten Übertragung binär codierter Daten, mit einem Speicher mit wahlfreiem Zugriff, dessen Eingang die von einer Datenquelle gelieferten Daten zugeführt und zyklisch in die getrennt ansteuerbaren Speicherzellen eingespeichert werden, und dessen Ausgang mit dem Eingang eines Senders verbunden ist, dem die zyklisch ausgeksenen Daten zugeführt werden, um zu einem entfernten Empfänger gesendet zu werden, und der im Fall einer vom Empfänger angeforderten Datenwiederholungssendung ein erneutes Auslesen bereits gesendeter Daten gestattet.The invention relates to an arrangement for the secure transmission of binary coded data, with a Random access memory whose input is supplied with data supplied by a data source and cyclically stored in the separately controllable memory cells, and its output with the Input of a transmitter is connected to which the cyclically extracted data is fed to a to be sent to the remote recipient, and in the case of a data retransmission requested by the recipient data that have already been sent can be read out again.

Eine solche Anordnung ist aus der DT-AS 12 02 311Such an arrangement is from DT-AS 12 02 311

1515th

3030th

_t |_st bei einer derartigen Anordnung die Quelle _t | _s t the source in such an arrangement

B ein Lochstreifenieser mit einer maximalen Lesege-B a paper tape reader with a maximum reading distance

' h ndigkeit von 300 Zeichen pro Sekunde und ist die'300 characters per second and is the

ς ndegeschwindigkeii durch die Eigenschaften desς ndegeschwindigkeii through the properties of the

ς ders oder des Übertragungskanals auf eine geringe-ς ders or the transmission channel to a low

Sendegeschwindigkeit beschränkt, so ergibt sich dasTransmission speed is limited, this is the result

Problem, die höhere Geschwindigkeit der Quelle an dieProblem, the higher speed of the source to the

ringere Geschwindigkeit des Senders anzupassen.to adjust the lower speed of the transmitter.

|^e- Verwendung der eingangs erwähnten Anordnu-.g| ^e - Use of the arrangement mentioned at the beginning

rde der Lochstreifenleser durch häufiges Startenrde the tape reader by frequent starting

^wU, stoppen (vor bzw. nach dem Füllen jeder Speicher- ^wU , stop (before or after filling each storage tank

"V) mechanisch stark beansprucht. Eine andere Mög-"V) mechanically heavily stressed. Another possibility

r hkeit wäre, einen Lochstreifenleser zu verwenden,it would be righteous to use a punched tape reader,

Hessen Lesegeschwindigkeit veränderbar ist. Ein derar-Hessen reading speed is changeable. Such a-

ticer Lochstreifenleser ist aber sehr aufwendig.ticer paper tape reader is very complex.

Ein ähnliches Problem der Anpassung verschiedener Geschwindigkeiten von Quelle und Sender ergibt sich Hann wenn die Quelle langsamer arbeitet als der Sender und es erreicht werden soll, daß der Sender mit verhältnismäßig wenig Unterbrechungen jeweils über längere Zeit arbeitet.A similar problem of matching different source and transmitter speeds arises Hann if the source works slower than the transmitter and it is to be achieved that the transmitter with works relatively few interruptions over a long period of time.

Die Aufgabe der vorliegenden Erfindung besteht darin die in den genannten Fällen bei der Geschwindigkeitsanpassung zwischen einer Datenquelle und dem Datensender auftretenden Probleme in einfacher Weise zu lösen. Die Erfindung löst diese Aufgabe dadurch, daß sie es gestattet, den Speicher gleichzeitig als Pufferspeicher zu verwenden.The object of the present invention consists in adapting the speed in the cases mentioned Problems occurring between a data source and the data sender in a simple manner to solve. The invention solves this problem in that it allows the memory to be used as a buffer memory at the same time to use.

Die Erfindung besteht darin, daß eine Steuereinrichtung vorgesehen ist, die das zyklische Einspeichern und das zyklische zerstörungsfreie Auslesen des Speichers bewirkende Schaltmittel, die Datenquelle und den Sender derart steuert, daß dann, wenn die Datenquelle langsamer arbeitet als der Sender, bei Beginn einer Datenübertragung zunächst der Speicher gefüllt wird und, sobald der Speicher nahezu gefüllt ist, mit dem Auslesen und Senden begonnen wird, während mit dem zyklischen Einschreiben fortgefahren wird, und daß dann, wenn die Datenquelle schneller arbeitet als der Sender, bei Beginn einer Datenübertragung das Auslesen und Senden unmittelbar nach Beginn des Einspeicherns begonnen wird; und daß bei Anforderung einer Datenwiederholungssendung in an sich bekannter Weise ein nochmaliges Auslesen und Senden bereits gesendeter Daten, beginnend bei der Speicherzelle, deren Inhalt als fehlerhaft empfangen gemeldet wurde, veranlaßtThe invention consists in that a control device is provided that the cyclic storage and the cyclic non-destructive reading of the memory causing switching means, the data source and the transmitter controls such that when the data source works slower than the transmitter, at the beginning of a data transmission first the memory is filled and, as soon as the memory is almost full, with the readout and sending is started while cyclic writing is continued, and then, if the data source works faster than the transmitter, at the beginning of a data transmission the readout and Sending is started immediately after the start of storing; and that when a data retransmission is requested in a manner known per se, a repeated reading out and sending of already sent Data, starting with the memory cell, its content was reported as received incorrectly

Gemäß einer Weiterbildung der Erfindung wird in Anlagen, die im Duplexbetrieb arbeiten, der gleiche Speicher auch zur zwischen Empfang und Weitergabe an die Datensenke erforderlichen Zwischenspeicherung verwendet.According to a further development of the invention, the same occurs in systems that work in duplex mode Memory also for intermediate storage required between reception and forwarding to the data sink used.

Die Erfindung wird im folgenden in einem Beispiel an Hand der Zeichnungen erläutert. Es zeigt F i g. 1 eine erfindungsgemäße Anordnung, ₅<The invention is explained below in an example with reference to the drawings. It shows F i g. 1 an arrangement according to the invention, ₅ <

F i g. 2, 3 und 4 den zeitlichen Verlauf von Einschreiben und Auslesen aus dem Speicher bei verschiedenen Betriebszuständen.F i g. 2, 3 and 4 show the time course of writing and reading out of the memory for different Operating states.

In F i g. 1 ist eine Quelle 1 über ein zur Parallel-Serienumwandlung dienendes Schieberegister Γ mit einem Eingang eines Kernspeichers 2 verbunden, der Eingang eines Senders 3 ist mit einem Ausgang des Speichers verbunden. Der Ausgang des Senders 3 ist über einen Sendekanal 4 mit einem nicht dargestellten entfernten Empfänger verbunden. Der Kernspeicher besteht aus einer Ebene mit 64 Zeilen und 16 Spalten. Der Inhalt einer Spalte entspricht einem Datenblock. Zur Ansteuerung des Speichers, die nur scheniatisch angedeutet ist, dienen verschiedene Zähler die jeweils die ihrer Stellung entsprechenden Kerne des Speichers zwecks Einspeicherung bzw. Auslesen ansteuern. Es sind dies zum Auslesen ein erster Lesezähler 5, der die jeweilige Spalie und damit den Datenbiuck ansteuert, und ein zweiter Lesezähler 6, der die jeweilige Zeile des Speichers und damit das einzelne Bit eines Datenblocks ansteuert. In analoger Weise dient zum Einspeichern ein erster Speicherzähler 7 und ein zweiter Speicherzähler 8. Der entfernte Empfänger stellt fest, ob er die ausgesandte Information fehlerfrei empfangen hat und gibt über einen Quittungskanal 9 an einen Quittungsempfänger 10 Quittungssignale bzw. Falsch-Signale für jeden richtig bzw. falsch empfangenen Datenbl >jck ab. Der Quittungsempfänger 10 speist einen Quittungszähier 11, der mit einem Verzögerungszähler 12 verbunden ist. Der Verzögerungszähler 12 eilt dem Quittungszähler 11 immer in eine bestimmte Zahl von Schritten, z. B. drei, nach. Alle Zähler sowie Quelle 1, Schieberegister Γ und Sender 3 sind mit einer Steuereinrichtung 13 verbunden. Die Elemente 14 bis 19 in F i g. 1 werden später erläutert.In Fig. 1 is a source 1 via a shift register used for parallel-to-serial conversion Γ connected to an input of a core memory 2, the input of a transmitter 3 is connected to an output of the Memory connected. The output of the transmitter 3 is via a transmission channel 4 with a not shown remote receiver connected. The core memory consists of a level with 64 rows and 16 columns. The content of a column corresponds to a data block. To control the memory, the only schiatisch is indicated, different counters are used, each of the cores of the memory corresponding to their position for the purpose of storing or reading out. There are these for reading a first read counter 5, the controls the respective game and thus the data book, and a second read counter 6, which counts the respective line of the memory and thus the individual bit of a data block drives. In an analogous manner, a first memory counter 7 and a second are used for storing Memory counter 8. The remote receiver determines whether it has received the information sent without errors has and transmits acknowledgment signals or false signals to an acknowledgment receiver 10 via an acknowledgment channel 9 for each correctly or incorrectly received data block. The receipt receiver 10 feeds one Acknowledgment counter 11 with a delay counter 12 is connected. The delay counter 12 always rushes the acknowledgment counter 11 into a certain number of Steps, e.g. B. three, after. All counters as well as source 1, Shift register Γ and transmitter 3 are connected to a control device 13. Items 14 through 19 in F i g. 1 will be explained later.

Es sei zunächst der Fall betrachtet, daß die Quelle 1 schneller arbeitet als der Sender 3. Zu Beginn einer Sendung stellt die Steuereinrichtung 13 alle Zähler 5 bis 8 auf 1 sowie 11 auf 0 und 12 auf 0-3= 13 und startet die Quelle 1 (Zähler 12 zählt modulo 16). Die Quelle sei z. B. ein Lochstreitenleser, der das parallel abgelesene Zeichen in das Schieberegister Γ überträgt, durch das eine Parallel-Serienumwandlung vorgenommen und ein sehr schnelles Einschieben des Zeichens im Speichertakt in den Speicher ermöglicht wird. Das erste Bit des Speichers wird entsprechend der Stellung der Speicherzähler 7 und 8 in Spalte 1 und Zeile 1 abgespeichert, das zweite Bit in Spalte 1, Zeile 2 usw. Wenn die Quelle 1 das nächst Zeichen an das Schieberegister 1' übergibt, ist infolge der hohen Speichergeschwindigkeit der vorherige Inhalt des Registers 1 bereits in den Speicher 2 geschoben. Ist die Spalte 1 des Speichers gefüllt, so wird durch die Steuereinrichtung der erste Speicherzähler 7, der modulo 16 zählt, um eins weitergeschaltet und der zweite Speicherzähler 8, der modulo 64 zählt, wird wieder auf 1 zurückgeschaltet. Das durch die Speicherzähler 7 und 8 gesteuerte Einschreiben in den Speicher erfolgt so, daß Informationen, die von früheren Einschreibevorgängen herrühren, überschrieben werden.Let us first consider the case that the source 1 works faster than the transmitter 3. At the beginning of a Transmission sets the control device 13 all counters 5 to 8 to 1 and 11 to 0 and 12 to 0-3 = 13 and starts source 1 (counter 12 counts modulo 16). The source is z. B. a punched dispute reader that reads the parallel Character is transferred to the shift register Γ, carried out by a parallel-serial conversion and a very fast insertion of the character in the memory cycle is made possible in the memory. The first bit of the Memory is stored according to the position of memory counters 7 and 8 in column 1 and row 1, the second bit in column 1, row 2 etc. If the source 1 is the next character to the shift register 1 'passes, the previous content of register 1 is already in the Store 2 pushed. If column 1 of the memory is filled, the first Memory counter 7, which counts modulo 16, incremented by one and the second memory counter 8, which is modulo 64 counts, it is switched back to 1. The writing controlled by the memory counters 7 and 8 in the memory is done in such a way that information resulting from previous writes is overwritten will.

Das Auslesen der gespeicherten Bits und ihre Zuführung zum Sender 3 erfolgt in analoger Weise unter der Steuerung der Lesezähler 5 und 6, die ebenfalls wie die Speicherzähler 7 und 8 modulo 16 bzw. modulo 64 zählen, wodurch ein zyklisches Auslesen ermöglicht wird. Bei dem hier besprochenen Betriebszustand, daß die Quelle 1 schneller arbeitet als der Sender 3, wird das erste Bit des ersten Zeichens zweckmäßigerweise möglichst unmittelbar nach seiner Einspeicherung ausgelesen. Das ausgelesene Bit wird uem Sender 3 zugeführt, der es in eine aussendungsfähige Form umwandelt und gleichzeitig in bekannter Weise durch Hinzufügung von Redundanz die Prüfbarkeit ausgesandter Bitfolgen beim entfernten Empfänger ermöglicht. Das Auslesen der Information aus dem Speicher 2 soll zerstörungsfrei erfolgen, um bei einem Fehler in der Datenübertragung eine Wiederholung zu ermöglichen; jeweils nach dem Auslesen eines Bits aus den Speicher 2 ist daher ein Wiedereinschreiben erforderlich. Die hierfür erforderlichen Maßnahmen und Einrichtungen sind dem Fachmann geläufig und daher nicht dargestellt. Da derReading out the stored bits and supplying them to the transmitter 3 takes place in an analogous manner under the control of the read counters 5 and 6, which are also like the Memory counters 7 and 8 count modulo 16 or modulo 64, which enables cyclical reading out. In the operating condition discussed here, that the source 1 works faster than the transmitter 3, this is The first bit of the first character is expediently read out as soon as possible after it has been stored. The bit read out is fed to the transmitter 3, which converts it into a form that can be transmitted and at the same time, in a known manner, by adding redundancy, the testability of transmitted bit sequences at the remote recipient. The reading of the information from the memory 2 should be non-destructive take place in order to enable a repetition in the event of an error in the data transmission; each after The reading out of a bit from the memory 2 therefore requires rewriting. The necessary Measures and devices are familiar to the person skilled in the art and are therefore not shown. Since the

(So(So

Speicher 2 ebenfalls sehr viel schneller als der Sender arbeitet, ist ein zeitlich verschachteltes Zusammenarbeiten von Speicher 2 und Quelle 1 einerseits und Speicher 2 und Sender 3 andererseits möglich. Dies wird durch die Steuereinrichtung 13 gesteuert. sMemory 2 also works much faster than the transmitter, is a time-interleaved collaboration from memory 2 and source 1 on the one hand and memory 2 and transmitter 3 on the other hand possible. this will controlled by the control device 13. s

Im folgenden wird an Hand der F i g. 2 die gegenseitige Abhängigkeit von Einschreiben und Auslesen aus dem Speicher 2 erläutert; die zeitliche Verschachtelung der beiden Vorgänge ist aus F i g. 2 nicht ersichtlich. Die Zeitachse des Diagramms ist waagerecht aufgetragen, in der Senkrechten sind die 1024 Speicherplätze des Kernspeichers 2 aufgetragen, und zwar entspricht die Richtung von unten nach oben der Aufeinanderfolge der Speicherplätze beim Einschreiben bzw. Auslesen. Das Einschreiben ist durch eine durchgehende Linie dargestellt, das Auslesen durch eine gestrichelte Linie. Zum Zeitpunkt 0 wird das Einschreiben bei Adresse 1 begonnen. Eine kurze Zeit später wird das Auslesen bei Adresse 1 begonnen. Zum Zeitpunkt a sind alle Speicherplätze durch Einschreiben gefüllt, und es beginnt erneutes Einschreiben bei Adresse 1 mit Löschen des vorherigen Inhalts, da die niedrigen Adressen schon längere Zeit ausgelesen sind und für eine Wiederholung nicht mehr benötigt werden. Zum Zeitpunkt b ist der ganze beim ersten Durchlauf in den Speicher eingeschriebene Inhalt ausgelesen, und das weitere Auslesen beginnt wieder bei Adresse 1. Zum Zeitpunkt c ist der Speicher zum zweiten Male gefüllt. Zum Zeitpunkt d wird das Einschreiben gestoppt, da bei weiterem Einschreiben Speicherplätze überschrieben würden, deren Inhalt bei einer eventuellen Datenwiederholung zur abermaligen Aussendung benötigt würde. Das Einschreiben wird erst beim Zeitpunkt e wieder gestartet, bei dem nahezu die ganze bisher eingeschriebene Information ausgelesen ist. Beim Zeitpunkt /erfolgt wegen eines Fehlers in der Datenübertragung eine Datenwiederholung. Dies geschieht durch einen Rücksprung auf niedrigere Adressen beim Auslesen. In the following, on the basis of FIG. 2 explains the mutual dependency of writing and reading from the memory 2; the time interleaving of the two processes is shown in FIG. 2 not apparent. The time axis of the diagram is plotted horizontally, the 1024 storage locations of the core memory 2 are plotted on the vertical, and the direction from bottom to top corresponds to the sequence of storage locations during writing and reading. The writing is shown by a solid line, the reading is shown by a dashed line. At time 0, writing is started at address 1. A short time later, reading is started at address 1. At time a , all storage locations are filled by writing, and a new writing begins at address 1 with the previous content being deleted, since the lower addresses have been read out for a long time and are no longer required for a repetition. At time b , all of the content written into the memory during the first run has been read out, and further reading begins again at address 1. At time c, the memory is filled for the second time. The writing is stopped at time d , since further writing would overwrite memory locations whose content would be required for repeated transmission in the event of a possible data repetition. The writing is only started again at the point in time e, at which almost all of the information previously written has been read out. At the point in time / a data repetition takes place due to an error in the data transmission. This is done by jumping back to lower addresses when reading out.

Die soeben geschilderten Vorgänge zu den Zeitpunkten d, e und / laufen unter Steuerung durch die Steuereinrichtung 13, den Quittungszähler 11, den Verzögerungszähler 12 und den ersten Lesezähler 5 ab, wie im folgenden erläutert wird. Vom Quittungsempfänger 10 werden die vom entfernten Empfänger gesandten Quittungssignale bzw. Falsch-Signale empfangen. Die Quittungssignale für den richtigen Empfang werden an den Quittungszähler 11 weitergeleitet, dessen Stand somit immer demjenigen Datenblock im Speicher 2 entspricht, dessen Empfang vom Empfänger zuletzt als richtig gemeldet worden ist Wird dem Quittungsempfänger 10 ein Signal zugeleitet, das einen fehlerhaften Empfang eines Datenblocks meldet, so gibt der Quittungsempfänger an die Steuereinrichtung 13 ein Signal ab. Die Steuereinrichtung 13 stoppt nach der vollstendigen Aussendung des gerade in der Aussendung befindlichen Datenblocks das Senden, durch die Steuereinrichtung 13 wird der Stand des Quittungszählers 11 in den ersten Lesezähler 5 übertragen, um eins erhöht und ein erneutes Auslesen des bereits ausgelesenen Da- (<o tenblocks und der folgenden Datenblöcke veranlaßt. Eine derartige Datenwiederholung ist zum Zeitpunkt f in F i g. 2 dargestellt Ergibt sich bei der Datenwiederholung wiederum ein Fehler, so ermöglicht es der Verzögerungszähler 12, dessen Zählerstand dem Quittungszähler U immer um drei Einheiten nacheilt, zur Erhöhung der Sicherheit der Datenwiederholung bereits als richtig empfangen gemeldete Datenblöcke nochmals zu senden. Hierzu überträgt die Steuereinrichtung 13 den Stand des Verzögerungszählers 12 in den ersten Lesezähler 5 und startet die Datenwiederholung. The processes just described at times d, e and / run under control by the control device 13, the acknowledgment counter 11, the delay counter 12 and the first read counter 5, as will be explained below. The acknowledgment signals or false signals sent by the remote receiver are received by the acknowledgment receiver 10. The acknowledgment signals for correct receipt are forwarded to the acknowledgment counter 11, the status of which therefore always corresponds to the data block in memory 2, the receipt of which was last reported as correct by the receiver. the receipt receiver sends a signal to the control device 13. The control device 13 stops sending after the complete transmission of the data block currently being sent, the control device 13 transfers the status of the receipt counter 11 to the first read counter 5, increases it by one and reads out the data that has already been read out again Such a data repetition is shown at time f in FIG To ensure the security of the data repetition, the control device 13 transmits the status of the delay counter 12 to the first read counter 5 and starts the data repetition.

Die für eine eventuelle Datenwiederholung erforderlichen Bereiche des Speichers 2 dürfen beim Einschreiben nicht überschrieben werden. Dies wird dadurch sichergestellt, daß die Steuereinrichtung 13 den Stand der Speicherzähler 7 und 8 und des Verzögerungszählers 12 vergleicht und das Einschreiben dann unterbricht, wenn derjenige Datenblock in den Speicher 2 eingeschrieben ist, der unmittelbar vor demjenigen Block, dessen Nummer im Verzögerungszähler 12 steht, liegt. In F i g. 2 entspricht der senkrechte Abstand der beiden Linien für Einschreiben und Auslesen zum Zeitpunkt d, bei dem das Einschreiben gestoppt wird, diesem für eine eventuelle Datenwiederholung benötigten Bereich. Das Einschreiben wird am Ende eines Blocks gestoppt, und gestartet, wenn das erste Bit des betreffenden Blocks gesendet wird. Damit erhält man eine Pufferzeit (Übertragungszeit für einen Block) zum Anlaufen der Quelle. Noch größere Verzögerungszeiten der Quelle werden durch die Steuereinrichtung zusätzlich berücksichtigt.The areas of the memory 2 required for a possible data repetition must not be overwritten when writing. This is ensured by the fact that the control device 13 compares the status of the memory counters 7 and 8 and of the delay counter 12 and then interrupts the writing process when the data block is written into the memory 2 which is immediately before the block whose number is in the delay counter 12, located. In Fig. 2 corresponds to the vertical distance between the two lines for writing and reading out at time d, at which writing is stopped, this area required for a possible data repetition. Writing is stopped at the end of a block and started when the first bit of the relevant block is sent. This gives you a buffer time (transmission time for a block) to start up the source. Even greater delay times of the source are also taken into account by the control device.

In F i g. 2 wird zum Zeitpunkt e das Einschreiben wieder gestartet.In Fig. 2, the writing is started again at time e.

An Hand der F i g. 3 ist dargestellt, wie die Steuereinrichtung 13 Einschreiben und Auslesen zweckmäßigerweise steuert, wenn die Datenquelle langsamer arbeitet als der Sender, und der Sender mit möglichst wenig Unterbrechungen arbeiten soll. Hier wird zunächst der Speicher 2 durch Einschreiben möglichst weit gefüllt, ehe mit dem Auslesen und Senden begonnen wird. Nachdem der Speicher zum Zeitpunkt h nahezu gefüllt ist, beginnt das Auslesen, und beginnend bei Adresse 1 wird mit dem Einschreiben in den Speicher fortgefahren. Zum Zeitpunkt /hat der Auslesevorgang die letzte eingeschriebene Information erreicht, was die Steuereinrichtung 13 durch Vergleich des Stands der Zähler 5, 6, 7, 8 feststellt, und das Auslesen wird gestoppt. Zum Zeitpunkt j liegen zwischen Einschreibeadresse und Ausleseadresse drei ganze Datenblöcke, und mit dem Auslesen wird wieder begonnen. Zum Zeitpunkt Jt findet eine Datenwiederholung statt.On the basis of FIG. 3 shows how the control device 13 expediently controls writing and reading out when the data source works more slowly than the transmitter and the transmitter should work with as few interruptions as possible. Here, the memory 2 is first filled as far as possible by writing, before reading and sending can begin. After the memory is almost full at time h , reading out begins, and writing to the memory is continued, starting at address 1. At the point in time / the read-out process has reached the last written information, which the control device 13 determines by comparing the status of the counters 5, 6, 7, 8, and the read-out is stopped. At time j there are three whole data blocks between the write-in address and read-out address, and read-out is started again. A data repetition takes place at time Jt.

Mit der in F i g. 1 dargestellten Anordnung können auch Daten, die von einem beim entfernten Empfänger angeordneten entfernten Sender gesendet werden, der mit der dargestellten Anordnung im Duplex arbeitet auf dem Weg von einem hierfür vorgesehenen Empfänger 14 zu einer Datensenke 15 zwischengespeichert werden. Hierfür sind zwei weitere Speicherzähler It und 17 sowie zwei weitere Lesezähler 18 und 19 vorge sehen, die, wie Empfänger 14 und Datensenke 15 mii der Steuereinrichtung 13 verbunden sind. Die Zähler K bis 19 steuern, in gleicher Weise wie die Zähler 5 bis 8 das Einschreiben und Auslesen von zwischenzu speichernden Daten. Für die Zwischenspeicherung de! empfangenen Daten ist der Speicher 2 zweckmäßiger weise so unterteilt, daß einige Speicherspalten nur voi den Zählern 16 bis 19 ansteuerbar sind und der Rest de: Speichers nur von den Zählern 5 bis 8 ansteuerbar is) Einspeichern und Auslesen der zu sendenden Datei und der empfangenen Daten wird von der Steuerein richtung 13 zeitlich verschachtelt gesteuertWith the in F i g. 1 arrangement shown can also include data received from a remote receiver arranged remote transmitter are sent, which works with the arrangement shown in the duplex Cached on the way from a receiver 14 provided for this purpose to a data sink 15 will. For this purpose, two further memory counters It and 17 and two further read counters 18 and 19 are provided see how receiver 14 and data sink 15 are connected to control device 13. The counters K to 19 control, in the same way as counters 5 to 8, the writing and reading of between storing data. For the intermediate storage de! received data, the memory 2 is more expedient subdivided in such a way that some memory columns can only be controlled by counters 16 to 19 and the rest are: The memory can only be controlled by counters 5 to 8. The file to be sent is saved and read out and the received data is controlled by the control device 13 in a time-interleaved manner

An Hand der F i g. 4 wird nun die gegenseitige Ab hängigkeit von Einspeichern und Auslesen beim Zwi Seitenspeichern der empfangenen Daten erläuter Hierbei ist vorausgesetzt, daß die Datensenke DateiOn the basis of FIG. 4 will now be the mutual dependency of storing and reading in the Zwi Explanation of page storage of the received data Here it is assumed that the data sink file

schneller aufnehmen kann, als sie der Empfänger 14 liefert. Der umgekehrte Fall, daß der Empfänger 14 die Daten schneller liefert, als sie die Senke 15 aufnehmen kann, wird hier nicht betrachtet, da hierbei eine dauernde Datenübertragung nicht möglich ist. Das Einschreiben beginnt zum Zeitpunkt O bei Adresse 1. Zum Zeilpunkt 1 ist der Speicher nahezu gefüllt, und es beginnt das Auslesen bei Adresse 1. Zum Zeitpunkt η stoppt die Steuereinrichtung das Auslesen, da der Empfänger 14 festgestellt hat, daß der mit Beginn des Zeipunkts m empfangene Datenblock einen Fehler enthält. Die Steuereinrichtung stoppt nun auch das Einschreiben und startet das Einschreiben erst wieder (Zeitpunkt p), wenn richtige Dalenblöcke empfangen werden. Der eingeschriebene, falsch empfangene Block wird dabei überschrieben. Zum Zeitpunkt q ist der Speicher wieder mit richtig empfangenen Blöcken gefüllt, und das Auslesen wird wieder gestartet.
Die erforderliche Größe des Speichers 2 richtet sichcan record faster than the receiver 14 delivers. The reverse case, in which the receiver 14 delivers the data faster than the sink 15 can accept, is not considered here, since continuous data transmission is not possible in this case. Writing begins at time O at address 1. At line point 1, the memory is almost full, and read-out begins at address 1. At time η , the control device stops reading because the receiver 14 has determined that the beginning of the time point m received data block contains an error. The control device now also stops the writing and only starts the writing again (time p) when correct Dalen blocks are received. The written, incorrectly received block will be overwritten. At time q , the memory is again filled with correctly received blocks and reading is started again.
The required size of the memory 2 depends

einmal danach, wie viele Daten durch die schnelle Quelle im Fall der F i g. 2 bzw. durch den schnellen Sender bzw. die schnelle Datensenke in F i g. 3 und 4 ohne Unterbrechung abgegeben bzw. aufgenommen werden sollen; zum zweiten ist die Größe des Speichers 2 vom Geschwindigkeitsunterschied von Quelle 1 und Sender 3 bzw. Empfänger 14 und Datensenke 15 abhängig: Bei einem kleinen Geschwindigkeitsunterschied gestattet eine bestimmte Speichergröße einen längeren ununterbrochenen Betrieb als bei einem größeren Geschwindigkeitsunterschied. once after how much data is received by the fast source in the case of FIG. 2 or by the fast transmitter or the fast data sink in FIG. 3 and 4 are to be submitted or recorded without interruption; Second, the size of the memory 2 is dependent on the speed difference between source 1 and transmitter 3 or receiver 14 and data sink 15: With a small speed difference, a certain memory size allows longer uninterrupted operation than with a larger speed difference.

Eine Steuereinrichtung, die in der geschilderten Wei se arbeitet, aufzubauen, bereitet dem Fachmann kein« Schwierigkeiten. Ein etwa durch Wechseln der Daten quelle erforderliches Umschalten der Arbeitsweise dei Steuereinrichtung kann entweder von Hand erfolger oder selbsttätig auf Grund einer Erfassung der Ge schwindigkeit der Datenquelle.A control device in the described Wei It works, to build up, presents no difficulties for the expert. One way of doing this is by changing the data source required switching of the operating mode of the control device can either be done manually or automatically based on a detection of the speed of the data source.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1. Arrangement for the secure transmission of binary coded data, with a memory with random Access, the input of which is supplied with the data supplied by a data source and cyclically separated into the controllable memory cells are stored, and its output with the input of a Transmitter is connected to which the cyclically selected ι ο n data are supplied to be sent to a remote receiver, and that in the case of a data retransmission requested by the receiver, a renewed readout of data that have already been sent Data permitted, characterized that a control device (13) is provided, which the cyclical storage and the cyclical Switching means (5, 6, 7, 8) effecting non-destructive reading of the memory (2), the data source

(1) and the transmitter (3) controls so that when the data source works slower than the Transmitter, at the beginning of a data transmission, the memory is first filled and, as soon as the The memory is almost full, read-out and transmission are started while the cyclic viewing Enrollment will continue, and that if the data source is working faster than the sender, at the beginning of a data transmission, reading out and sending immediately after the start of the Storing is started; and that when a data retransmission is requested in itself as is known, a repeated reading out and sending of data that has already been sent, starting with the Memory cell, the content of which has been reported as received incorrectly, is initiated.

2. Arrangement according to claim 1, characterized in that the control device (13) when the source (1) works faster than the sender (3), at the beginning of a broadcast the source and sender almost work starts at the same time, and the source stops, immediately before it overwrites previously saved data that has not yet been correctly received, that the control device starts the source again about when the transmitter last saved data.

3. Arrangement according to claim 1, characterized in that the control device (13) when the source (1) works slower than the transmitter (3), at the beginning of a broadcast the source starts first, and then the transmitter starts when the memory

(2) is almost full, but in any case in good time that a possible repetition of the When the memory is completely filled, the data required have not yet been overwritten the control device stops the transmitter approximately when it has sent the data that was last written and the transmitter starts again around the time the source has received all of the previously stored data except for a remainder required for a possible repetition. ho

4. Arrangement according to one or more of the preceding claims, characterized in that when using a core memory as a memory (2) which consists of an n-row plane, the m columns of which form the memory cells, the switching means a first read counter (5) and contain a first memory counter (7), both of which count modulo πι, and a second read counter (6) and a second memory counter (8), both of which count modulo η , and which are set and advanced by the control device (13).

5. Arrangement according to claim 1 and 4, characterized in that one of a receipt receiver (10) controlled, modulo m counting receipt counter (11) is provided which is connected to the control device (13) such that each message for correct reception a data block forming the content of a memory cell, the receipt counter is incremented by one, so that its status always indicates the memory cell whose content was last reported as correctly received, and that the receipt receiver sends a signal to the control device in the event of a message for incorrect reception, which then initiates a data retransmission, starting with the memory cell, the content of which has been reported as having been received incorrectly

6. Arrangement according to claim 1 for transmission in duplex mode, in which a receiver for recording of data from a remote transmitter is provided, which is forwarded to a data sink (15) whose operating speed is greater than the speed of the received data, characterized in that the memory (2) is divided into two areas, one of which is only can be controlled by the switching means (5,6, 7,8); that further switching means (16,17,18,19) are provided, through which only the other area can be controlled, and the cyclical writing of the received Allow data and cyclical readout; and that the control device (13) with the further Receiver (14), the data sink (15) and the further switching means is connected and the data sink and controls the writing and reading out so that at the beginning of a reception of a data transmission is first written in and reading is only started when the other Area is almost full, that received again without interruption in the memory cells that have been read out Data are written in, and that reading is only stopped when the last or almost the last written data has been read out.

7. Arrangement according to one or more of the preceding Claims, characterized in that storing and reading out both the sent Data as well as possibly the received data take place interleaved in time.