DE1789144A1 - METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENT - Google Patents
METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENTInfo
- Publication number
- DE1789144A1 DE1789144A1 DE19671789144 DE1789144A DE1789144A1 DE 1789144 A1 DE1789144 A1 DE 1789144A1 DE 19671789144 DE19671789144 DE 19671789144 DE 1789144 A DE1789144 A DE 1789144A DE 1789144 A1 DE1789144 A1 DE 1789144A1
- Authority
- DE
- Germany
- Prior art keywords
- pattern
- silicon
- layer
- thickness
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 94
- 239000010703 silicon Substances 0.000 claims description 94
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 91
- 238000000034 method Methods 0.000 claims description 56
- 230000000873 masking effect Effects 0.000 claims description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 41
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 39
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 230000003647 oxidation Effects 0.000 claims description 28
- 238000007254 oxidation reaction Methods 0.000 claims description 28
- 238000011282 treatment Methods 0.000 claims description 22
- 238000009792 diffusion process Methods 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 230000007704 transition Effects 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 5
- 238000001311 chemical methods and process Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 description 17
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 239000010931 gold Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000005355 lead glass Substances 0.000 description 3
- 150000003376 silicon Chemical class 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical group [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 241000272814 Anser sp. Species 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- YQENSTCYDXQBAU-UHFFFAOYSA-N OBOO Chemical compound OBOO YQENSTCYDXQBAU-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 150000002343 gold Chemical class 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- PNDPGZBMCMUPRI-UHFFFAOYSA-N iodine Chemical compound II PNDPGZBMCMUPRI-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910000464 lead oxide Inorganic materials 0.000 description 1
- 210000003041 ligament Anatomy 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- YEXPOXQUZXUXJW-UHFFFAOYSA-N oxolead Chemical compound [Pb]=O YEXPOXQUZXUXJW-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
Description
N.V. Philips' Gloeilarapenfabrieken, Eindhoven/Holland Verfahren zum Herstellen einer HalbleiteranordnungN.V. Philips' Gloeilarapenfabrieken, Eindhoven / Holland Method for manufacturing a semiconductor device
Die Erfindung betrifft ein Verfahren zum Hersteilen einer Halbleiteranordnung mit einem Halbleiterkörper aus Silizium mit mindestens einem Halbleiterschaltungselement, bei dem eine Halbleiteroberfläche mit Hilfe einer Oxldationsbehanddieser Oberfläche mit einer flachen Siliziumoxidschicht in Form eines schichtenartigen Musters aus Siliziumoxid, die die eine Oberfläche nur teilweise bedeckt, versehen wird. -.■■"■ The invention relates to a method for producing a semiconductor arrangement with a semiconductor body made of silicon with at least one semiconductor circuit element, in which a semiconductor surface is provided with a flat silicon oxide layer in the form of a layer-like pattern of silicon oxide which only partially covers one surface with the aid of an oxidation treatment will. -. ■■ "■
Verfahren dieser -Art-werden u.a. zum Herstellen planarer Halbleiteranordnungen verwendet.Methods of this type are used, among other things, to produce planar ones Semiconductor arrangements used.
Die vorgesehene Oxidschicht erfüllt eine-wesentliche Punktion in bezug auf das Schaltungselement. Diese Oxidschicht kann z.B. als elektrische Isolierung zwischen einer auf der Oxidschicht" angeblichfcers elektrischen Leitung, die mit einer Zone-des. Schaltungseiementes verbunden ist, und dem Siliziumkörpordienern, v.-eitr-r kaiin die Oxidschicht zur Verbesserung der -Oborfiaciieheitfefischaften des Silizluip-örpers m,d ε-omitThe oxide layer provided fulfills an essential puncture with respect to the circuit element. This oxide layer can be used, for example, as electrical insulation between one on the Oxide layer "allegedlyfcers electrical conduction, which with a Zone-des. Circuit element is connected, and the silicon body servers, v.-eitr-r kaiin the oxide layer to improve the -oborfiaciieheitfischaften the silicon body m, d ε-omit
KsKs
1970 ö 309827/0500 1970 ö 309827/0500
1789U41789U4
zur Verbesserung der elektrischen Eigenschaften des Schaltungselementes angebracht werden, wobei die Oxidschicht wenigstens diejenigen Teile der Oberfläche des Siliziumkörpers bedeckt, wo mindestens eine der pn-Übergangsflächen des Schaltungselenientes die Siliziumoberfläche schneidet. Weiterhin kann die Oxidschicht bei der Herstellung noch als Diffusicnsmaske dienen.to improve the electrical properties of the Circuit element are attached, wherein the oxide layer at least those parts of the surface of the Silicon body covered where at least one of the pn junction areas of the circuit element cuts the silicon surface. Furthermore, the oxide layer in the Production still serve as a diffusion mask.
Bei bekannten Verfahren dieser Art wird die Oxidschicht nach dem Anbringen örtlich entfernt, so daß ein schichtenartiges Muster von Siliziumoxid erhalten wird. Darauf wird der nicht von dem I/Iuster abgedeckte Teil'der Siliziumoberfläche den in der Halbleitertechnik üblichen Bearbeitungen, z.B. Diffusionsbehandlungen und Behandlungen zum Anbringen elektrischer Kontakte, unterworfen, um das Schaltungselement zu erhalten.In known methods of this type, the oxide layer is locally removed after application, so that a layer-like Pattern of silicon oxide is obtained. The part of the silicon surface that is not covered by the I / Juster is then placed the processing usual in semiconductor technology, e.g. diffusion treatments and treatments for attachment electrical contacts, subjected to receive the circuit element.
Bei den bekannten Verfahren treten bei verschiedenen Anwendungen verschiedene Schwierigkeiten auf. In einer Oxidschicht kann man durch Ätzen mit verhältnismäßig großer Genauigkeit Fenster anbringen. Diese Genauigkeit nimmt jedoch in dem Maße ab j in dem dickere Oxidschichten verwendet werden, da beim Ätzen nicht nur in der dicken Richtung der Oxidschicht, sondern auch in seitlichen Richtungen Oxid weggeätzt wird; dieses seitliche Wegätzen beschrankt außerdem die kleinsten erzielbaren Abmessungen eines in der Oxidschicht vorzusehenden Penst.ers. Mit fiücksicht auf die genaue Ausbildung eines Musters ist somit eine möglichst, dünne Oxidschicht erwünscht.The known methods encounter various difficulties in various applications. In an oxide layer windows can be attached by etching with relatively great accuracy. However, this accuracy decreases in the Dimensions from j in which thicker oxide layers are used, da when etching, oxide is etched away not only in the thick direction of the oxide layer but also in lateral directions; this lateral etching away also limits the smallest achievable dimensions of one to be provided in the oxide layer Penst.ers. Taking into account the exact training of a An oxide layer that is as thin as possible is therefore desirable in the pattern.
Aus anderen Gründen jedoch ist oft eine dickere Oxidschicht erwünscht, z.B. um eine gute Isolierung zwischen einer an der Oxidschicht anzubringenden Leitung und dem Siliziumkörper und/öder eine geringe Kapazität zwischen dieser Leitung und dem Siliziumkörper zu erreichen. Weiterhin wird eineFor other reasons, however, a thicker oxide layer is often desired, e.g. to provide good insulation between an the line to be applied to the oxide layer and the silicon body and / or to achieve a low capacitance between this line and the silicon body. Furthermore, a
309827/0500309827/0500
dünne Oxidschicht leicht beschädigt, wenn eine Anschluß-.leitung an einer auf der Oxidschicht angebrachten Metallschi eht "befestigt wird.thin oxide layer easily damaged if a connection line is attached to a metal sheet attached to the oxide layer.
Die Oberfläche einer planeren Halbleiteranordnung mit einem SiIiziiunkörper, der mit einer Oxidschicht versehen ist, auf der Metallschichten angebracht sind, soll möglichst flach sein« Unregelmäßigkeiten entstehen u.a. durch in der Oxidschicht vorgesehene Öffnungen, durch welche die Metallschichten mit dem Siliziumkörper-verbunden sind. An den Bändern dieser öffnungen können Unregelmäßigkeiten und Beschädigungen der Metallschichten entstehen, und zwar umso leichter, je dicker die Oxidschicht ist, in der diese Öffnungen vorgesehen sind.The surface of a planar semiconductor device with a silicon body provided with an oxide layer is, on which metal layers are attached, should if possible being flat «Irregularities arise, among other things, from Openings provided in the oxide layer through which the Metal layers are connected to the silicon body. At The ligaments of these openings can have irregularities and Damage to the metal layers occurs, and the more easily the thicker the oxide layer in which these openings are are provided.
Die beschriebenen Vor- und Kachteile sowohl von dünnen als auch von dicken Oxidschichten machen in der Praxis oft ein .Kompromiß" in bezug auf die Dicke der Oxidschicht notwendig, aber dabei wird keine der Schwierigkeiten zufriedenstellend behoben.The described advantages and components of both thin and In practice, thick oxide layers can also often cause problems .Compromise "necessary with regard to the thickness of the oxide layer, but none of the difficulties are satisfactorily resolved.
Bei den Verfahren der·erwähnten Art wird gewöhnlich mindestens ein pn-übergang des Schaltungselementes dadurch erhalten, daß durch eine öffnung in der Oxidschicht eine Verunreinigung in den ßiliziumkörper diffundiert wird. Es entsteht dabei eine muldenförmige pn-Übergangsflache, die an den Rändern stark gekrümmt ist und die bei diesen Rändern annähernd quer zur Oberfläche des Siliziumkörpers und der Oxidschicht verläuft. "Dies hat zwei Nachteile, Die starke Krümmung der pn-Übergangsflächa hat einen ungünstigen Einfluß auf die Durchschlagspannung des pn-Üherganges, Da die pn--'bergangsflache nahe den Rändern annähernd quer zur Oxidschicht verläuft, kann im Betrieb des üchaltungselementes eine ifrift von an der Oberfläche der Oxidschicht vorhandenen, praktisch unvermeidlichen Ionen auftreten,, wodurch 4as Schaltungselement unstabil wird. Es ist- daher oft ein fiaeher pn-übergang erwünscht. /In the case of the methods of the type mentioned, at least a pn junction of the circuit element is obtained by that an impurity is diffused into the silicon body through an opening in the oxide layer. It arises thereby a trough-shaped pn-transition surface, which at the edges is strongly curved and at these edges approximately transverse to the surface of the silicon body and the Oxide layer runs. "This has two disadvantages. The strong curvature of the pn junction area has an unfavorable effect on the breakdown voltage of the pn transition, since the pn - 'transition area near the edges approximately across the oxide layer runs, can in the operation of the circuit element a drift of existing on the surface of the oxide layer, practically unavoidable ions occur, whereby the circuit element becomes unstable. It is therefore often a problem pn junction desired. /
3OSa2?/QSÖö3OSa2? / QSÖö
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art zu schaffen, "bei dein die oben geschilderten Nachteile der bekannten Verfahren weitgehend vermieden werden.The invention is based on the object of a method of the type mentioned at the beginning, "with your the above the disadvantages of the known processes described largely be avoided.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß zunächst die eine Oberfläche örtlich mit 'einer die Oxidation des Siliziums verhindernden Maskierung bedeckt wird und dann das Muster durch eine Oxidationsbehandlung, mit wenigstens einem Seil sein;er Dicke versenkt, angebracht wird, daß anschließend wenigstens ein Seil der Mas~ kierimgs schicht entfernt wird, um den darunter liegenden Oberflächenteil des Halbleiterkörpers freizulegen und daß φ eine Metallschicht angebracht wird, die eine elektrische Verbindung mit wenigstens einem Seil des so freigelegten Oberflächenteiles des Halbleiterkörpers bildet und sich auch über das versenkte Muster erstreckt.According to the invention, this object is achieved in that first of all one surface is locally covered with a masking that prevents the oxidation of the silicon and then the pattern is given an oxidation treatment with at least one rope ; he thickness is sunk, attached, that then at least one rope of the masking layer is removed in order to expose the underlying surface part of the semiconductor body and that φ a metal layer is attached which makes an electrical connection with at least one rope of the surface part of the semiconductor body thus exposed forms and also extends over the recessed pattern.
Da das schichtenartige Muster aus Siliciumoxid über wenigstens einen Teil seiner Stärke in den Halbleiterkörper versenkt ist, können durch das Verfahren nach der Erfindung flachere Halbleiteranordnungen erhalten werden als bei Anwendung bekannter Verfahren, sogar im Palle einer dicken Oxidschicht. Dies bedeutet, daß die Oberfläche sehr eben ist, die Metallschicht also nur sehr niedrige Stufen aufweist, £ Weiterhin wird die Siliziumoxidsehlcht direkt als ein schieb,™ tenartiges Muster angebracht, so daß die Oxidschicht nicht geätzt zu werden braucht, was insbesondere bei der dicken Oxidschicht vorteilhaft ist.Since the layer-like pattern of silicon oxide over at least part of its strength is sunk into the semiconductor body, can by the method according to the invention flatter semiconductor arrangements are obtained than when known methods are used, even in the case of a thick one Oxide layer. This means that the surface is very even, so the metal layer has only very low steps, £ Furthermore, the silica sheet is used directly as a slide, ™ ten-like pattern attached so that the oxide layer does not need to be etched, which is particularly in the thick oxide layer is advantageous.
Vorzugsweise wird auf dem schichtenartigen Muster von Siliziumoxid mindestens eine Metallschicht angebracht, die in einer in der Halbleitertechnik üblichen Weise mit einer durch Diffusion einer Verunreinigung erhaltenen diffundierten Zone verbunden wird, während eine Anschlußleitimg mit dieser Metallschicht verbunden wird.Preferably, at least one metal layer is applied to the layer-like pattern of silicon oxide, which is shown in FIG in a manner customary in semiconductor technology with a diffused zone obtained by diffusion of an impurity is connected, while a connecting lead is connected to this metal layer is connected.
309827/OSOO ~ 5 ~309827 / OSOO ~ 5 ~
line weitere sehr wichtige, bevorzugte AiiBführungsform Herstellung einer monolithischen Halbleiterschaltung ist dadurch gekennzeichnet, daß dor Silijsrumkörper mit einer Isolierschicht versehen wird, die aus dem versenkten Muster und einem daran anschließenden dünnen Teil besteht, daß Schaltungselemente angebracht werften, von denen Halbleiterzonen an den dünnen Teil grenzeil, und daß .auf der Isolierschicht eine Leiterbahnen bildende' Metallschicht angebracht wird, die sich auch über das versenkte Muster erstreckt.line is another very important, preferred form of execution Manufacture of a monolithic semiconductor circuit is characterized in that the Silijsrumkörper with a Insulating layer is provided, which consists of the recessed pattern and an adjoining thin part, that circuit elements were attached, of which semiconductor zones bordered on the thin part, and that .on the Insulating layer a 'metal layer forming conductor tracks is attached, which also extends over the recessed pattern.
Bei der Herstellung monolithischer Halbleiterschaltungen ist es oft erwünscht, eine dünne Isolierschicht z.B. aus Siliziumoxid oder Siliziumnitrid anzuwenden, wobei jedoch während der Verbindung einer Anschlußleitung mit einer Anschlußfläche der Leiterbahnen auf der Isolierschicht diese dünne Isolierschicht beschädigt v/erden kann, so daß Kurzschluß zwischen der Anschlußleitung und diesem Siliziumkörper auftreten kann. Die Isolierschicht kann auch beschädigt werden beim Prüfen der hergestellten Halbleiteranordnung, wobei Kontaktstifte gegen die Anschlußstellen gedrückt werden. Dies führt in der Praxis zu einem großen Anschluß. Indem nach der Erfindung ein Muster verwendet wird, mittels dessen eine Isolierschicht erhalten wird, die an der Stelle des Musters eine Verdickung aufweist und die Anschlußflächen auf dem Muster angebracht werden, läßt sich der erwähnte Anschluß praktisch vollständig vermeiden.In the manufacture of monolithic semiconductor circuits it is often desirable to use a thin insulating layer of, for example, silicon oxide or silicon nitride, however during the connection of a connection line to a connection surface of the conductor tracks on the insulating layer, this thin insulating layer can be damaged, so that a short circuit can occur between the connection line and this silicon body. The insulating layer can also be damaged when testing the manufactured semiconductor device, contact pins are pressed against the connection points. In practice, this leads to a large connection. By doing according to the invention a pattern is used, by means of which an insulating layer is obtained, which at the point of the pattern has a thickening and the connection surfaces are attached to the pattern, the aforementioned connection can be practically completely avoided.
Das Oxidationsmaskierungsmaterial hat vorzugsv/eise eine Dicke, die geringer ist als die des anzubringenden Musters aus Siliziumoxid. Eine solche Maskierungsschicht läßt sich durch Ätzen öder Zerstäuben genauer zu einem erwünschten Muster ausbilden als eine dickere Schicht. Es ist vorteilhaft, den Siliziumkörper örtlich vor Oxidation zu schützen, indem eine Schicht aus Siliziumnitrid angebracht wird. Andere Maskierungsmaterialien sind möglich, z.B. gewisse Metalles "wie Platin oder Iüiodium. Diese MaskierungGmetalle sindThe oxidation masking material preferably has one Thickness less than that of the pattern to be applied made of silicon oxide. Such a masking layer can by etching or sputtering more accurately into a desired pattern than a thicker layer. It is advantageous to protect the silicon body locally from oxidation, by applying a layer of silicon nitride. Other Masking materials are possible, for example certain metals such as platinum or iodium. These masking materials are metals
309827/0500 - 6 -309827/0500 - 6 -
jedoch, den hohen SDemperaturen, ζ „Β. von 1000 °0 oder isehr, der üblichen Oxidationsbehandlungen, bei welchen s.B. nasser Sauerstoff unter etwa atiaosphärisehern Druck über den Siliziumkörper geführt wird, bedeutend weniger widerstandsfähig. however, the high temperatures, ζ „Β. from 1000 ° 0 or very, the usual oxidation treatments, in which s.B. wet oxygen below about atmospheric pressure above the silicon body is guided, significantly less resistant.
Wird örtlich auf einer Oberfläche eines Siliziumkörpers durch Oxidation eine Siliziumoxidschicht angebracht, so ist das erhaltene schichtenartige Muster aus Siliziumoxid über einen Teil seiner Dicke in den Halbleiterkörper versenkt. Vorzugsweise wird jedoch die Oxidationsbehandlung mindestens einmal unterbrochen, wobei während, der Unterbrechung die schon entstandene Oxidschicht wenigstens zu einem Teil ihrer Dicke wieder entfernt wird, z.B. durch Ätzen. Auf diese Weise kann ein über einen größeren Seil seiner Dicke oder sogar über seine ganze Dicke in den Siliziumkörper versenktes, sehiehtenartiges Muster ehralten werden. Weiterhin kann vor dem Anbringen des Musters der Siliziumkörper bereits einer Ätzbehandlung an den für das Muster beabsichtigten Stellen unterworfen werden.Becomes locally on a surface of a silicon body If a silicon oxide layer is attached by oxidation, the layer-like pattern obtained is overlaid with silicon oxide sunk part of its thickness into the semiconductor body. Preferably, however, the oxidation treatment is at least once interrupted, with at least part of the oxide layer already formed during the interruption their thickness is removed again, e.g. by etching. In this way one can have a larger rope of its thickness or even Sehten-like pattern sunk into the silicon body over its entire thickness will be preserved. Furthermore, before the application of the pattern of the silicon body already an etching treatment at the places intended for the pattern be subjected.
Wie sich aus Vorstehendem ergibt, ist die Erfindung insbesondere von Bedeutung zum Anbringen eines dicken, schichtenartigen Musters z.B. mit einer Dicke von mindestens 0,5 /um. Vorzugsweise wird ein über mindestens 0,5 /um seiner Dicke in den Siliziumkörper versenktes, sehiehtenartiges Muster angebracht.As can be seen from the foregoing, the invention is particularly important for applying a thick, layer-like pattern, for example with a thickness of at least 0.5 / µm. Preferably, a line-like pattern is sunk into the silicon body over at least 0.5 .mu.m of its thickness appropriate.
Wesentlich ist eine Ausführungsform des Verfahrens nach der Erfindung, bei dem mittels der Maskierung ein Muster aus einer Siliziumoxidschicht mit mindestens einer Öffnung angebracht wird. Auch bei einer dicken Oxidschicht kann die öffnung sehr klein sein, da im Gegensatz zu den bekannten Verfahren die Öffnung nicht durch Ätzen in der Oxidschicht angebracht zu werden braucht. Die Maskierung, die z.B. aiis einer dünnen Silisiunoiitrxdschicht bestehen kann, kann durch photolithographische Prozesse genau in Form oiiios oder mehre—An embodiment of the method according to the invention is essential in which a pattern is produced by means of the masking a silicon oxide layer with at least one opening is applied. Even with a thick oxide layer, the opening to be very small, as in contrast to the known Method the opening does not need to be made in the oxide layer by etching. The masking that e.g. aiis a thin Silisiunoiitrxdschicht can exist, can by photolithographic processes exactly in the form of oiiios or more—
309827/0500 " - 7 -309827/0500 "- 7 -
BAD ORIGINALBATH ORIGINAL
rer kleiner Flecken angebracht werden. Weiter wird an dem Ort der .Öffnung nicht ein kleinea tiefes Loch, erhalten, das die Anbringung eines Kontaktes erschweren würde, da das Muster in den Siliziumkörper versenkt ist.small spots must be attached. Next is on the location of the opening does not contain a small a deep hole that would make it more difficult to make a contact, because the pattern is sunk into the silicon body.
Vorteilhaft kann die Maskierung in der Öffnung ganz von der Oberfläche* des SiiisiiiiHkÖrpers entfernt und auf der Oberfläche in dieser. Öffnung eine Metallschicht angebracht werden, so daß eine Schottky-Diode erhalten wird (Diode ■mit einem Metall-Kalbleiter-Übergang)., wobei, um das Anbringen eines elektrischen Anschlusse θ" au ermöglichen, diese Metallschicht sich bis über die Siliziumoxidschieht erstreckt.The masking in the opening can advantageously be completely removed from the surface of the safety body and on the surface in this. A metal layer can be applied to the opening, so that a Schottky diode is obtained (diode with a metal-cal lead junction). This metal layer extends over the silicon oxide to enable an electrical connection to be made.
Weiterhin: kann die Maskierung der ,Oberfläche des Siliziumkörpers in der Öffnung entfernt und durch Diffusion einer Verunreinigung in diese Oberfläche ein pn-übergang in dem Siliziumteörper angebracht werden und eine Metallschicht mit letzterer Oberfläche in Berührung gebracht wird, die sich bis über die Siliziumoxidschicht erstreckt, ura einen elektrischen Anschluß anbringen zu können. Auf diese Weise kann xz.B. eine sehr kleine pn-Diode erhalten werden.Furthermore: the masking of the surface of the silicon body in the opening can be removed and a pn junction can be applied in the silicon body by diffusing an impurity into this surface and a metal layer can be brought into contact with the latter surface, which extends over the silicon oxide layer, ura to be able to attach an electrical connection. In this way, x, for example, a very small pn diode can be obtained.
Pa die Oxidschicht ohne Bedenken dick sein kann, kann eine gute Isolierung zwischen einer auf der Oxidschicht angebrachten Metallschicht und dem Halbleiterkörper erhalten werden, während bei der Befestigung einer Anschlußleitung an der Metallschicht die Gefahr einer Beschädigung der Oxidschicht sehr gering ist.Since the oxide layer can be thick without concern, a good insulation between one attached to the oxide layer Metal layer and the semiconductor body can be obtained while in the attachment of a lead the risk of damage to the oxide layer on the metal layer is very low.
Eine weitere Ausführungsform des Verfahrens nach der Erfindung ist dadurch gekennzeichnet, daß nach dem Entfernen wenigstens eines 50eil.es der Maskierung der Oberfläche des Siliziumkörpers in der Öffnung durch Diffusion einer Verunreinigung in die frei gemachte Oberfläche mindestens ein pn-Übergarifi j.n dem Silisiumkörper angebracht wird. Dieser Übergang liegt vorKUgm/eise in einer geringeren 'fiefe von der Another embodiment of the method according to the invention is characterized in that after removing at least one 50eil.es of the masking of the surface of the silicon body in the opening by diffusion of an impurity into the exposed surface at least one pn overgarifi j.n the silicon body is attached. This transition is at a lesser depth than the
309827/OSOO - 8 ~309827 / OSOO - 8 ~
Oberfläche her als die Yersenkungstiefe des Musters in dem Körper. Auf diese Weise kann man einen praktisch flachen pn-übergang erhalten, dessen pn-Übergangsflache ."annähernd parallel zur Oberfläche der Siliziumoxiaschicht läiift und die doch am Rande durch die Oxidschicht begrenzt wird. Dabei werden die vorerwähnte Ionentrift und die Verringerung der Durchschlagspannung durch starke Krümmung der pn-Übergangsflache beschränkt.Surface as the countersink depth of the pattern in the body. In this way, a practically flat pn junction can be obtained, its pn junction area . "approximately parallel to the surface of the silicon oxide layer runs and yet limited at the edge by the oxide layer will. Thereby, the aforementioned ion drift and reduction the breakdown voltage is limited by the strong curvature of the pn junction area.
Bevor die Verunreinigung eindiffundiert wird, kann die gansse Maskierung entfernt werden, während nach dem Anbringen des pn-Überganges mittels einer Diffusionsmaske in einen Teil der Oberfläche des Siliziumkörpers in der Öffnung des Musters eine Verunreinigung eindiffundiert werden kann, um einen zweiten pn-übergang in einer geringeren Tiefe von der Oberfläche her als der bereits vorhandene pn-übergang au erhalten. Es entsteht dann eine planare npn- oder pap-Transistor-struktur, wobei einer der pn-Übergänge praktisch flach ist.Before the impurity is diffused in, the goose Masking can be removed while after attaching the pn junction by means of a diffusion mask in a part the surface of the silicon body in the opening of the pattern, an impurity can be diffused to a second pn junction at a shallower depth from the surface than the already existing pn junction au received. A planar npn or pap transistor structure is then created, one of the pn junctions being practically flat.
Bei einer weiteren wichtigen Ausführungsforin des Verfahrens gemäß der Erfindung wird vor der Diffusions die Maskierung nur teilweise entfernt, während nach der Diffusion und nach dem Anbringen durch Oxidation einer SilisiumoxidscMcht in der Öffnung an der nicht durch die Maskierung abgedeckten Oberfläche, wobei die Oxidschicht dünner ist als die des Musters und über wenigstens einen Teil ihrer Dicke in.den Siliziumkörper versenkt ist, der verbleibende Teil der Maskierung entfernt wird, und in die frei gewordene Oberfläche eine Verunreinigung diffundiert wird, um einen pn-übergang zu erhalten, der sich an den bereits vorhandenen pn-übergang anschließt, sowie eine Verunreinigung zum Erzielen eines zweiten pn-Üfoerganges, der in einer kleineren Tiefe in dem Silisiumkörper liegt als die erwähnten anschließenden pn-Übergänge und als die Tiefe der Versenkung der dünneren Siliziumoxidschicht in den Siliziumkörper'. Es kann auf diese Weise eine Transistorstriiktur jioit -einem praktisch flachen Emitter-Übergang und einer Basiszone erhalten' werden, derenIn another important implementation of the procedure According to the invention, the masking is only partially removed before diffusion, while after diffusion and after attaching by oxidation of a silicon oxide layer in the opening on the one not covered by the masking Surface, wherein the oxide layer is thinner than that of the pattern and over at least part of its thickness in.den Silicon body is sunk, the remaining part of the masking is removed, and into the exposed surface an impurity diffuses to a pn junction to get that to the already existing pn-junction connects, as well as an impurity to achieve a second pn-Üfoerganges, which is at a smaller depth in the Silicon body lies as the mentioned subsequent pn junctions and as the depth of the recess of the thinner silicon oxide layer in the silicon body '. It can be based on this Way a transistor structure jioit - a practically flat one Emitter junction and a base zone are obtained ', their
3 0 982 7/OSOO3 0 982 7 / OSOO
_. 9 „_. 9 "
■ ÖAD ORIGINAL ■ ÖAD ORIGINAL
- 1789H4- 1789H4
unter der Emitterzone liegenden Teil dünner ist als der verbleibende Seil der Basiszone ist.is thinner than the part lying under the emitter zone remaining rope is the base zone.
Die Erfindung ist weiter von Bedeutung für die Herstellung von Halbleiteranordnungen, bei denen ein Siliziuinkörper in 3?orm einer auf einem !träger angebrachten Siliziums chi ent verwendet wird. Häufig werden in einer solchen Siliziumschicht eine Anzahl von Sehaltmigselementen gebildet, um eine integrierte Schaltung zu erhalten. Ist es notwendig, die Schaltungselemente gegeneinander zu isolieren, so werden oft quer durch die SiIiziuraschient und zwischen den Schaltungselementen Rillen vorgesehen, so daß die Siliziumschicht in Teile aufgeteilt wird. Dies hat einen wesentlichen Nachteil darin, daß die Billen Unebenheiten in der Oberfläche der herzustellenden Anordnungen einführen. Es kann weiter eine Isolierung dadurch erhalten werden, daß zwei pn-Übergänge zwischen den Schaltungselementen angebracht werden. Es können dabei jedoch parasitäre Transistorwirkungen eintreten. Bei einer weiteren wichtigen, diesen Nachteil vermeidenden Ausführungsform des Verfahrens nach der Erfindung wird von einem Siliziumkörper ausgegangen,. der aus einer auf einem Träger angebrachten Siliziumschicht besteht, während bei der Anbringung des schiehtenartigen Musters aus Siliziumoxid die Oxidationsbehandlung solange fortgesetzt wird, bis das Muster sieh über die ganze Dicke der Isolierschicht erstreckt, wobei die Siliziumschicht in eine Anzahl von Teilen eingeteilt ist, die durch das Muster voneinander getrennt sind. In den Teilen können darauf Schaltungselemente untergebracht werden, die durch das Muster elektrisch gegeneinander isoliert sind.The invention is also of relevance to manufacture of semiconductor devices in which a silicon body in 3? Form of a silicon chi ent attached to a support is used. Often a number of Sehaltmigselementen are formed in such a silicon layer to obtain an integrated circuit. If it is necessary to isolate the circuit elements from each other, so will often across the SiIiziuraschient and between the circuit elements Grooves are provided so that the silicon layer is divided into parts. This has one major drawback in that the billen bumps in the surface of the arrangements to be made. Isolation can further be obtained by having two pn junctions be attached between the circuit elements. However, parasitic transistor effects can occur. Another important one that avoids this disadvantage Embodiment of the method according to the invention is based on a silicon body. the one on one Carrier-attached silicon layer consists, while in the application of the strip-like pattern of silicon oxide the oxidation treatment is continued until the See pattern over the entire thickness of the insulating layer, wherein the silicon layer is divided into a number of parts which are separated from each other by the pattern. Circuit elements can be accommodated in the parts that are electrically isolated from one another by the pattern.
Mehrere Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigen Several embodiments of the invention are shown in FIGS Drawings shown and are described in more detail below. Show it
~ 10 ■ 30982770800 ~ 10 ■ 30982770800
Fig. 1 Ms 3 scheniatische Querschnitte durch einenFig. 1 Ms 3 Schematic cross-sections through a
Halbleiterkörper in aufeinanderfolgenden Stufen der Herstellung eines versenkten SiliziuinoxidmustersSemiconductor body in successive stages of the production of a countersunk Silicon oxide pattern
Hg. 4 einen schematischen Querschnitt durch eineHg. 4 a schematic cross section through a
nach dem Verfahren nach der Erfindung hergestellte Schottky-DiodeSchottky diode produced by the method according to the invention
Fig. 5 einen schematischen Querschnitt durch eineFig. 5 is a schematic cross section through a
nach dem Verfahren nach" der Erfindung hergestellte pn-Diodepn diode produced by the method according to "the invention
3?ig. 6 einen schematischen Querschnitt durch einen3? Ig. 6 shows a schematic cross section through a
nach dem Verfahren nach der Erfindung hergestellten pnp- bsw. npn-Transistorpnp- bsw produced by the method according to the invention. npn transistor
Mg. 7 bis 9 schematische Querschnitte durch Teile desMg. 7 to 9 schematic cross sections through parts of the
Halbleiterkörpers in verschiedenen Herstellungsstufen eines nach dem Verfahren nach der Erfindung hergestellten npn- bzw. pnp-Iransistors mit StufenbasisSemiconductor body in various stages of manufacture an npn or pnp transistor produced by the method according to the invention with step base
Fig. 10 eine schematische Draufsicht auf eine Halbleiteranordnung mit zwei Halbleiterschaltungselementen, die nach dem Verfahren nach der Erfindung hergestellt ist10 shows a schematic plan view of a semiconductor arrangement with two semiconductor circuit elements, which according to the method according to the Invention is made
Fig. .11 einen Querschnitt entlang der Linie XI-XIFig. 11 shows a cross section along the line XI-XI
in Fig. 10 .in Fig. 10.
Fig. 12 seheniatisch einen Querschnitt entlang derFig. 12 see a cross section along the
Linie XII-XII in Fig. 10 undLine XII-XII in Fig. 10 and
Fig. 13 einen schematischen Querschnitt durch einen13 shows a schematic cross section through a
Trägerkörper, auf dem eine SiIi sittffiS'clii ent angebracht ist, die alt deia Verfahren nach der Erfindung mit einem Sili^iumoxidmusterCarrier body on which a SiIi sittffiS'clii ent is appropriate to follow the old deia procedure of the invention with a silicon oxide pattern
versehen ist.
309827/0500 is provided.
309827/0500
fr Aftfor aft
Bei den einzelnen, unten "beschriebenen Ausführungsberspielen wird u.a. der Unterschied in der !^geschwindigkeit von Siliziumnitrid, Siliziumoxid und einem gemischten Oxid von Blei und Silizium (Bleiglas) in den nachfolgenden Ätzflüssigkeiten benutzt; For the individual execution dubbing described below among other things, the difference in the! ^ speed of silicon nitride, silicon oxide and a mixed oxide of lead and silicon (lead glass) used in the subsequent etching liquids;
Fluorwasserstoffsäure (50 %) Hydrofluoric acid (50 %)
Ätzgeschwindigkeit von Siliziumnitrid (angebracht auf einem SiIiziumkörper durch Erhitzung dieses Körpers auf etwa 1000 0C in einem 'Gasgemisch aus SiH, und-NEL) etwa 0,3 S/sec Ätzgeschwindigkeit von Siliziumoxid etwa 300 Ä/sec.Etch rate of silicon nitride (mounted on a SiIiziumkörper by heating this body to about 1000 0 C in a 'gas mixture of SiH, and-NEL) is about 300 Å / sec about 0.3 S / sec etch rate of silicon oxide.
In starker, verdünnter !Fluorwasserstoffsäure nehmen die Ätzgesehwindigkeiten ab.In strong, dilute! Hydrofluoric acid they take Etching speeds from.
P-Ätsmittel, eine Flüssigkeit aus 15Teilen Fluorwasserstoffsäure: (50 Yo)1 10 Teilen HFO5 (70 <?<>) und 300 Teilen Wasser. 'P-Etching agent, a liquid made from 15 parts of hydrofluoric acid: (50 Yo) 1 10 parts of HFO 5 (70 <? <>) And 300 parts of water. '
Ätzgeschwindigkeit von Siliziumoxid etwa 2 S/sec. Ätzgeschwindigkeit von Bleigals etwa 300 S/sec.Etching speed of silicon oxide about 2 S / sec. Etching speed of lead gals about 300 S / sec.
Dieses Beispiel betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung mit einer Schottky-Diode'(siehe Fig. 4). Diese Halbleiteranordnung 20 besteht aus einem SiIiziumkörper 1 mit einem die Schottky-Diode bildenden Metall~Halbleiterübergang 11,-13 an der Oberfläche 10 des Siliziumkörpers 1, auf der eine Siliziiunoxidschicht angebracht ist. Die praktisch flache Siliziumoxidschicht wird durch eine Oxidationsbehandlung der Oberfläche des Körpers 1 erzeugt und in Form eines schichtenartigen Musters von Siliziumoxid 8 angebracht, worauf der nicht von dem Muster 8 bedeckte Oberflächeiiteil einer in der Halbleitertechnik üblichen Behandlung unterworfen wird, um das Schaltungselement, hier die Schottky-Diode, herzustellen.. Dios bedeutet in -d-om vorliegenden Äusführtixigs-beispiel das Anbringen einer Metallschicht 11. .This example relates to a method of making a Semiconductor arrangement with a Schottky diode '(see Fig. 4). This semiconductor arrangement 20 consists of a silicon body 1 with a metal-semiconductor junction forming the Schottky diode 11, -13 on the surface 10 of the silicon body 1, on which a silicon oxide layer is applied. The practical flat silicon oxide film is made through an oxidation treatment generated on the surface of the body 1 and applied in the form of a layer-like pattern of silicon oxide 8, whereupon the surface part not covered by the pattern 8 subjected to a treatment customary in semiconductor technology is to produce the circuit element, here the Schottky diode. Dios means in -d-om the present Äusführungixigs-example the application of a metal layer 11..
30982770800 ~ 12 "' 30982770800 ~ 12 "'
17891U17891U
Bei den bekannten Verfahren v/ird die gesamte Oberfläche des Siliziumkörpers mit Siliziumoxid bedeckt, worauf, um das Muster zu erzeugen, in die Oxidschicht z.B. durch Ätzen eine Öffnung eingebracht wird und dann in dieser öffnung der Metall-Halbleiterübergang hergestellt wird. Gemäß der Erfindung wird ein schichtenartiges Muster aus Siliziumoxid direkt angebracht, das wenigstens über einen Teil seiner Dicke in den Siliziumkörper 1 versenkt ist, da während der Oxidationsbehandlung die Oberfläche des Siliziumkörpers örtlich vor Oxidation geschützt wird.In the known methods the entire surface of the silicon body is covered with silicon oxide, whereupon, to To generate the pattern, an opening is made in the oxide layer, e.g. by etching, and then in this opening the metal-semiconductor junction is produced. According to the invention, a layer-like pattern is made of silicon oxide directly attached, which is sunk into the silicon body 1 over at least part of its thickness, as during the oxidation treatment, the surface of the silicon body is locally protected from oxidation.
Es wird dazu von einem Siliziumkörper 1 (Pig. 1) ausgegangen, der aus einer Siliziumscheibe 2 vom n-iPyp mit einem spezifischen Widerstand von etwa 0,01 Hem und einer Dicke von etwa 200 /um besteht. Auf diese Siliziumscheibe wird durch epitaxiales Anwachsen eine Siliziumschicht 3 vom n-Typ mit einem spezifischen Widerstand von etwa 1 Jl cm und einer Dicke von etwa 4 /um angebracht. Die weiteren Abmessungen des Siliziumkörpers sind weniger kritisch. Gewöhnlich wird der Siliziumkörper 1 hinreichend groß gewählt, um eine größere Anzahl von Schaltungselementen gleichzeitig nebeneinander anbringen zu können, der Körper wird dann anschließend in die einzelnen Schaltungselemente aufgeteilt. Nachstehend wird einfachheitshalber nur die Herstellung eines Schaltungselementes beschrieben.For this purpose, a silicon body 1 (Pig. 1) is assumed, which consists of a silicon wafer 2 of the n-iP type with a resistivity of about 0.01 hem and a thickness of about 200 / µm. An n-type silicon layer 3 is formed on this silicon wafer by epitaxial growth with a specific resistance of about 1 Jl cm and a thickness of about 4 / µm. The other dimensions of the Silicon bodies are less critical. The silicon body 1 is usually chosen to be large enough to accommodate a larger one Number of circuit elements to be able to attach side by side at the same time, the body is then subsequently in divided the individual circuit elements. For the sake of simplicity, only the production of one circuit element is described below described.
Auf der Schicht 3 wird eine Maskierung angebracht, die aus einer Schicht 4, 5 aus vor Oxidation schützenden Material mit einer Dicke besteht, die kleiner ist als die des anzubringenden Musters 8. Vorzugsweise wird eine Schicht 4, 5 aus Siliziumnitrid angebracht. Die Siliziumnitridschicht 4, 5 kann nach einem in der Halbleitertechnik üblichen Verfahren angebracht werden, in dem der Körper 1 in einem Gasgemisch aus SiH4 und NH5 auf etwa 1000 0C erhitzt wird. Die Schicht 4, 5 hat z.B. eine Dicke von 0,1 /um.A masking is applied to the layer 3, which consists of a layer 4, 5 of material protecting against oxidation with a thickness which is smaller than that of the pattern 8 to be applied. A layer 4, 5 of silicon nitride is preferably applied. The silicon nitride layer 4, 5 can be applied by a method customary in semiconductor technology, in which the body 1 is heated to approximately 1000 ° C. in a gas mixture of SiH 4 and NH 5. The layer 4, 5 has a thickness of 0.1 μm, for example.
— 13 — 309827/0500 - 13 - 309827/0500
BAD ORIGINALBATH ORIGINAL
17891U17891U
Nach einem bekannten Verfahren, z.B. mittels eines photolithographischen Verfahrens, wird dann die Schicht 4, 5 teilweise entfernt, so daß eine runde Scheibe 5 mit einem Durchmesser von etwa 5 /um zurückbleibt. Da die Schicht 4, 5 dünn ist, können die geringen Abmessungen dieser Scheibe sehr genau eingehalten werden. In dem dann Wasserdampf mit einem Druck von 1 Atmosphäre bei etv/a 1100 °0 über den Körper 1 geleitet wird, wird ein Muster aus SiIiziumoxid angebracht. Diese Oxidationsbehandlung wird nach 2 Stunden unterbrochen; ist dann bereits eine Oxidschicht 6 mit einer Stärke von etwa 1 /um vorhanden, die über etwa 0,5 /um in den Körper 1 versenkt ist (Pig. 2).According to a known method such as a photolithographic Method, the layer 4, 5 is then partially removed, so that a round disc 5 with a Diameter of about 5 µm remains. Since the layer 4, 5 is thin, the small dimensions of this Disc must be adhered to very precisely. In which then water vapor with a pressure of 1 atmosphere at etv / a 1100 ° 0 is passed over the body 1, a pattern of silicon oxide appropriate. This oxidation treatment is interrupted after 2 hours; is then already an oxide layer 6 with a thickness of about 1 / µm, which is sunk into the body 1 over about 0.5 / µm (Pig. 2).
Während der Unterbrechung der Oxidationsbehandlung wird die erhaltenen Oxidschicht 6 über ihre gesamte Dicke durch Ätzen mit Fluorwasserstoffsäure wieder entfernt. Anschliessend wird die Oxidationsbehandlung wiederholt, so daß das 1 /um dicke Muster aus Siliziumoxid 8 (Pig. 3), das mit einer Öffnung 7 versehen ist, entsteht, das praktisch über seine gesamte Dicke in den Siliziurakörper 1 versenkt ist.During the interruption of the oxidation treatment, the oxide layer 6 obtained is through over its entire thickness Etching with hydrofluoric acid removed again. The oxidation treatment is then repeated so that the 1 / um thick pattern of silicon oxide 8 (Pig. 3), which is provided with an opening 7, is created that practically over its entire thickness is sunk into the silicon body 1.
Darauf wird der Körper 1 in Anwesenheit einer Bleioxidplatte, die nahe der Haskierungsscheibe 5, z.B. in einem Abstand von 0,3 nun» gehalten wird, während etwa 5 Minuten auf 700 °ö erhitzt. Dadurch wird das Siliziumnitrid der Scheibe 5 in Bleiglas umgewandelt. Dieses Bleiglas kann durch Erhitzen in dem oben erwähnten P-Ätzmittel in etwa 1 Minute gelöst werden.Then the body 1 is in the presence of a lead oxide plate, which is close to the masking disk 5, for example in a The distance of 0.3 is now held for about 5 minutes heated to 700 ° ö. As a result, the silicon nitride of the disk 5 is converted into lead glass. This lead glass can by heating in the above-mentioned P-type etchant approximately 1 minute to be solved.
Die Maskierung 5 ist dann vollständig von der Oberfläche des SiliziuD'-körpers 1 in der Öffnung 7 entfernt. Auf dieser Oberfläche 10 wird dann eine Goldschicht 11 angebracht, die mit dem Halbleiterkörper einen Schottky-Kontakt bildet, wodurch sich zur Herstellung eines elektrischen Anschlusses diese Goldschicht 11 über die Oxidschicht 8 hin erstreokt. Die Goldschicht 5 hat z.B. einen Durchmesser von 20 /ura und kann nach einem bekannten Verfahren, z.B. durch Auf-The masking 5 is then completely removed from the surface of the silicon body 1 in the opening 7. A gold layer 11 is then applied to this surface 10, which gold layer 11 forms a Schottky contact with the semiconductor body, as a result of which this gold layer 11 extends over the oxide layer 8 in order to produce an electrical connection. The gold layer 5 has, for example, a diameter of 20 / ura and can be made by a known method, for example by
309827/0500 " H ~309827/0500 " H ~
dampfen angebracht v/erden. Der elektrische Anochluß wird in üblicher Weise dadurch hergestellt, daß eine Anschlußleitung 12 an der Goldschicht befestigt wird. Diese Befestigung wird dadurch erleichtert, daß die Goldschicht 11 praktisch flach ist, da das Muster 8 in den Körper versenkt ist.vaporizing attached. The electrical connection is in usually produced by attaching a lead 12 to the gold layer. This attachment is facilitated by the fact that the gold layer 11 is practically flat, since the pattern 8 is sunk into the body is.
Der Körper 1 kann in üblicher Weise, z.B, durch Löten oder Legieren, an einer metallenen Trägerplatte 13 befestigt werden, die als zweiter elektrischer Anschluß der Schottky-Diode dient.The body 1 can be attached to a metal support plate 13 in a conventional manner, for example by soldering or alloying which serves as the second electrical connection of the Schottky diode.
Ein Siliziumkörper vom p-Typ mit einem spezifischen Widerstand von 25 -Sicm und einer Dicke von 200 /um wird, wie, im Beispiel 1 beschrieben, mit einem praktisch über seine gesamte Dicke in den Siliziumkörper 21. (Fig. 5) versenkten Muster versehen, das aus einer mit einer öffnung 22 versehenen flachen Siliziumoxidschicht 23 mit einer Dicke von etwa 1 /um besteht. Die Öffnung hat einen Durchmesser von 100 /um.A p-type silicon body with a specific resistance of 25 -Sicm and a thickness of 200 μm is, as described in Example 1, with a practically over its The entire thickness is provided in the silicon body 21 (FIG. 5), which consists of a pattern provided with an opening 22 flat silicon oxide layer 23 with a thickness of about 1 / um. The opening has a diameter of 100 / um.
Die Maskierungsschicht wird auf die in Beispiel 1 beschriebene Weise von der Oberfläche 24 de3 Silizinmkörpers 21 in der Öffnung 22 entfernt. Dann wird durch Eindiffusion in die Oberfläche 24 im Körper 1 ein pn-übergang 25 erzeugt und auf der Oberfläche 24 eine einen Kontakt bildenden Metallschicht 26 angebracht. Ist die Öffnung 22 klein, so kann die Metallschicht 26, wie bei dem oben beschriebenen Auijführungsbeispiel, sich bis über die Oxidschicht 23 erstrecken, um eine hinreichend große Oberfläche zur Befestigung eines Anschlußleiters zu erhalten.The masking layer is based on that described in Example 1 Way from the surface 24 of the 3 silicon body 21 in the opening 22 removed. A pn junction 25 is then produced by diffusion into the surface 24 in the body 1 and a metal layer 26 forming a contact is applied to the surface 24. If the opening 22 is small, so can the metal layer 26, as in the embodiment described above, extend over the oxide layer 23 to a sufficiently large surface for attachment of a To get connecting conductor.
Die !Tiefe des pn-Überganges 23 ist von der Oberfläche her gesehen, geringer als die Tiefe, über die da.fi Muster 23 .inThe depth of the pn junction 23 is from the surface seen shallower than the depth over the da.fi pattern 23 .in
- 15 :i?, 309827/0500- 15 : i? , 309827/0500
1789U41789U4
den Siliziumkürper 21 versenkt ist. Der pn-Übei'gang 25 v/ird z.B. in einer Tiefe von 0,7 /u:n durch die übliche Phosphordiffusion angebracht, wobei die η-leitende Zone 28 entsteht. Es ergibt sich dann ein praktisch flacher pn-übergang 25, dessen Rand trotzdem an die Oxidschicht 25 grenzt.the silicon body 21 is sunk. The pn transition 25 v / ird e.g. at a depth of 0.7 / u: n through the usual Phosphorus diffusion attached, the η-conductive zone 28 being formed. The result is a practically flat one pn junction 25, the edge of which is nevertheless adjacent to the oxide layer 25.
Nach Reinigung der Oberfläche 24 v/ird auf übliche z.B. durch Aufdampfen, eine Aluminiumkontaktschicht ?.6 angebracht. Dadurch läßt sieh ein px*aktisch ohii.sch.er Kontakt erreichen. Der Halbleiterkörper wird dann auf übliche Weise auf einer Metallplatte 27 befestigt, die ebenfalls einen Kontakt bildet. An der Kontaktschicht 26 kann noch ein Anschlußleiter befestigt werden. Die so hergestellte Halbleiteranordnung bildet also eine pn-Diode. Die durch dieses Verfahren nach der Erfindung hergestellten Dioden zeigten eine Durchschlagspannung von etwa 200 V, während die nach den bisher üblichen Verfahren aus dem gleichen Ma.terial hergestellten Dioden, die den gleichen ieraperaturgehandlungen (Oxidationen, Diffusionen) unterworfen wurden, eine Durchschlagspannung von nicht mehr als 100 V aufweisen.After cleaning the surface 24, an aluminum contact layer is applied in the usual way, e.g. by vapor deposition? .6 appropriate. This leaves you a px * actically ohii.sch.er contact reach. The semiconductor body is then fastened in the usual way on a metal plate 27, which is also forms a contact. A connection conductor can also be attached to the contact layer 26. The one made in this way The semiconductor arrangement thus forms a pn diode. The diodes made by this method of the invention showed a breakdown voltage of about 200 V, while those made from the same Ma.terial according to the previously customary methods manufactured diodes that do the same thing (Oxidations, diffusions) have a breakdown voltage of not more than 100 V.
Der Unterschied in der Durchschlagspannung wird dadurch verursacht, daß die nach dem Verfahren nach der Erfindung hergestellten Dioden einen praktisch flachen pn-übergang aufweisen, während die durch da3 übliche Planarverfahren hergestellten Dioden einen gekrümmten, ultra pn-übergang haben.The difference in breakdown voltage is caused by the fact that by the method according to the invention diodes produced have a practically flat pn junction, while those produced by the usual planar process manufactured diodes have a curved, ultra pn junction.
Eine Halbleiteranordnung mit einer npn- oder pnp-Transistorstruktur kann nach dem Verfahren nach der Erfindung wie folgt hergestellt worden.A semiconductor device with an npn or pnp transistor structure can be prepared by the method of the invention as follows.
- 16 309827/0500 - 16 309827/0500
Nachdem die Maskierungsschicht von der Oberfläche 34 (Pig. 6) des Siliziumkörpers 31 in der öffnung 33 des versenkten Musters 32 entfernt ist, und ein praktisch flacher pn-übergang 35 auf die im Beispiel 2 beschriebene Art und Weise angebracht worden ist, wird die Oberfläche 34 mit einer Diffusionsmaske versehen. Diese Diffusionsmaske ist z.B. eine Siliziumoxidschicht 41 mit einer Dicke von etwa 0,3 /um mit einer Öffnung 37. Diese Diffusions-, maske kann auf eine in der Halbleitertechnik übliche Art und Weise angebracht werden. Anschließend wird auf übliche Weise durch Diffusion einer Verunreinigung durch die Öffnung 37 ein zweiter pn-übergang 36 in einer geringeren Tiefe als der bereits vorhandene pn-übergang 35 angebracht, so daß sich eine pnp- oder npn-Struktur ergibt.After the masking layer has been removed from the surface 34 (Pig. 6) of the silicon body 31 in the opening 33 of the recessed pattern 32 is removed, and a practically flat pn junction 35 on that described in example 2 Has been applied in the manner, the surface 34 is provided with a diffusion mask. This diffusion mask is, for example, a silicon oxide film 41 having a thickness of about 0.3 / .mu.m with an opening 37. This diffusion mask can be in a manner customary in semiconductor technology and way to be attached. This is followed by diffusion of an impurity through the opening in the usual way 37 a second pn junction 36 is attached at a shallower depth than the already existing pn junction 35, see above that a pnp or npn structure results.
Wie in der Planartechnik üblich werden dann auf der Oxidschicht 32 Metallschichten 40 und 39 angebracht, die durch Öffnungen 38 und 37 mit den durch die pnp-Übergänge 35 und 36 begrenzten diffundierten Zonen 45 und 44 verbunden sind. Mit den Metallschichten 40 und 39 werden dann Anschlußleiter 44 und 43 verbunden. Schließlich wird der Halbleiterkörper 31 an einer ebenfalls als Kontakt dienenden Metallplatte 42 befestigt.As is customary in planar technology, then on the oxide layer 32 metal layers 40 and 39 attached, through openings 38 and 37 with the through the pnp junctions 35 and 36 limited diffused zones 45 and 44 are connected. The metal layers 40 and 39 are then used to form connecting conductors 44 and 43 connected. Finally, the semiconductor body 31 is attached to a metal plate which is also used as a contact 42 attached.
Die so hergestellten Transistorstrukturen haben einen praktisch flachen pn-übergang 35» der als Kollektor- oder Emitter-Übergang dienen kann, während der pn-übergang 36 als Emitter- oder Kollektor-Übergang dient.The transistor structures so produced have a practical one flat pn junction 35 »which can serve as a collector or emitter junction, while the pn junction 36 is used as a Emitter or collector junction is used.
Der die Übergänge 35 und 36 enthaltende Teil des Halbleiterkörpers 31 kann eine epitaktisch angewachsene Siliziumschicht sein, wobei sich das Muster 32 über die gesamte Dicke dieser Schicht erstrecken kann. Es ist dann eine Struktur möglich, die einer epitaktischen Mesa-Transistorstruktur entspricht.That part of the semiconductor body containing the junctions 35 and 36 31 can be an epitaxially grown silicon layer the pattern 32 may extend over the entire thickness of this layer. It is then a Structure possible that of an epitaxial mesa transistor structure is equivalent to.
- 17 -- 17 -
309827/OBOO309827 / OBOO
17891U17891U
Das Siliziumoxidisuster 32 kann bei eineiu Transistor* vorteilhafterweiße eine größere Dicke (z.B. 2 /um) haben als bei einer Diode, wodurch der flache Übergang tiefer angebracht werden kann und mehr Raun zum Unterbringen do3 zweiten pn-Überganges vorhanden ist.In the case of a transistor *, the silicon oxide cluster 32 can advantageously have a greater thickness (for example 2 μm) than in the case of a diode, as a result of which the shallow junction can be made deeper and more space is available to accommodate the second pn junction.
Da sich die Metallschicht en 39 und 40 iru v/es ent Hohen über das dicke Muster 32 erstrecken, ist die Kapazität zwischen diesen Metallschichten und dem Körper 31 gering.Since the metal layers 39 and 40 are iru v / es arise Extending across the thick pattern 32 is the capacitance between these metal layers and the body 31 is small.
An Hand dieses AusführungobeiSpieles wird kurz beschrieben, wie durch das Verfahren nach der Erfindung ein Tranrdstor mit einem praktisch flachen Emitter-Übergang und einer Basiszone hergestellt v/erden kann, deren unter der Emitterzone liegenden Teil dünner ist als der übrige Teil der Basiszone.Using this example game, it is briefly described as by the method according to the invention a Tranrdstor can be made with a practically flat emitter junction and a base zone, the one below the emitter zone lying part is thinner than the rest of the base zone.
Ähnlich wie bei den bereits beschriebenen Ausführungsbeispielen wird ein Siliziumkörper 50 (Pig. 7) mit einem versenkten Muster versehen, das aus einer SiD.ituumoxidschichtSimilar to the exemplary embodiments already described, a silicon body 50 (Pig. 7) is countersunk Provided pattern that consists of a SiD.ituumoxidschicht
51 mit einer Öffnung 52 besteht. Die Maskierungsschicht 49»51 with an opening 52 consists. The masking layer 49 »
52 besteht aus Siliziumnitrid.. Die Maskierimgsschtcht wird anschließend teilweise entfernt, so daß ein ßcheibcnartiger Teil 53 der Maskierungsschicht 49, 53 zurückbleibt.52 consists of silicon nitride .. The masking layer is used then partially removed, so that a ßcheibcnartiger Part 53 of the masking layer 49, 53 remains.
Die kann folgendermaßen erreicht werden. Der Teil 53 der Maskierungsschicht wird auf übliche Art und Weise mit einer Aluminiumschicht mit einer Dicke von etwa 0,1 /um überzogen. Anschließend wird der Teil 59 der Schicht 53 durch einen Zerstäubungsvorgang im Hochvakuum entfernt. Das Muster 51 wird dabei etwas dünner. Schließlich wird durch Ätzen in Salpetersäure das Aluminium vom Teil 53 der Maskierungsschicht entfernt. This can be achieved in the following ways. The part 53 of the masking layer is in the usual way with a Aluminum layer coated with a thickness of about 0.1 / µm. Subsequently, the part 59 of the layer 53 is removed by a sputtering process in a high vacuum. The pattern 51 becomes a little thinner. Finally, the aluminum is removed from part 53 of the masking layer by etching in nitric acid.
- 18 309827/0500 - 18 309827/0500
- 18 - .-V.- 18 -.-V.
17 89 U 417 89 U 4
Das Muster 51 hat z.B. eine Dicke von etwa 2 /um. Indem auf an sich bekannte Weise eine Verunreinigung in den Siliziumkörper eindiffundiert wird, entsteht der pn-übergangThe pattern 51 has a thickness of about 2 µm, for example. By doing If an impurity is diffused into the silicon body in a manner known per se, the pn junction is created
54 in einer Tiefe von z.B. 1,5 /um. Durch Oxidation, während der die verbleibende Maskierungsschicht schützend wirkt, wird eine Siliziuraschicht 55 (siehe auch Pig. 8) in der Öffnung 52 auf den nicht von der Maskierungsschicht 53 abgedeckten Oberflächenteil angebracht. Die Oxidschicht54 at a depth of, for example, 1.5 μm. By means of oxidation, during which the remaining masking layer has a protective effect, a silicon layer 55 (see also Pig. 8) is applied in the opening 52 to the part of the surface not covered by the masking layer 53. The oxide layer
55 ist dünner als das Muster 51 und hat z.B. eine Dicke von 1 /um und ist über etwa 0,5 /um in den Siliziumkörper 50 versenkt. Die Oxidschicht 55 bildet somit ein über seine halbe Dicke versenktes Muster mit einer öffnung 56.55 is thinner than pattern 51 and has a thickness, for example of 1 / µm and is about about 0.5 / µm in the silicon body 50 sunk. The oxide layer 55 thus forms a pattern with an opening 56 that is sunk over half its thickness.
Die Maskierungsschicht 53 wird wie oben beschrieben entfernt, und in die frei gewordene Oberfläche 57 wird zum Herstellen eines pn-Überganges 58, der sich an dem bereits vorhandenen Übergang 54 anschließt, eine Verunreinigung eindiffundiert. Der pn-übergang 58 liegt z.B. in einer liefe von etwa 0,6 /mn. Weiter wird zum Herstellen des zweiten pn-Überganges 59 in einer geringeren Tiefe als der anschließende pn-übergang 54 und der Übergang 58, z.B. in einer Tiefe von etwa 0,3 /um, eine weitere Verunreinigung eindiffundiert. Die Tiefe dieses zweiten pn-Überganges 59 ist auch geringer als die Versenkungstiefe der dünneren SiIiziumoxidschicht 55 im Körper 50.The masking layer 53 is removed as described above, and a pn junction 58, which is located on the already existing transition 54 connects, an impurity diffused. The pn junction 58 is, for example, in a would run from about 0.6 / mn. Next, to produce the second pn junction 59 at a shallower depth than the subsequent pn junction 54 and the junction 58, e.g. a depth of about 0.3 / µm, another impurity diffuses in. The depth of this second pn junction 59 is also less than the countersunk depth of the thinner ones Silicon oxide layer 55 in body 50.
Nach dem Reinigen der Öffnung 56 und dem Herstellen einer Öffnung 60 (Fig. 9) werden die Emitter-Kontaktschicht 51 und die Basis-Kontaktschicht 62, z.B. durch Aufdampfen von Aluminium, angebracht. An der Unterseite des Körpers 50 kann ein Kollektor-Kontakt 66 angebracht werden. Weiter können Leiterbahnen 61 und 62 mit sich über das dicke Muster 51 erstreckenden Teilen angebracht werden.After cleaning the opening 56 and producing an opening 60 (FIG. 9), the emitter contact layer 51 and the base contact layer 62, e.g., by vapor deposition Aluminum attached. A collector contact 66 can be attached to the underside of the body 50. Further For example, conductor tracks 61 and 62 with parts extending over the thick pattern 51 can be applied.
Es ergibt sich so ein Transistor mit einem praktisch flachen Emitter-Übergang 59 und einer Basiszone 63, die einen unter der Emitterzone· 64 liegenden dünnen Teil aufweist.The result is a transistor with a practically flat one Emitter junction 59 and a base region 63 which has a thin part lying under the emitter region 64.
309827/0500 -19-309827/0500 -19-
> ?i N ΒΑ0 ORKXtNAk> ? i N ΒΑ0 ORKXtNAk
1783U41783U4
Nach dem "beschriebenen Verfahren könnon Transistoren für hohe Frequenzen mit einem niedrigen Basisbahnwidorstand hergestellt werden, die zudem, da sich Kontakt3chienten 61 und 62 über das dicke Muster 51 erstrecken, eine geringe Kapazität zwischen diesen Kontaktschichten und dem Körper 50 aufweisen.According to the method described above, transistors can be used for high frequencies with a low base orbital resistance which, in addition, since contact 3chients 61 and 62 extend across the thick pattern 51, a small capacitance between these contact layers and the Body 50 have.
Dies ist ein Beispiel eines Verfahrens aur Herstellung einer monolithischen Halbleiterschaltung mit einem Siliziumkörper 70 (Eig. 10, 11 und 12), von dem eine Oberfläche mit einer isolierenden Schicht 71» 90 überzogen ist, auf der Leiterbahnen 72,bis 75 angebracht sind, die durch die Öffnungen 76 bis 80 in der Isolierschicht 71 mit an die Schicht 71 angrenzenden Zonen 81 bis 84 von zwei Schaltungselementen Kontakt herstellen, nämlich bei einem Transistor mit einem Transistor mit der Emitter-, Basis- und Kollektorzone 81, 82 und 83 und bei einem Widerstandselement mit einer Zone 84. Die Zone 85 ist in üblicher Weise nur für Isolierzwecke vorgesehen. Leiterbahnen 72 bis 75 umfassen Kontaktflächen 86 bis 89, an denen Anschlußleitungen mit den Leiterbahnen verbunden v/erden. Deutlichkeitshalber ist nur in Pig. 12 eine Anschlußleitung dargestellt, die mit der Kontaktfläche 87 verbunden ist. Gemäß der Erfindung wird zunächst die Oberfläche des Siliziumkörpers 70 mit einem schichtenartigen Muster aus Siliziumoxid 90 versehen, das vorzugsweise praktisch über seine ganze Dicke in den Körper 70 versenkt ist. Das Muster 90, das streifenartig ausgebildet ist, hat z.B. eine Dicke von mindestens 1 /um.This is an example of a method of manufacture a monolithic semiconductor circuit with a silicon body 70 (Fig. 10, 11 and 12), one surface of which is covered with an insulating layer 71 »90, on the conductor tracks 72 to 75 are attached, the through the openings 76 to 80 in the insulating layer 71 with zones 81 to 84 adjoining the layer 71 two circuit elements make contact, namely at a transistor with a transistor with the emitter, base and collector zones 81, 82 and 83 and with a resistor element with a zone 84. The zone 85 is provided in the usual manner only for insulation purposes. Conductor tracks 72 to 75 comprise contact areas 86 to 89, at which connecting lines are connected to the conductor tracks. For the sake of clarity is only in Pig. 12 shows a connection line which is connected to the contact surface 87. According to the invention, the surface of the silicon body 70 is first provided with a layer-like pattern of silicon oxide 90 provided, which is preferably sunk into the body 70 practically over its entire thickness. The pattern 90, which is formed in a strip-like manner has, for example, a thickness of at least 1 / µm.
Darauf wird in einer in der Planartechnik üblichen Weise mit Hilfe einer Isolierschicht 71, die dünner ist als das Mustex* 90 und die sich an das Muster 90 abschließt, der genannte Tra.nsif3tor und claw Y.'i(lcrstands.--u.eT:>'->nt an^elir^oht. Die 2'jonen 83 und 85 können bereits vor dem Anbringen derIt is then in a manner customary in planar technology with the aid of an insulating layer 71 which is thinner than that Mustex * 90 and which follows on from the pattern 90, the named Tra.nsif3tor and claw Y.'i (lcrstands .-- u.eT:>'->nt an ^ elir ^ oht. The 2'jonen 83 and 85 can already be installed before the
309827/OSOO - 20 -309827 / OSOO - 20 -
Isolierschichten 71, 90 erzeugt werden, während die Zonen 81, 82 und 84 nach dem Anbringen der Schicht 71, 90 erzeugt werden. Die dünne Isolierschicht 71 hat z.B. eine Dicke von et v/a 0,4 /um. Eine Isolierschicht solcher Dicke wird in der üblichen Planartechnik häufig verwendet.Insulating layers 71, 90 are produced while the zones 81, 82 and 84 generated after the application of the layer 71, 90 will. The thin insulating layer 71 has a thickness of about 0.4 / µm, for example. An insulating layer of such thickness is often used in conventional planar technology.
Darauf werden die Leiterbahnen 72 bis 75 in üblicher Weise angebracht, wobei die Kontaktflächen 86 bis 89 auf dem dicken Muster 90 angebracht werden. Die Leiterbahnen und die Kontaktflächen bestehen aus Aluminium, wobei es unvermeidlich ist, daß sich eine dünn« Aluminiumoxidschicht auf dem Aluminium bildet.The conductor tracks 72 to 75 are attached to this in the usual manner, with the contact surfaces 86 to 89 on the thick pattern 90 can be attached. The conductor tracks and the contact surfaces are made of aluminum, with it it is inevitable that there will be a thin layer of aluminum oxide forms on the aluminum.
In einem üblichen Herstellungsvorgang wird die hergestellte Halbleiteranordnung geprüft, wobei Kontaktstifte gegen die Kontaktflächen 86 bis 89 mit hinreichender Kraft gedrückt werden, um die Aluminiumschicht zu durchdringen. Dabei wird eine unter den Kontaktflächen liegende Isolierschicht mit der üblichen Dicke von z.B. 0,4 /um leicht beschädigt. Das dicke Muster 90 verringert die Möglichkeit einer solchen Beschädigung wesentlich. Weiter ist die Möglichkeit einer Beschädigung auch bei der Befestigung von Anschlußleitungen 88 an den Kontaktflächen 87 geringer. Pur eine Anzahl von Schaltungsanordnungen ist es weiter ein wesentlicher Vorteil, daß die Kapazität zwischen dem Siliziumkörper 70 und den Kontaktflächen 86 Ms 89 wegen der Dicke des Musters 90 gering ist.In a common manufacturing process, the Semiconductor device tested, with contact pins against the Contact surfaces 86 to 89 are pressed with sufficient force to penetrate the aluminum layer. Included an insulating layer with the usual thickness of e.g. 0.4 µm located under the contact surfaces is easily damaged. The thick pattern 90 significantly reduces the possibility of such damage. Next is the possibility Damage even when attaching connecting lines 88 to the contact surfaces 87 is less. Pure one Number of circuit arrangements, it is also a significant advantage that the capacitance between the silicon body 70 and the contact areas 86 Ms 89 is small because of the thickness of the pattern 90.
Die dünne Isolierschicht 71 besteht aus Siliziumoxid und kann in üblicher Weise angebracht werden, nachdem die Maskierung s schicht entfernt worden ist, die beim Anbringen des Musters 90 in vorstehend beschriebener Weise verwendet wird, um die Siliziumfläche örtlich vor der Oxidation zu schützen. Die dünne Isolierschicht 71 kann auch aus diesem Maskierungsmaterial bestehen, z.B. wenn dieses durch Siliziumnitrid gebildet wird.The thin insulating layer 71 is made of silicon oxide and can be applied in the usual way after the masking s layer that was removed when the Pattern 90 is used in the manner described above in order to protect the silicon surface locally from oxidation. The thin insulating layer 71 can also consist of this masking material, for example if it is formed by silicon nitride will.
.'-■■'· - äffet." - O λ .'- ■■ '· - äffet. "- O λ
-ti"·-ti "·
30 9827/050030 9827/0500
. ÖAD ORIGINAL. ÖAD ORIGINAL
Es wird einleuchten, daß mehr tmd/oder andere Schaltungselemente wie Dioden und Feldeffekt-Transistören in.dem Siliziurekörper untergebracht werden können. Das Muοter 90 kann ganz anders gestaltet sein und z.B. durch einen die dünne Isolierschicht umgebenden Ring gebildet werden, über den die Eontaktflächen verteilt sind. Weiter kann das Muster sich unter einer Leiterbahn erstrecken, was z.B. nützlich ist, wenn die Kapazität zwischen-der leiterbahn und dem Siliziumkörper gering sein soll.It will be evident that there are more tmd / or other circuit elements such as diodes and field effect transistors in the silicon body can be accommodated. The mother 90 can be designed quite differently and e.g. formed by a ring surrounding the thin insulating layer, over which the contact areas are distributed. Can continue the pattern extend under a conductor track, which is useful, for example, when the capacitance is between the conductor track and the silicon body should be small.
Es werden heutzutage häufig Halbleiteranordnungen hergestellt, wobei von einem Siliziumkörper in Porra einer auf einem Träger angebrachten Siliziuraschicht ausgegangen wird. "Der'Träger besteht gewöhnlich aus einem Isoliermaterial-wie Al2O5. Die Siliziumschicht, die polykristallin oder praktisch monokristallin sein kann, kann durch ITiederschlagen von Silizium auf dem Träger angebracht werden. In der SiIi- · ziumschicht werden dann eine Anzahl von Schaltungselementen wie Dioden, Feldeffekt-Transistoren mit isolierten Torelektroden und Widerständen angebracht* Auf der SiIiziumschicht kann eine Isolierschicht z.B. aus SiIi ziurooxid angebracht werden, auf der Leiterbahnen angebracht werden, die mit den Schaltungselementen in ähnlicher Vielse verbunden sind wie im Beispiel 5 beschrieben worden ist.Semiconductor arrangements are often produced nowadays, starting from a silicon body in Porra, a silicon layer attached to a carrier. The carrier usually consists of an insulating material such as Al 2 O 5. The silicon layer, which can be polycrystalline or practically monocrystalline, can be applied to the carrier by depositing silicon. A number of circuit elements are then formed in the silicon layer such as diodes, field effect transistors with insulated gate electrodes and resistors attached * An insulating layer, e.g. made of SiIi ziurooxid can be applied to the silicon layer, on which conductor tracks can be applied, which are connected to the circuit elements in a similar manner as has been described in Example 5.
Die Schaltungselemente in der Siliziumschicht können durch Ätzung eines Musters .von Rillen in der Schicht elektrisch voneinander "isoliert werden, wobei die Schicht in eine Anzahl von Abschnitten geteilt wird, die z.B. je ein Schaltungselement enthalten. Dies hat den Nachteil, daß wegen der Rillen die Oberfläche nicht mehr glatt ist, und die Rillen elektrische Kriechwege hervorrufen können.The circuit elements in the silicon layer can through Etching of a pattern of grooves in the layer electrically from each other ", the layer being divided into a number of sections, e.g. contain. This has the disadvantage that, because of the grooves, the surface is no longer smooth, and so are the grooves cause electrical leakage paths.
- 22 30982770500 - 22 30982770500
Bei einer Schickt eines- Leitfähigfceitstyps kann die Isolierung dadurch erhalten werden, daß ein Muster von Zonen des entgegengesetzten Leitfähigkeitstyps angebracht wird, welche Zonen sich über die ganze Dicke der Schicht erstrecke^ .wobei die Schicht in eine Anzahl von Abschnitten des einen Leitfähigkeitstyps geteilt wird, die je ein Schaltungselement enthalten können und voneinander durch die Zonen des entgegengesetzten Leitfähigkeitstyps getrennt sind. Dabei können die Zonen des entgegengesetzten Leitfähigkeitstyps jedoch Transistorstreuwirkungen hervorrufen. In the case of a layer of one conductivity type, the insulation can be obtained by applying a pattern of zones of the opposite conductivity type, which zones extend over the entire thickness of the layer, whereby the layer is divided into a number of sections of the one conductivity type, each of which can contain a circuit element and are separated from one another by the zones of the opposite conductivity type. In this case, however, the zones of the opposite conductivity type can cause transistor scattering effects.
Mittels des Verfahrens nach der Erfindung wird eine elektrische Isolierung erreicht, die die erwähnten Nachteile vermeidet. Dabei wird die auf einem Träger angebrachte Siliziumschicht mit einem schichtenartigen Muster von SiIiziuinoxid in der bei den vorhergehenden Beispielen beschriebenen Weise versehen, wobei beim Anbringen des Musters die Oxidationsbehandlung solange fortgesetzt wird, bis sich. das Muster über die ganze Dicke der Siliziumschicht erstreckt, wodurch die Siliziumschicht in eine Anzahl von Abschnitten geteilt ist, die durch das Muster voneinander getrennt sind.By means of the method according to the invention, electrical insulation is achieved which avoids the disadvantages mentioned. In this case, the silicon layer applied to a carrier is provided with a layer-like pattern of silicon oxide in the manner described in the previous examples, the oxidation treatment being continued until the pattern is applied. the pattern extends over the entire thickness of the silicon layer, whereby the silicon layer is divided into a number of sections which are separated from one another by the pattern.
In Fig. 13 ist das Muster aus Siliziumoxid mit 100, die durch dieses Muster voneinander getrennten Teile der Siliziumschicht mit 101 und der Träger mit 102 bezeichnet.In Fig. 13, the pattern of silicon oxide is 100, the parts of the silicon layer separated from one another by this pattern with 101 and the carrier with 102.
In den Teilen 101 können in üblicher Weise Schaltungselemente untergebracht werden und das Ganze kann mit einer Isolierschicht und mit Leiterbahnen überzogen werden.In the parts 101 circuit elements can be accommodated in the usual way and the whole can with a Insulating layer and covered with conductor tracks.
Selbstverständlich ist die Erfindung nicht auf die beschrie benen Ausführungsbeispiele beschränkt, und innerhalb des Eahmens der Erfindung sind dem Fachmann viele Abarten möglich. Of course, the invention is not related to the described limited exemplary embodiments, and within the Many variations are possible within the framework of the invention for those skilled in the art.
309827/0500309827/0500
8AÖ ÖftlGftiAi,8AÖ ÖftlGftiAi,
17881441788144
Das schichtenartige Muster ans SiIisruisöxiä braucht z.B. nicht über seine ganae Dicke in den Siliaiuiokörper versenkt zu sein. Bei einer Anzahl von Anwendungen genügt es, wenn das !taster über mindestens seine halbe Dicke in den Körper versenkt ist. Die pn-Übergänge von z.B. einem Hochfrequenztransistor können in einer größeren Tiefe angebracht werden als die Tiefe der Versenkimg des Musters. Es ergeben sich dann keine flachen pn~Übergänge, aber es brauchen keine Öffnungen in einer dicken Oxidschicht vorgesehen zu werden, während Met all schicht en, mit denen Anschlußleituiigen verbunden werden müssen, im wesentlichen auf einer dicken Oxidschicht (Muster) liegen können, wodurch die Kapazität zwischen diesen Metallschichtenund dem Körper gering ist. Um ein über praktisch seine ganze Dicke in den Körper versenktes Muster zu erhalten, kann die Oxidationsbehandlung mehr als einmal unterbrochen werden, um die er~ haltene Oxidschicht über wenigstens einen Teil ihrer Dicke wieder zu entfernen.The layer-like pattern on the SiIisruisöxiä needs e.g. not sunk into the siliaiu body beyond its ganae thickness to be. For a number of applications it is sufficient if the! button into the body over at least half its thickness is sunk. The pn junctions of e.g. a high frequency transistor can be applied to a greater depth than the depth of the recess of the pattern. There are then no flat pn transitions, but they do need it no openings to be provided in a thick oxide layer, while Met all layers with which connection leads must be connected, can lie essentially on a thick oxide layer (pattern), whereby the Capacitance between these metal layers and the body is low. Oxidation treatment can be used to obtain a pattern that is sunk into the body over practically its entire thickness interrupted more than once in order to preserve the oxide layer over at least part of its thickness to remove again.
Weiterhin kann vor dem Anbringen des Musters der Siliziumkörper bereits einer Atzbehandlung an den für das Muster beabsichtigten Stellen unterworfen werden.Furthermore, before the pattern is applied, the silicon body can already undergo an etching treatment on the for the pattern intended positions.
Patentansprüche:Patent claims:
309827/0500309827/0500
UMi - - ' -UMi - - '-
Claims (1)
fläche mit/einer Oxidationsbehandlung dieser Oberfläche mit einer flachen Siliziumoxidschicht in Form eines schichtenartigen Musters aus Siliziuraoxid, die die eine Oberfläche nur teilweise bedeckt, versehen wird/ dadurch gekennzeichnet, daß zunächst die eine überfläche ortlich mit einer die Oxidation des Siliziums verhindernden Maskierung bedeckt wird und dann das Küster durch eine Oxidationsbehandlung, mit wenigstens einem !Teil seiner Dicke vers&nkt, angebracht wird, daß anschließend wenigstens ein Teil der Maskierungsschicht entfernt wird,'um den darunter liegenden Oberflächeiiteil des Halbleiterkörpers freizulegen und daß eine Metallschicht angebracht wird, die eine elektrische Verbindung mit wenigstens einem Teil des so freigelegten Oberflächenteiles des Halbleiterkörpers bildet und die sich auch über das versenkte Muster erstreckt.mife
surface with / an oxidation treatment of this surface with a flat silicon oxide layer in the form of a layer-like pattern of silicon oxide, which only partially covers one surface, is provided / characterized in that first one surface is locally covered with a masking that prevents the silicon from oxidizing and then the sexton is applied by an oxidation treatment, with at least part of its thickness sunk, that then at least a part of the masking layer is removed in order to expose the underlying surface part of the semiconductor body and that a metal layer is applied which has an electrical connection with forms at least a part of the surface part of the semiconductor body thus exposed and which also extends over the recessed pattern.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19671789144 DE1789144B2 (en) | 1966-10-05 | 1967-09-29 | Method for manufacturing a semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL666614016A NL153374B (en) | 1966-10-05 | 1966-10-05 | PROCESS FOR THE MANUFACTURE OF A SEMICONDUCTOR DEVICE PROVIDED WITH AN OXIDE LAYER AND SEMI-CONDUCTOR DEVICE MANUFACTURED ACCORDING TO THE PROCEDURE. |
DE19671789144 DE1789144B2 (en) | 1966-10-05 | 1967-09-29 | Method for manufacturing a semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1789144A1 true DE1789144A1 (en) | 1973-07-05 |
DE1789144B2 DE1789144B2 (en) | 1975-05-15 |
Family
ID=25755988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19671789144 Withdrawn DE1789144B2 (en) | 1966-10-05 | 1967-09-29 | Method for manufacturing a semiconductor device |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE1789144B2 (en) |
-
1967
- 1967-09-29 DE DE19671789144 patent/DE1789144B2/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
DE1789144B2 (en) | 1975-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1614283C3 (en) | Method for manufacturing a semiconductor device | |
DE2640525C2 (en) | Method for manufacturing an MIS semiconductor circuit arrangement | |
DE2212049C2 (en) | Method for manufacturing a semiconductor device and method for manufacturing a transistor | |
DE1944793C3 (en) | Method for manufacturing an integrated semiconductor device | |
EP0071665B1 (en) | Method of producing a monolithic integrated solid-state circuit with at a least one bipolar planar transistor | |
DE1959895A1 (en) | Method for manufacturing a semiconductor device | |
DE2149766A1 (en) | Semiconductor device and method for its manufacture | |
DE1764155B2 (en) | Method for producing a semiconductor component from a silicon body | |
DE2749607B2 (en) | Semiconductor device and method for the production thereof | |
DE2361319C2 (en) | Semiconductor device and method for its manufacture | |
DE2124764B2 (en) | Method for manufacturing a semiconductor device | |
DE2133979C3 (en) | Method for manufacturing a semiconductor device | |
DE1514855C3 (en) | Semiconductor device | |
DE1964979B2 (en) | SEMICONDUCTOR COMPONENT WITH AT LEAST ONE LATERAL TRANSISTOR AND METHOD FOR ITS MANUFACTURING | |
DE1803024A1 (en) | Integrated semiconductor device and method for its manufacture | |
DE2133976B2 (en) | Monolithically integrated semiconductor device | |
DE3040873C2 (en) | Field effect transistor | |
DE2525529B2 (en) | SEMICONDUCTOR ARRANGEMENT WITH COMPLEMENTARY TRANSISTOR STRUCTURES AND METHODS FOR THEIR PRODUCTION | |
DE1439758B2 (en) | METHOD FOR MANUFACTURING TRANSISTORS | |
DE2133977C3 (en) | Semiconductor component | |
DE1789144A1 (en) | METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENT | |
DE2105164C2 (en) | Semiconductor component with base and emitter zone and resistance layer and process for its production | |
DE2616925C2 (en) | Semiconductor component and method for its manufacture | |
DE1789171C2 (en) | Method for manufacturing a semiconductor device | |
DE2216642C3 (en) | Semiconductor device and method for its manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8235 | Patent refused | ||
8280 | Miscellaneous part ii |
Free format text: KURZFRISTIGE WIEDEREINSETZUNG WEGEN FALSCH VEROEFFENTLICHTEM ERLEDIGUNGSGRUND. DIE VEROEFFFENTLICHUNG DES ZUTREFFENDEN ERLEDIGUNGSGRUNDES ERFOLGT IM NAECHSTEN PATENTBLATT. |
|
8230 | Patent withdrawn |