DE1789171C2 - Method for manufacturing a semiconductor device - Google Patents
Method for manufacturing a semiconductor deviceInfo
- Publication number
- DE1789171C2 DE1789171C2 DE19671789171 DE1789171A DE1789171C2 DE 1789171 C2 DE1789171 C2 DE 1789171C2 DE 19671789171 DE19671789171 DE 19671789171 DE 1789171 A DE1789171 A DE 1789171A DE 1789171 C2 DE1789171 C2 DE 1789171C2
- Authority
- DE
- Germany
- Prior art keywords
- silicon
- oxide layer
- layer
- pattern
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000000034 method Methods 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 80
- 239000010703 silicon Substances 0.000 claims description 80
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 77
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 57
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 57
- 230000000873 masking effect Effects 0.000 claims description 27
- 230000003647 oxidation Effects 0.000 claims description 26
- 238000007254 oxidation reaction Methods 0.000 claims description 26
- 238000011282 treatment Methods 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 claims description 5
- 230000008901 benefit Effects 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims description 2
- 238000010292 electrical insulation Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000001311 chemical methods and process Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 239000012535 impurity Substances 0.000 description 6
- 230000007704 transition Effects 0.000 description 5
- 150000003376 silicon Chemical class 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000005355 lead glass Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910000464 lead oxide Inorganic materials 0.000 description 1
- YEXPOXQUZXUXJW-UHFFFAOYSA-N oxolead Chemical compound [Pb]=O YEXPOXQUZXUXJW-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
dünnen als auch von dicken Oxidschichten machen in der Praxis oft einen Kompromiß in bezug auf die Dicke der Oxidschicht notwendig, dabei wird aber keine der Schwierigkeiten zufriedenstellend behoben.thin as well as thick oxide layers often compromise the thickness in practice the oxide layer is necessary, but none of the difficulties are satisfactorily resolved.
Bei den Verfahren der erwähnten Art wird gewöhnlich mindestens ein PN-Übergang des Schaltungselementes dadurch erhalten, daß durch die öffnung in der Oxidschicht eine Verunreinigung in den Siliziumkörper diffundiert wird. Es entsteht dabei eine muldenförmige PN-Übergangsfläche, die an den Rändern stark gekrümmt ist und die bei diesen Rändern annähernd quer zur Oberfläche des Siliziumkörpers und der Oxidschicht verläuft Dies hat zwei Nachteile. Die starke Krümmung der PN-Übergangsfläche hat enen ungünstigen Einfluß auf die Durchschlagspannung des PN-Überganges. Da die PN-Übergangsfläche nahe den Rändern annähernd quer zur Oxidschicht verläuft, kann im Betrieb des Schaltungselementes eine Drift von an der Oberfläche der Oxidschicht vorhandenen, praktisch unvermeidlichen ionen auftreten, wodurch das Schaltungselement unstabil wird. Es ist daher oft ein iiacher PN-Übergang erwünschtThe methods of the type mentioned usually involve at least one PN junction of the circuit element obtained in that an impurity in the silicon body through the opening in the oxide layer is diffused. This creates a trough-shaped PN transition area that is strong at the edges is curved and at these edges approximately transversely to the surface of the silicon body and the Oxide layer runs This has two disadvantages. The sharp curvature of the PN junction has an unfavorable effect Influence on the breakdown voltage of the PN junction. Because the PN junction near the edges runs approximately transversely to the oxide layer, a drift can occur during operation of the circuit element Surface of the oxide layer present, practically inevitable ions occur, causing the circuit element becomes unstable. It is therefore often a simple one PN transition desired
Bei der Herstellung von Halbleiteranordnungen, bei denen in einer Siliziumschicht auf einem Träger eine Anzahl von Schaltungselementen gebildet werden, um eine integrierte Schaltung zu erhalten, ist es erforderlich, die Schaltungselemente gegeneinander elektrisch zu isolieren. Hierzu wurden quer durch die Sil'ziumschicht und zwischen den Schaltungselementen Vertiefungen vorgesehen, durch die die Siliziumschicht geteilt wird. Dies hat den wesentlichen Nachteil, daß die Vertiefungen Unebenheiten in die Oberfläche der herzustellenden Anordnung einführen.In the manufacture of semiconductor arrangements in which a Number of circuit elements are formed in order to obtain an integrated circuit, it is necessary to to electrically isolate the circuit elements from one another. This was done across the silicon layer and recesses are provided between the circuit elements, through which the silicon layer is divided will. This has the major disadvantage that the depressions unevenness in the surface of the Introduce the arrangement to be produced.
Eine andere Möglichkeit Schaltungselemente gegeneinander zu isolieren, ist das Anbringen von zwei PN-Übergängen zwischen den Schaltungselementen. Es können dabei jedoch parasitäre Transistorwirkungen eintreten.Another way of isolating circuit elements from one another is to attach two PN junctions between the circuit elements. However, there can be parasitic transistor effects enter.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen von Halbleiterbauelementen anzugeben, mit dem u. a. eine befriedigende elektrische Isolierung einzelner Schaltungselemente oder Teile davon gegeneinander erreicht wird.The invention is based on the object of a method for producing semiconductor components to be specified with the inter alia a satisfactory electrical insulation of individual circuit elements or parts of which is achieved against each other.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß von einer Siliziumschicht auf einem Träger ausgegangen wird und zunächst die Oberfläche der Siliziumschicht örtlich mit einer die Oxidation des Siliziums verhindernde, ein anderes maskierendes Material als Siliziumoxid tnthaltenden Maskierungsschicht bedeckt wird, dann das Siliziumoxidschichtmuster durch eine Oxidationsbehandlung mit wenigstens einem Teil seiner Dicke versenkt angebracht wird, wobei die Oxidationsbehandlung so lange fortgesetzt wird, bis sich das Siliziumoxidschichtmuster über die Dicke der Siliziumschicht erstreckt und wenigstens ein von dem versenkten Siliziumoxidschichtmuster umgebenes Silizium-Schichtteil entstanden ist, und daß das Halbleiterschaltungselement wenigstens teilweise in dem Silizium-Schichtteil angebracht wird.This object is achieved according to the invention in that a silicon layer on a carrier is assumed and initially the surface of the silicon layer with a local oxidation of the Silicon preventive masking layer containing a masking material other than silicon oxide is covered, then the silicon oxide layer pattern is applied countersunk by an oxidation treatment with at least part of its thickness, the oxidation treatment is continued until the silicon oxide layer pattern over the Thickness of the silicon layer extends and at least one surrounded by the recessed silicon oxide layer pattern Silicon layer part has arisen, and that the semiconductor circuit element is at least partially in the silicon layer part is attached.
Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß das Siliziumoxidschichtmuster über wenigstens einen Teil seiner Stärke in den Halbleiterkörper versenkt ist, und somit durch das Verfahren nach der Erfindung auch flachere Halbleiteranordnungen erhalten werden können als bei der Anwendung bekannter Ve.'jähren, besonders im Falle einer dicken Oxidschicht. Weiterhin wird die Siliziumoxidschicht direkt als Muster angebracht, so daß die Oxidschicht nicht geätzt zu werden braucht, was insbesondere bei der dicken Oxidschicht vorteilhaft ist.The advantages achieved by the invention are in particular that the silicon oxide layer pattern is sunk into the semiconductor body over at least part of its thickness, and thus by the Method according to the invention also flatter semiconductor arrangements can be obtained than in the Use of known years, especially in the case of a thick oxide layer. Furthermore, the silicon oxide layer attached directly as a pattern so that the oxide layer does not need to be etched, which is particularly advantageous in the case of the thick oxide layer.
Eine weitere Ausgestaltung des Verfahrens nach der Erfindung ist dadurch gekennzeichnet, daß die Siliziums
schicht durch das versenkte Siliziumoxidschichtmuster in mehrere, voneinander getrennte, isolierte Silizium-Schichtteile
geteilt wird und die Schaltungselemente in diesen Schichtteilen angebracht werden.
Gemäß einer weiteren Ausbildung der Erfindung wirdAnother embodiment of the method according to the invention is characterized in that the silicon layer is divided by the sunk silicon oxide layer pattern into several separate, isolated silicon layer parts and the circuit elements are attached in these layer parts.
According to a further embodiment of the invention
'<j eine Maskierungsschicht verwendet, deren Dicke geringer ist a!i die Dicke des Siliziumoxidschichtmusters. '<j uses a masking layer whose thickness the thickness of the silicon oxide layer pattern is smaller.
Eine solche Maskierungsschicht läßt sich z. B. durch Ätzen oder Zerstäuben genauer in einem gewünschtenSuch a masking layer can be, for. B. by Etching or sputtering more precisely in a desired one
> 5 Muster ausbilden als eine dickere Schicht> Form 5 patterns as a thick layer
Gemäß einer weiteren Ausbildung der Erfindung dient eine Siliziumnitrid enthaltende Schicht als die Oxidation des Siliziums verhindernde Maskierungsschicht Daß Siliziumnitridschichten ?,ilizium gegen Oxidation maskieren können, ist an sieb aus IEEE-Transactions on Electron Devices, Vol. ED-13, Juli 1966, Nr. 7, S. 561-563 bekanntAccording to a further embodiment of the invention, a layer containing silicon nitride serves as the Oxidation of the silicon preventing masking layer that silicon nitride layers?, Silicon against Being able to mask oxidation is an important part of IEEE transactions on Electron Devices, Vol. ED-13, July 1966, No. 7, pp. 561-563
Andere Maskierungsmaterialien sind möglich, z. B. gewisse Metalle wie Platin und Rhodium. Diese Maskierungsmetalle sind jedoch den hohen Temperaturen, z. B. von 10000C oder mehr, der üblichen Oxidationsbehandlungen, bei welchen z. B. nasser Sauerstoff unter etwa atmosphärischem Druck über den Siliziumkörper geführt wird, gegenüber bedeutend weniger widerstandsfähig. Eine ein anderes maskierendes Material ais Siiiziumoxid enthaltende Maskierungsschicht hat den wichtigen Vorteil, daß, wenn mindestens ein Teil der Maskierungsschicht, die an das versenkte Oxidmuster grenzt, entfernt wird, diese Entfernung selektiv durchgeführt werden kann, wobei das versenkte Oxid nicht maskiert zu werden braucht. Darüber hinaus kann die Maskierungsschicht einfach auch als eine Maske gegenüber einer materialentfernenden Behandlung, wie z. B. einer Ätzbehandlung, vor der Oxidationsbehandlung und/oder während einer Unterbrechung der Oxidationsbehandlung, verwendet werden.Other masking materials are possible, e.g. B. certain metals like platinum and rhodium. However, these masking metals are resistant to high temperatures, e.g. B. from 1000 0 C or more, the usual oxidation treatments in which z. B. wet oxygen is passed under about atmospheric pressure over the silicon body, compared to significantly less resistant. A masking layer containing a masking material other than silicon oxide has the important advantage that when at least a portion of the masking layer adjoining the buried oxide pattern is removed, this removal can be carried out selectively, the buried oxide not needing to be masked. In addition, the masking layer can also be used simply as a mask against a material-removing treatment, such as e.g. B. an etching treatment, before the oxidation treatment and / or during an interruption of the oxidation treatment.
Gemäß einer weiteren Ausgestaltung der Erfindung wird zum Versenken des Musters über wenigstens einen großen Teil seiner Dicke in den Siliziumkörper vor demAccording to a further embodiment of the invention, the pattern is sunk over at least one large part of its thickness in the silicon body before
1"' Anbringen des Siliziumoxidschichtmusters der Siliziumkörper einer Ätzbehandlung an den für das Siliziumoxidschichtmuster beabsichtigten Stellen unterworfen und/oder die Oxidationsbehandlung mindestens einmal unterbrochen und die bereits erhaltene Oxidschicht 1 "'applying the silicon oxide layer pattern the silicon body is subjected to an etching treatment at the locations intended for the silicon oxide layer pattern and / or the oxidation treatment is interrupted at least once and the oxide layer already obtained
Vl während der Unterbrechung über mindestens einen Teil ihrer Dicke wieder entfernt. Vl removed again over at least part of its thickness during the interruption.
Auf d'ese Weise kann ein über einen größeren Teil seiner Dicke oder sogar über seine ganze Dicke in den Siliziumkörper versenktes Muster erhalten werden.In this way one can cover a larger part its thickness or even over its entire thickness in the silicon body sunk pattern can be obtained.
'■' Bei Siliziumoxidschichtmustern mit ζ. Β einer Dicke von mindestens 0,5 μπι werden mindestens 0,5 μπι ihrer Dicke in den Siliziumkörper versenkt angebracht.'■' For silicon oxide layer patterns with ζ. Β a thickness of at least 0.5 μπι are at least 0.5 μπι their Thickness sunk into the silicon body.
Bei dem Verfahre i nach der Erfindung wird mittels der Maskierung ein Siliziumoxidschichtmuster mitIn the method according to the invention, a silicon oxide layer pattern is also used by means of the masking
"■ mindestens einer öffnung angebracht. Auch bei einer dicken Oxidschicht kann die öffnung sehr k'ein sein, da im Gegensatz zu den bekannten Verfahren die öffnung nicht durch Ätzen in der Oxidschicht angebracht zu werden braucht. Die itiaskierung, die z. B. aus einer ' dünnen Siliziumnitridschicht bestehen kann, kann durch photolithographische Prozesse genau in Form eines oder mehrerer kleiner Flecken angebracht werden. Weiter wird an dem Ort der öffnung nicht ein kleines"■ at least one opening made. Even with one Thick oxide layer, the opening can be very small, since, in contrast to the known methods, the opening need not be attached by etching in the oxide layer. The itiaskierung z. B. from a 'Can consist of thin silicon nitride layer, can be precisely in the form of a through photolithographic processes or several small spots can be applied. Further at the place of the opening will not be a small one
tiefes Loch erhalten, das il.e Anbringung eines Kontaktes erschweren würde, da das Muster in den Siliziumkörper versenkt ist.deep hole obtained, the il.e attaching a Contact would be difficult because the pattern is sunk into the silicon body.
Gemäß einer Weiterbildung der Erfindung kann nach dem Anbringen des Siliziumoxidschichtmusters die Maskierungsschicht wenigstens teilweise entfernt werden. According to a development of the invention, after the silicon oxide layer pattern has been applied, the Masking layer are at least partially removed.
Nach dem Entfernen wenigstens eines Teiles der Maskierung der Oberfläche des Siliziumkörpers kann in der öffnung durch Diffusion einer Verunreinigung in die freigemachte Oberfläche mindestens ein PN-Übergang in dem Siliziunikörper angebracht werden. Dieser Übergang liegt in einer geringeren Tiefe von der Oberfläche her als die Versenkungstiefe des Musters in dem Körper. Auf diese Weise kann man einen praktisch flachen PN-Übergang erhalten, dessen PN-Übergangsläßt sich der erwähnte Ausschuß praktisch vollständig vermeiden.After removing at least part of the masking of the surface of the silicon body, in the opening by diffusion of an impurity into the cleared surface at least one PN junction be attached in the silicon body. This transition is at a shallower depth than the Surface area as the countersunk depth of the pattern in the body. That way you can get one handy Shallow PN junction obtained, the PN junction of which the aforementioned rejects can be practically completely avoid.
Mehrere Ausführungsbeispieie der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigenSeveral embodiments of the invention are illustrated in the drawings and are described below described in more detail. Show it
Fig. 1—3 schematische Querschnitte durch einen Halbleiterkörper in aufeinanderfolgenden Stufen der Herstellung eines versenkten Sili7iumoxidschichtmusters, 1-3 are schematic cross-sections through a semiconductor body in successive stages in FIG Production of a recessed silicon oxide layer pattern,
F i g. 4 einen schematischen Querschnitt durch einen nach dem Verfahren hergestellten Transistor,F i g. 4 shows a schematic cross section through a transistor produced according to the method;
Fig. 5 einen schematischen Querschnitt durch einen Trägerkörper, auf dem eine Siliziumschicht angebracht ist, die mit einem nach dem Verfahren hergestellten Siliziumoxidschichtmuster versehen ist.5 shows a schematic cross section through a carrier body on which a silicon layer is attached which is provided with a silicon oxide layer pattern produced by the method.
Bei den einzelnen, unten besfhriebenen Ausführu-■,<_;■·For the individual designs described below, ■, <_; ■ ·
uilliuiiciliu pai UIiCi £ui vyucMiacnc uci oui/.iuiii·uilliuiiciliu pai UIiCi £ ui vyucMiacnc uci oui / .iuiii
oxidschicht verläuft und die doch am Rande durch die Oxidschicht begrenzt wird. Dabei werden die vorerwähnte lonendrift und die Verringerung der Durchschlagspannung durch starke Krümmung der PN-Übergangsfläche beschränkt.oxide layer runs and which is limited at the edge by the oxide layer. The aforementioned Ion drift and the reduction in breakdown voltage due to strong curvature of the PN junction area limited.
Bevor die Verunreinigung eindiffundiert wird, kann die ganze Maskierung entfern' werden, während nach dem Anbringen des PN-Überganges mittels einer Diffusionsmaske in einen Teil der OherflSr'ie des Siliziumkörpers in der öffnung des Musters eine Verunreinigung eindiffundiert werden kann, um einen zweiten PN-Übergang in einer geringeren Tiefe von der Oberfläche als der bereits vorhandene PN-Übergang zu erhalten. Dabei kann eine epitaktische Mesa-artige, planare NPN- oder PNP-Transistorstruktur entstehen, wobei einer der PN-Übergänge praktisch flach ist und von der beide PN-Übergänge in der Siliziumschicht liegen, die eine epitaktische Schicht auf einem Silizium-Substrat sein kann.Before the impurity is diffused in, the entire masking can be removed, while after attaching the PN junction using a diffusion mask in part of the interface Silicon body in the opening of the pattern an impurity can be diffused to a second PN junction at a shallower depth from the surface than the existing PN junction to obtain. This can result in an epitaxial mesa-like, planar NPN or PNP transistor structure, one of the PN junctions being practically flat and both PN junctions in the silicon layer lie, which can be an epitaxial layer on a silicon substrate.
Auf dem Siliziumoxidschichtmuster kann z. B. auch mindestens eine Metallschicht angebracht werden, die in einer in der Halbleitertechnik üblichen Weise mit einer durch Diffusion einer Verunreinigung erhaltenen diffundierten Zone verbunden wird, während eine Anschlußleitung mit dieser Metallschicht verbunden wird.On the silicon oxide layer pattern, for. B. at least one metal layer can be attached, the in a manner customary in semiconductor technology with one obtained by diffusion of an impurity diffused zone is connected, while a connection line is connected to this metal layer will.
Zur Herstellung einer monolithischen Halbleiterschaltung kann der Siliziumkörper auch mit einer Isolierschicht versehen werden, die aus dem versenkten Muster und einem daran anschließenden dünnen Teil besteht, wobei Schaltungselemente angebracht werden, von denen HalbHterzonen an den dünnen Teil grenzen und auf der Isolierschicht eine Leiterbahnen bildende Metallschicht angebracht wird, die sich auch über das versenkte Muster erstreckt.To produce a monolithic semiconductor circuit, the silicon body can also be equipped with a Insulating layer are provided, consisting of the recessed pattern and an adjoining thin part consists, whereby circuit elements are attached, of which half-backing zones adjoin the thin part and a metal layer forming conductor tracks is applied to the insulating layer, which also extends over the recessed pattern extends.
Bei der Herstellung monolithischer Halbleiterschaltungen ist es oft erwünscht eine dünne Isolierschicht z. B. aus Siliziumoxid oder Siliziumnitrid anzuwenden. Während der Verbindung einer Anschlußleitung mit einer Anschlußfläche der Leiterbahnen auf der Isolierschicht kann jedoch diese dünne Isolierschicht beschädigt werden und ein Kurzschluß zwischen der Anschlußleitung und diesem Siliziumkörper auftreten. Die Isolierschicht kann auch beschädigt werden beim Prüfen der hergestellten Halbleiteranordnung, wobei Kontaktstifte gegen die Anschlußstellen gedrückt werden. Dies führt in der Praxis zu einem großen Ausschuß. Indem nun ein Muster verwendet wird, durch das eine Isolierschicht erhalten wird, die an der Stelle des Musters eine Verdickung aufweist und die Anschlußflächen auf dem Muster angebracht werden, WIIU U. α. In the manufacture of monolithic semiconductor circuits, it is often desirable to have a thin insulating layer, e.g. B. to use silicon oxide or silicon nitride. During the connection of a connection line to a connection surface of the conductor tracks on the insulating layer, however, this thin insulating layer can be damaged and a short circuit can occur between the connection line and this silicon body. The insulating layer can also be damaged when testing the manufactured semiconductor device, with contact pins being pressed against the connection points. In practice this leads to a large waste. By now using a pattern by which an insulating layer is obtained which has a thickening at the location of the pattern and the pads are applied to the pattern, WIIU U. α.
schwindigkeit von Siliziumnitrid, Siliziumoxid in der nachfolgenden Ätzflüssigkeit benutzt:speed of silicon nitride, silicon oxide used in the following etching liquid:
Fluorwasserstoffsäure (50%) mit einer Ätzgeschwindigkeit des Siliziumnitrids (angebracht auf einem Siliziumkörper durch Erhitzung dieses Körpers auf etwa ICOU0C in einem Gasgemisch aus S1H4 und NH3) von etwa 0,03 μπι/sec und mit einer Ätzgeschwindigkeit des Siljziumoxids von etwa 30μιη/5εα In starker verdünnter Fluorwasserstoffsäure nehmen die Ätzgeschwindigkeiten ab.Hydrofluoric acid (50%) with an etching speed of the silicon nitride (attached to a silicon body by heating this body to about ICOU 0 C in a gas mixture of S1H4 and NH3) of about 0.03 μm / sec and with an etching speed of the silicon oxide of about 30 μm / 5εα In very dilute hydrofluoric acid the etching rates decrease.
An Hand der Fig. 1 bis 3 wird zunächst die Herstellung eines versenkten Oxi^-rbichtmusters beschrieben. Bei den bekannten Verfahren wird die gesamte Oberfläche des Siliziumkörpers mit Siliziumoxid bedeckt, worauf, um das Muster zu erzeugen, in die Oxidschicht z. B. durch Ätzen eine öffnung eingebracht wird. Vorwiegend wird ein Siliziumoxidschichtmuster direkt angebracht, das wenigstens über einen Teil seiner Dicke in den Siliziumkörper 1 versenkt ist, da während der Oxidationsbehandlung die Oberfläche des Siliziumkörpers örtlich vor Oxidation geschützt wird.1 to 3, the production of a recessed Oxi ^ -rbichtmuster is described first. In the known methods, the entire surface of the silicon body is covered with silicon oxide covered, whereupon, in order to produce the pattern, in the oxide layer z. B. made an opening by etching will. A silicon oxide layer pattern is predominantly applied directly over at least part of its Thickness is sunk into the silicon body 1, since the surface of the silicon body during the oxidation treatment is locally protected from oxidation.
Es wird dazu von einem Siliziumkörper 1 (Fig. 1) ausgegangen, der aus einer Siliziumscheibe vom N-Typ als Träger 2 mit einem spezifischen Widerstand von etwa 0,01 Qcm und einer Dicke von etwa 200 μπι besteht. Auf diesen Träger wird durch epitaxiales Anwachsen eine Siliziumschicht 3 vom N-Typ mit einem spezifischen Widerstand von etwa 1 Qcm und einer Dicke von etwa 4 μπι angebracht.For this purpose, it is made of a silicon body 1 (Fig. 1) assumed that consists of a silicon wafer of the N-type as a carrier 2 with a specific resistance of about 0.01 Ωcm and a thickness of about 200 μm consists. A silicon layer 3 of the N-type with a specific resistance of about 1 Ωcm and a thickness of about 4 μπι attached.
Die weiteren Abmessungen des Siliziumkörpers sind weniPT kritisch. Gewöhnlich wird der Siliziumkörper 1 hir"·· .chend groß gewählt, urn eine größere Anz„.;l von Schaltungselementen gleichzeitig nebeneinander anbringen zu können. Der Körper wird dann anschließend in die einzelnen Schaltungselemente aufgeteilt. Nachstehend wird einfachheitshalber nur die Herstellung eines Schaltungselementes beschrieben.The other dimensions of the silicon body are less critical. Usually, the silicon body 1 hir "··. chosen to be small enough to allow a larger number of.; l of To be able to attach circuit elements side by side at the same time. The body will then subsequently divided into the individual circuit elements. For the sake of simplicity, only the production of one is shown below Circuit element described.
Auf der Siliziumschicht 3 wird eine Maskierungsschicht 4, 5 angebracht, die aus vor Oxidation schützendem Material mit einer Dicke besteht, die kleiner ist als die des anzubringenden Siliziumoxidschichtmusters 8. Vorzugsweise wird eine Schicht 4, 5 aus Siliziumnitrid angebracht Diese Siliziumnitridschicht 4, 5 kann nach einem in der Halbleitertechnik üblichen Verfahren angebracht werden, indem der Körper in einem Gasgemisch aus S1H4 und NH3 auf etwa iOöXrC erhitzt wird. Die Schicht 4,5 hat z. B. eine Dicke von 0,1 μπι.On the silicon layer 3, a masking layer 4, 5 is applied, which is made from oxidation protective material with a thickness which is smaller than that of the silicon oxide layer pattern to be applied 8. A layer 4, 5 of silicon nitride is preferably applied. This silicon nitride layer 4, 5 can be applied according to a method customary in semiconductor technology by the Body in a gas mixture of S1H4 and NH3 to about iOöXrC is heated. The layer 4,5 has z. B. a thickness of 0.1 μπι.
Nach einem bekannten Verfahren, z. B. einem photolithographischem Verfahren, wird dann die Schicht 4,5 teilweise entfernt, so daß eine runde ScheibeAccording to a known method, e.g. B. a photolithographic process, then the Layer 4.5 partially removed, leaving a round disc
5 mit einem Durchmesser von 5 μΐη zurückbleibt. Da die Schicht 4,5 dünn ist, können die geringen Abmessungen dieser Scheibe sehr p^naii eingehalten werden. Indem dann Wasserdampf mit einem Druck von 1 Atmosphäre bei p', va 1100"C über den Körper 1 geleitet wird, wird ein Siüziumoxidschichtmuster 8 angebracht Oicso Oxidationsbehandlung wird nach 2 Stunden unterbrochen; dann ist bereits eine Oxidschicht 6 mit einer Stärke von I μπι vorhanden, die über etwa 0.5 μιτι in den Körper 1 versenkt ist (F i g. 2).5 remains with a diameter of 5 μΐη. Since the layer 4.5 is thin, the small dimensions of this disk can be adhered to very precisely. By then passing water vapor at a pressure of 1 atmosphere at p ', va 1100 "C over the body 1, a Siüziumoxidschichtmuster 8 is applied Oicso oxidation treatment is interrupted after 2 hours; then an oxide layer 6 with a thickness of I μπι is already present which is sunk into the body 1 over about 0.5 μm (FIG. 2).
Während der Unterbrechung der Oxidationsbehandlung wird die erhaltene Oxidschicht 6 über ihre gesamte Dicke durch Ät/.en mit Fluorwasserstoffsäure wieder entfernt. Anschließend wird die Oxidationsbehandlung wiederholt, so daß das 1 μιτι dicke Siliziumoxidschichtmnster 8 (F i g. 3), das mit einer öffnung 7 versehen ist, entsteht, das praktisch über seine gesamte Dicke in den Siliziumkörper 1 versenkt ist.During the interruption of the oxidation treatment, the oxide layer 6 obtained is over its entire Thickness removed by etching with hydrofluoric acid. This is followed by the oxidation treatment repeated, so that the 1 μm thick silicon oxide layer monster 8 (FIG. 3), which is provided with an opening 7, is created, which is practically over its entire thickness in the Silicon body 1 is sunk.
Darj.i·' ■■> rd der Körper 1 in Anwesenheit einer Bleioxidplatte, die nahe der Maskierungsscheibe 5, ζ. Β in einem Abstand von 0,3 mm gehalten wird, während etwa 5 Minuten auf 7000C erhitzt. D.idurch wird das Siliziumnitrid der Scheibe 5 in Bleiglas umgewandelt. Dieses Bleiglas kann durch Erhitzen in einem P-Ätzmittel in etwa I Minute gelöst werden.Darj.i · '■■> rd the body 1 in the presence of a lead oxide plate, which is close to the masking disk 5, ζ. Β is kept at a distance of 0.3 mm, heated to 700 0 C for about 5 minutes. This converts the silicon nitride of the disc 5 into lead glass. This lead glass can be dissolved in about 1 minute by heating in a P-type etchant.
P-Ätzmittel ist eine Flüssigkeit aus 15 Teilen Fluorwasserstoffsäure (50%), 10 Teilen HNO, (70%) und 300 Teilen Wasser. Ihre Ätzgeschwindigkeit von Siliziumoxid beträgt etwa 2 Ä/sec und ihre Ätzgeschwindigkeit von Bleiglas etwa 300 A/sec.P-Etchant is a 15 part liquid Hydrofluoric acid (50%), 10 parts HNO, (70%) and 300 parts water. Your etching speed of Silicon oxide is about 2 Å / sec and its etching rate of lead glass is about 300 A / sec.
Dies bedeutet z. B., daß mindestens ein Teil der gegen Oxidation maskierenden Schicht durch eine Material entfernende Behandlung entfernt werden kann, die das Maskierungsmaterial schneller angreift als das versenkte Oxidmuster oder, mit anderen Worten, daß mindestens ein Teil der Oxidationsmaske selektiv enfernt werden kann, wobei das versenkte Siliziumoxidmuster nicht maskiert zu werden braucht.This means e.g. B. that at least part of the masking layer against oxidation by a material Removal treatment can be removed, which attacks the masking material faster than the sunk Oxide pattern or, in other words, that at least a part of the oxidation mask is selective can be removed, wherein the buried silicon oxide pattern need not be masked.
Die Maskierung 5 ist dann vollständig von der Oberfläche 10 des Siliziumkörpers 1 in der öffnung 7 entfernt.The masking 5 is then completely removed from the surface 10 of the silicon body 1 in the opening 7.
Eine PNP- oder NPN-Transistorstruktur kann wie folgt erzeugt werden:A PNP or NPN transistor structure can be created as follows:
Ein Siliziumkörper mit einer Dicke von 200 μπι wird, wie oben beschrieben, mit einem praktisch über seine gesamte Dicke in den Siliziumkörper 1 (Fig. 4) versenkten Siliziumoxidschichtmuster 8 versehen, das mit einer öffnung 7 versehen ist und eine Dicke von etwa 1 μπι aufweist. Die öffnung hat einen Durchmesser von 100 μπι.A silicon body with a thickness of 200 μπι is, as described above, with a practically over its entire thickness in the silicon body 1 (Fig. 4) recessed silicon oxide layer pattern 8 provided, which is provided with an opening 7 and a thickness of has about 1 μπι. The opening has a diameter of 100 μπι.
Die Maskierungsschicht wird auf die oben beschriebene Weise von der Oberfläche 10 des Siliziumkörpers 1 in der öffnung 7 entfernt. Dann wird durch Eindiffusion in die Oberfläche 10 im Körper 1 ein PN-Übergang 25 erzeugt.The masking layer is removed from the surface 10 of the silicon body 1 in the opening 7 in the manner described above. A PN junction 25 is then produced by diffusion into the surface 10 in the body 1.
Die Tiefe des PN-Überganges 25 ist von der Oberfläche her gesehen, geringer als die Tiefe, über die das Siliziumoxidschichtmuster 8 in den Siliziumkörper 1 versenkt ist. Der PN-Übergang 25 wird z. B. in einer Tiefe von 0,7 μπι angebracht. Es ergibt sich dann ein praktisch flacher PN-Übergang 25 dessen Rand trotzdem an das Siliziumoxidschichtmuster grenzt.The depth of the PN junction 25 is seen from the surface, less than the depth over which the silicon oxide layer pattern 8 is sunk into the silicon body 1. The PN junction 25 is z. B. in a Depth of 0.7 μπι attached. A practically flat PN junction 25 then results at its edge nevertheless borders on the silicon oxide layer pattern.
Nach dem Anbringen des praktisch flachen PN-Uberganges 25 wird die Oberfläche 10 mit einer Diffusionsmaske versehen. Diese Diffusionsmaske ist z. B. eine Siliziumoxidschicht 41 mit einer Dicke von etwa 0,3 μίτι mit einer öffnung 37. Diese Diffusionsmaske kann auf eile in der Halbleitertechnik übliche Art und Weise angebracht werden. Anschließend wird durch Diffusion einer Verunreinigung durch die Öffnung 37 ein zweiter PN-Übergang 36 in einer geringeren Tiefe als der bereits vorhandene PN-Übergang 35 angebracht, so daij sich eine PNP- oder NPN-Struktur ergibt.After the practically flat PN junction 25 has been applied, the surface 10 is provided with a diffusion mask. This diffusion mask is z. B. a silicon oxide layer 41 with a thickness of about 0.3 μίτι with an opening 37. This diffusion mask can be attached in the usual manner in semiconductor technology. Subsequently, by diffusion of an impurity through the opening 37, a second PN junction 36 is made at a shallower depth than the already existing PN junction 35, so that a PNP or NPN structure results.
Wie in der Planartechnik üblich, werden dann auf der Oxidschicht 32 Metallschichten 39 und 40 angebracht, die durch Öffnungen 37 und 38 mit den durch die PN-Übcrgänge 36 und 25 begrenzen, diffundiertenAs is customary in planar technology, metal layers 39 and 40 are then applied to the oxide layer 32, which through openings 37 and 38 with those delimiting through the PN junctions 36 and 25 diffused
ίο Zonen 28 und 45 verbunden sind. Mit den Metallschichten 39 und 40 werden dann AnschluUleiter 43 und 44 verbunden. Schließlich wird der Hableiterkörper I an einer r-bcnfalls als Kontakt dienenden Metallplatte 13 befestigt. Die so hergestellte Transistorstruktur hat einen praktisch flachen PN-Übergang 25, der als Kollektor- oder Fmitterübereane dienen kann, während der PN-Über»ang J6 als Emitter- oder Kollektorübergang dient.ίο Zones 28 and 45 are connected. With the metal layers 39 and 40 then connection conductors 43 and 44 are connected. Finally, the semiconductor body I will turn on a metal plate 13 which also serves as a contact attached. The transistor structure produced in this way has a practically flat PN junction 25, which as Collector or Fmitterübereane can serve while the PN junction »ang J6 as an emitter or collector junction serves.
Der die Übergänge 25 und 36 enthaltende Teil desThe part of the
,mi I lalbleiterkörpers I ist eine epitaktisch angewachsene Siliziumschicht, wobei sich das Siliziumoxidschichtmuster 8 über die gesamte Dicke dieser Siliziumsciiicht erstreckt. Die Struktur entspricht also der eines epitaktischen Mesa-Transistors. Das Siliziumoxid· Schichtmuster 8 hat vorzugsweise eine größere Dicke. z. B. 2 μίτι, so daß der flache PN-Übergang tiefer angebracht werden kann und mehr Raum zum Unterbringen des zweiten PN-Überganges vorhanden ist., mi I semiconductor body I is an epitaxially grown Silicon layer, with the silicon oxide layer pattern 8 extends over the entire thickness of this silicon layer. So the structure corresponds to that of a epitaxial mesa transistor. The silicon oxide layer pattern 8 preferably has a greater thickness. z. B. 2 μίτι, so that the shallow PN junction deeper can be attached and there is more space to accommodate the second PN junction is.
Da sich die Metallschichten 39 und 40 im wesentlichen über das dicke Siliziumoxidschichtmuster 8 erstrecken, ist die Kapazität zwischen diesen Metallschichten und dem Körper 1 gering.Since the metal layers 39 and 40 extend essentially over the thick silicon oxide layer pattern 8, the capacitance between these metal layers and the body 1 is small.
Bei dem jetz' an Hand der F i g. 5 beschriebenen Ausführungsbeispiel der Erfindung wird von einem Siliziumkörper in Form einer aus einem Träger 102 angebrachten Siliziumschicht ausgegangen. Der Träger kann aus einem isolierenden Material wie z. B. AI2O, bestehen. Die Siliziumschicht, die polykristallin oderIn the case of the now on the basis of FIG. The embodiment of the invention described in FIG. 5 is based on a silicon body in the form of a silicon layer applied from a carrier 102. The carrier may be made of an insulating material such as. B. AI 2 O exist. The silicon layer, which is polycrystalline or
4« praktisch monokristallin sein kann, kann durch Niederschlagen durch Silizium auf dem Träger angebracht werden. In der .Siliziumschicht werden dann eine Anzahl von Schaltungselementen wie Dioden, Feldeffekt-Transistoren mit isolierter Gateelektrode und Widerstände angebracht. Auf der Siliziumschicht wird dann eine Isolierschicht z. B. aus Siliziumoxid angebracht, auf die ein System leitender Bahnen aufgebracht wird, die mit den Schaltungselementen verbunden ^;nd.4 «can be practically monocrystalline, can be applied to the carrier by means of silicon deposition. A number of circuit elements such as diodes, field effect transistors with an insulated gate electrode and resistors are then applied in the silicon layer. An insulating layer, for. B. made of silicon oxide, on which a system of conductive tracks is applied, which are connected to the circuit elements ^ ; nd.
Die auf einem Träger angebrachte Siliziumschicht wird mit einem Siliziumoxidschichtmustcr auf die oben beschriebene Weise versehen, wobei beim Anbringen des Musters die Oxidationsbehandlung so lange fortgesetzt wird, bis sich das Muster über die Dicke der Siliziumschicht erstreckt und so die Siliziumschicht in eine Anzahl von Abschnitten eingeteilt wird, die durch das Muster voneinander getrennt sind.The silicon layer mounted on a carrier is applied to the top with a silicon oxide layer pattern provided the manner described, with the oxidation treatment so long when applying the pattern continues until the pattern extends over the thickness of the silicon layer and so the silicon layer in a number of sections is divided which are separated from each other by the pattern.
In F i g. 5 sind das Siliziumoxidschichtmuster mit 100, die durch dieses Siliziumoxidschichtmuster voneinander getrennten Silizium-Schichtteile mit 101 und der TrägerIn Fig. 5 are the silicon oxide layer pattern with 100, the silicon layer parts separated from one another by this silicon oxide layer pattern with 101 and the carrier
μ mit 102 bezeichnet.μ denoted by 102.
In den Silizium-Schichtteilen 101 werden Schaltungselemente untergebracht und das Ganze wird mit einer Isolierschicht mit einem System leitender Bahnen darauf überzogen.Circuit elements are accommodated in the silicon layer parts 101 and the whole is covered with an insulating layer with a system of conductive paths on it.
Das Siliziumoxidschichtmuster braucht z. B. nicht über seine gesamte Dicke in den Siliziumkörper versenkt zu werden, sondern es genügt bei einer Anzahl von Anwendungen, wenn das SiliziumoxidschichtmusterThe silicon oxide layer pattern needs z. B. not over its entire thickness in the silicon body to be submerged, but it is sufficient in a number of applications if the silicon oxide layer pattern
über mindestens «.eine halbe Dicke in den Körper versenkt ist. Die PN-Übergiinge von z. B. einem llochfrequenztransistor können in einer größeren Tiefe angebracht werden, als die Versenkungstiefe des Musters. Es ergeben sich dann keine flachen PN-Übergänge, aber es brauchen auch keine öffnungen in einem dicken Siliziumoxidschichimuster vorgesehen zu werden, während Meiaüschichten, mit denen Anschlußleitungen verbunden werden müssen, im wesentlichen auf dem dicken Siliziumoxidschichtmuster liegen können, so daU die Kapazität zwischen diesen Mctallschichtcn undabout at least half a thickness into the body is sunk. The PN transitions from z. B. a Llochfrequenztransistor can be at a greater depth than the countersunk depth of the pattern. There are then no flat PN transitions, but there is also no need to provide openings in a thick silicon oxide layer pattern, during Meiaüschichten with which connecting lines must be connected, can be essentially on the thick silicon oxide layer pattern, so that the capacitance between these metal layers and
1010
dem Körper gerinp ist. Um ein praktisch über seine gesamte Dicke in den Körper versenktes Siliziumoxid· Schichtmuster zu erhalten, kann die Oxidationsbehandlung mehr als einmal unterbrochen werden, um die erhaltene Oxidschicht über wenigstens einen Teil ihrer Dicke wieder zu entfernen.the body is reduced. In order to obtain a silicon oxide sunk into the body practically over its entire thickness. To obtain layer patterns, the oxidation treatment can be interrupted more than once in order to achieve the to remove the oxide layer obtained over at least part of its thickness.
Weiterhin kann vor dem Anbringen des Siliziumoxidschichtmusters der Siliziumkörper bereits einer Ätzbehandlung an den für das Muster beabsichtigten Stellen unterworfen werden.Furthermore, before applying the silicon oxide layer pattern the silicon body has already undergone an etching treatment at the points intended for the pattern be subjected.
Hierzu 1 Blatt ZcichnuimenFor this 1 sheet of drawing paper
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19671789171 DE1789171C2 (en) | 1966-10-05 | 1967-09-29 | Method for manufacturing a semiconductor device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL666614016A NL153374B (en) | 1966-10-05 | 1966-10-05 | PROCESS FOR THE MANUFACTURE OF A SEMICONDUCTOR DEVICE PROVIDED WITH AN OXIDE LAYER AND SEMI-CONDUCTOR DEVICE MANUFACTURED ACCORDING TO THE PROCEDURE. |
| DE19671789171 DE1789171C2 (en) | 1966-10-05 | 1967-09-29 | Method for manufacturing a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE1789171B1 DE1789171B1 (en) | 1979-01-04 |
| DE1789171C2 true DE1789171C2 (en) | 1979-09-06 |
Family
ID=25755992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19671789171 Expired DE1789171C2 (en) | 1966-10-05 | 1967-09-29 | Method for manufacturing a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE1789171C2 (en) |
-
1967
- 1967-09-29 DE DE19671789171 patent/DE1789171C2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE1789171B1 (en) | 1979-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1614283C3 (en) | Method for manufacturing a semiconductor device | |
| DE2640525C2 (en) | Method for manufacturing an MIS semiconductor circuit arrangement | |
| DE1514818C3 (en) | ||
| DE1197548C2 (en) | PROCESS FOR PRODUCING SILICON SEMICONDUCTOR COMPONENTS WITH SEVERAL PN TRANSITIONS | |
| DE1764281C3 (en) | Method of manufacturing a semiconductor device | |
| DE2212049C2 (en) | Method for manufacturing a semiconductor device and method for manufacturing a transistor | |
| DE2745857C2 (en) | ||
| DE2153103B2 (en) | Process for the production of integrated shadow arrangements as well as integrated circuit arrangement produced according to the process | |
| DE2238450C3 (en) | Method for manufacturing an integrated semiconductor device | |
| DE1282196B (en) | Semiconductor component with a protection device for its pn transitions | |
| DE1764155C3 (en) | Method for producing a semiconductor component from a silicon body | |
| DE2103468C3 (en) | Method for manufacturing a semiconductor device | |
| DE2149766A1 (en) | Semiconductor device and method for its manufacture | |
| DE2420239A1 (en) | METHOD FOR MANUFACTURING DOUBLE DIFFUSED LATERAL TRANSISTORS | |
| DE2633714C2 (en) | Integrated semiconductor circuit arrangement with a bipolar transistor and method for its production | |
| DE2133979C3 (en) | Method for manufacturing a semiconductor device | |
| DE2615438A1 (en) | METHOD FOR MANUFACTURING CIRCUIT COMPONENTS OF INTEGRATED CIRCUITS IN A SILICON SUBSTRATE | |
| DE1803024A1 (en) | Integrated semiconductor device and method for its manufacture | |
| DE3230569A1 (en) | METHOD FOR PRODUCING A VERTICAL CHANNEL TRANSISTOR | |
| DE1231812B (en) | Process for the production of electrical semiconductor components according to the mesa diffusion technique | |
| DE1789171C2 (en) | Method for manufacturing a semiconductor device | |
| DE69215956T2 (en) | Method of making contact on a semiconductor device | |
| DE2105164C2 (en) | Semiconductor component with base and emitter zone and resistance layer and process for its production | |
| DE2657822C2 (en) | ||
| DE2105178C3 (en) | Integrated semiconductor circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E77 | Valid patent as to the heymanns-index 1977 |