DE1766110A1

DE1766110A1 - Circuit arrangement for controlling the capacitor of a demodulator used for the intermediate storage of the time value of a signal of a time-division multiplexed transmission system

Info

Publication number: DE1766110A1
Application number: DE19681766110
Authority: DE
Inventors: Dipl-Ing Schosnig Joh Georg; Peter Dipl-Ing Hoyer
Original assignee: Telefonbau und Normalzeit GmbH
Current assignee: Tenovis GmbH and Co KG
Priority date: 1968-03-06
Filing date: 1968-04-04
Publication date: 1972-03-23
Also published as: AT280356B; DE1766110C3; DE1766110B2; NL163083C; NL6807917A; GB1215912A; NL163083B

Description

Schaltungsanordnung zur Steuerung des zur Zwischenspeicherung des Zeitwertes eines Signales verwendeten Kondensators eines Demodulators eines mit Zeitmultiplex betriebenen Übertragungssystemes Circuit arrangement for controlling the capacitor used for temporarily storing the time value of a signal Demodulator of a transmission system operated with time division multiplex

In mit Zeitmultiplex betriebenen Übertragungssystemen ist es bekannt, den Zeitwert eines Signales einer Folge von impulsmodulierten Signalen in einem Kondensator zwischenzuspeichern und von dem Speicherkondensator hochohmig die Modulationsfrequenz wieder abzuleiten. Zur Speicherung der jeweiligen Zeitwerte ist es erforderlich, den Kondensator durch jeden neuen amplituden-modulierten Impuls umzuladen. Es sind Schaltungen bekannt, welche den Kondensator zwischen aufeinander folgenden amplituden-modulierten Impulsen auf einen vorbestimmten Wert entladen. Es ist ferner bereits vorgeschlagen worden, zur Umladung den Speicherkondensator über antiparallel geschaltete Transistoren mit der Sammelschiene des zeitmultiplex-betriebenen Übertragungssystemes zu verbinden, welche in dem Impulszeitpunkt leitfähig geschaltet werden.. Eine derartige Schaltung weist jedoch infolge der ständigen Verbindung zweier entgegengesetzt leitfähiger Dioden Emitter-Kollektorstrecken mit der Sammelschiene eine nicht genügendIn transmission systems operated with time division multiplexing, it is known to measure the time value of a signal in a sequence of pulse-modulated To temporarily store signals in a capacitor and to derive the modulation frequency again from the storage capacitor with high resistance. To save the respective Time values, it is necessary to reload the capacitor with each new amplitude-modulated pulse. There are Circuits known, which the capacitor between successive amplitude-modulated pulses on a discharged predetermined value. It has also already been proposed to reverse charge the storage capacitor via anti-parallel to connect switched transistors to the busbar of the time-division multiplexed transmission system, which are switched conductive at the moment of the pulse .. Such a circuit, however, has due to the constant Connection of two oppositely conductive diode emitter-collector lines with the busbar one not enough

große 'Jbersprechdämpfung auf. Auch ist es erforderlich, daß beide Transistoren der Parallelschaltung gleiche Widerstandacharakterietik besitzen.large crosstalk attenuation. It is also necessary that both transistors of the parallel connection have the same resistance characteristics own.

Der Erfindung liegt die Aufgabe zu Gründe, eine Umladung des Kondensators für die Zwischenspeicherung des Zeitwertes eines Signalee unter Vermeidung dieser Nachteile zu ermöglichen. Diese Aufgabe löst die Erfindung durch eine Schaltungsanordnung zur Steuerung des Kondensators eines Demodulators, welch· dadurch gekennzeichnet ist, daß der Speicherkondeneator über die Beihenschaltung der Emitter-Kollektoretreoke einee Transistor« und einer Diode an die Sammelschiene angeschlossen!stThe invention is based on the task of reloading the To enable capacitor for the intermediate storage of the time value of a signal while avoiding these disadvantages. The invention solves this problem by means of a circuit arrangement for controlling the capacitor of a demodulator, which is characterized in that the storage capacitor has the series connection of the emitter-collector treoke a transistor " and a diode connected to the busbar! st

209813/0474209813/0474

und die Basis des Transistors für die Dauer des zugeordneten Taktes mit dem einen Pol der Betriebsspannungaquelle wirksam verbunden werden kann. Diese Schaltungsanordnung nach der Erfindung verwendet somit nur einen Transistor, dessen Emitter-Kollektoratrecke so geschaltetist, daß sie ggf. einen höheren Spannungswert des Speicherkondenaators an die Sammelschiene abzugeben vermag, in umgekehrter Richtung jedoch nicht leitfähig ist. Durch die der Emitter-Kollektorstrecke vorgeschaltete Diode wird zusätzlich die Sammelschiene gegen die Abgabe eines höheren Spannungswertes an die Emitter-Kollektorstrecke des Transistors gesperrt. Dadurch wird die Übersprechdämpfung der Anordnung wesentlich vergrößert. Eine Aufladung des Speicherkondensators auf den ggf. höheren momentanen Spannungswert der Sammelschiene wird durch die Verbindung der Basis des Transistors mit der Betriebsspannung erreicht. Über die Basis-Kollektorstrecke fließt ggf. während eines Taktes solange Strom, bis die Spannung des Speicherkondensators den Spannungswert der Sammelschiene erreicht.and the base of the transistor for the duration of the associated Clock with one pole of the operating voltage source effective can be connected. This circuit arrangement according to the invention thus uses only one transistor, the emitter-collector path of which is connected in such a way that, if necessary, a higher voltage value of the storage capacitor is applied to the busbar able to deliver, but is not conductive in the opposite direction. Through the diode connected upstream of the emitter-collector section In addition, the busbar is against the delivery of a higher voltage value to the emitter-collector path of the transistor locked. This significantly increases the crosstalk attenuation of the arrangement. Charging the storage capacitor the possibly higher instantaneous voltage value of the busbar is achieved by connecting the base of the transistor to the Operating voltage reached. If necessary, current flows through the base-collector path during a cycle until the voltage of the storage capacitor reaches the voltage value of the busbar.

Da in der Schaltungsanordnung nach der Erfindung nur ein einziger Tranaistor für die Verbindung des Speicherkondensators mit der Sammelschiene vorgesehen ist, braucht auf ein bestimmtes Widerstandesverhalten der Transistoren nicht geachtet zu werden.Since in the circuit arrangement according to the invention only a single Tranaistor for the connection of the storage capacitor with the Busbar is provided, need not be paid attention to a certain resistance behavior of the transistors.

Die Basis des Transistors ist zweckmäßig ständig mit dem einen Pol der Betriebsspannungsquelle und einem Schalttransistor verbunden, der im Ruhezustand leitfähig ist und die Basis mit dem anderen Pol der Betriebsspannungsquelle verbindet, so daß der Transistor gesperrt ist. Wird der Schalttraneistor im Taktzeitpunkt gesperrt, dann stellt die leitende Emitter-Kollektorstrecke des ersten Transistors die Verbindung des Speicherkondensators mit der Sammelschiene her.The base of the transistor is expediently constantly connected to one pole of the operating voltage source and a switching transistor, which is conductive in the idle state and connects the base to the other pole of the operating voltage source, so that the Transistor is blocked. Becomes the switching transistor at the time of the cycle blocked, then the conductive emitter-collector path of the first transistor provides the connection of the storage capacitor with the busbar.

Ein Ausführungebeispiel der Erfindung ist in der Zeichnung dargestellt. Diese gibt das Schaltbild des Demodulators nach der Erfindung wieder. An exemplary embodiment of the invention is shown in the drawing. This shows the circuit diagram of the demodulator according to the invention .

Der Speicherkondeneator CS ist übtr die Beltter-Kollektoratrecke des Transistors T1 und eine Abriegelungediode D mit der Sammelschiene SS verbunden. Die Basis des Transistors T1 liegt über The storage capacitor CS is connected to the busbar SS via the beltter collector section of the transistor T1 and a locking diode D. The base of the transistor T1 is over

209813/047* _ ₂ _209813/047 * _ ₂ _

BAD ORIGINALBATH ORIGINAL

einen Widerstand R1 an der Betriebsspannungsquelle UB. Über dip "Rmitter—Kollektorstrecke eines weiteren Transistors T2, welcher über die Klemme T taktweise in den Sperrzustand geschaltet wird, ist die Basis des Transistors T1 auch mit dem Nullpotential der Betriebsspannungsquelle UB verbunden. Im Ruhezustand ist die Emitter-Kollektorstrecke des Transistors T2 leitend und hält daher den Transistor T1 gesperrt.a resistor R1 at the operating voltage source UB. Above dip "Emitter — collector path of a further transistor T2, which is cyclically switched to the blocking state via terminal T. is, the base of the transistor T1 is also connected to the zero potential of the operating voltage source UB. in the In the idle state, the emitter-collector path of the transistor T2 is conductive and therefore keeps the transistor T1 blocked.

Wird im TaktZeitpunkt der Transistor T2 gesperrt, dann wird der Transistor T1 leitfähig. Hat der Speicherkondensator CS eine höhere Spannung als der momentane Spannungswert der Sammelschiene SS, dann fließt Ladung über die Emitter-Kollektorstrecke des Transistors T1 und die Abriegelungsdiode D an die Sammelschiene SS ab. Ist hingegen die Spannung des Speicherkondpnsators CS momentan niedriger, dann wird dieser aus der Betriebsstromquelle UB über den Widerstand R1, Basis und Kollektor des Transistors T1 aufgeladen, bis der Spannungswert des Speicherkondensators CS dem momentanen Spannungswert der Sammelschiene SS gleicht. Würde der Speicherkondensator CS auf einen höheren Spannungswert aufgeladen, dann würde dieser wieder über die Emitter-Kollektorstrecke und die Abriegelungsdiode D an die Sammelschiene SS abgeleitet.If the transistor T2 is blocked at the clock time, then the transistor T1 conductive. If the storage capacitor CS has a higher voltage than the instantaneous voltage value of the Bus bar SS, then charge flows through the emitter-collector path of the transistor T1 and the blocking diode D to the Busbar SS off. On the other hand, it is the voltage of the storage capacitor CS momentarily lower, then this is from the operating current source UB via the resistor R1, base and collector of the transistor T1 is charged until the voltage value of the storage capacitor CS equals the current voltage value of the busbar SS equals. If the storage capacitor CS were charged to a higher voltage value, then this would again be over the emitter-collector path and the blocking diode D are diverted to the busbar SS.

Die Spannung des Kondensators CS wird durch einen hochohmigen Verstärker an eine Ausgangsleitung NF übertragen. Dieser Verstärker besteht aus zwei Transistoren T3 und T4 in einer Darlington-Schaltung (mehrstufiger Emi^terfolger). Anstelle eines zweistufigen Emitterfolgers kann auch ein Feldeffekt-Transistor oder eine Verstärkerröhre treten. Das an der Ausgangsleitung NF auftretende demodulierte Nachrichtensignal hat die Form finer Treppenkurve, in der die Anteile der Taktfrequenz und ihrer Harmonischen nur sehr gering vorhanden sind. Zur Aussiebung der Taktfrequenz und ihrer Harmonischen und der durch den Abtastvorgang entstandenen, oberhalb der Taktfrequenz liegenden Frequenzen wird zweckmäßig zwischen dem Speicherkondensator CS und dem Transistor T3 ein Filter, z.B. RC-Filter, geschaltet.The voltage of the capacitor CS is transmitted to an output line NF through a high-resistance amplifier. This amplifier consists of two transistors T3 and T4 in a Darlington circuit (multi-level emitter successor). Instead of one Two-stage emitter follower can also be a field effect transistor or an amplifier tube. That on the exit line LF occurring demodulated message signal has the form of a finer staircase curve in which the components of the clock frequency and their harmonics are only very small. For screening the clock frequency and its harmonics and the one created by the sampling process above the clock frequency between the storage capacitor CS and the transistor T3, a filter, e.g. RC filter, is expediently placed switched.

209813/0474209813/0474

Claims

- 4 - γρϊ ~. ^ Ovftniu · »1 ι 4 7Cp 1 1 Π patent claims

1) Circuit arrangement for controlling the capacitor of a Demodulator for a sequence of amplitude-modulated, time-division multiplex signals transmitted over a busbar, which stores the value of the assigned signal occurring in a time cycle until the following time cycle, thereby characterized in that the storage capacitor (CS) has a series connection of an emitter-collector path of a transistor (T1) and an Abriegelungadiode (D) is connected to the busbar (S) and the base of this transistor can be effectively connected to one pole of the operating voltage source (U-n) for the duration of the assigned cycle.

2) Circuit arrangement according to claim 1, characterized in that <l ± e base of the transistor (T1) is constantly connected to one pole of the operating voltage source (Ug), but connected to the other pole (0) of the operating voltage source via a cyclically blocked transistor (T2y) is.

3) circuit arrangement according to claim 1 and 2, characterized in that that a filter is inserted between the storage capacitor (CS) and the coupling capacitor (CA).

P 3006

2-123 / -Vd / nc.

1.3.68

209813/0474 BAD ORIGINAL209813/0474 BATH ORIGINAL