DE1762861A1

DE1762861A1 - Circuit arrangement for pulse-shaped sampling of electrical signals

Info

Publication number: DE1762861A1
Application number: DE19681762861
Authority: DE
Inventors: Dipl-Elektroing Pierre-An Merz
Original assignee: Siemens Albis AG
Current assignee: Siemens Schweiz AG
Priority date: 1967-11-17
Filing date: 1968-09-11
Publication date: 1970-09-17
Also published as: CH465009A; IL30947A; IL30947A0; DE1762861B2

Description

Schaltungsanordnung zur impulsförmigen Abtaatung von elektrischen Signalen Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur impulsförmigen Abtastung von elektrischen Signalen mit einem durch Impulse gesteuerten Halbleiterschalter. Schaltungsanordnungen dieser Art finden beispielsweise Verwendung in Zeitmultiplexanlagen, insbesondere in Puls-Code-Modulationsanlagen (PCM-Anlagen). Jedem Signalkanal ist da- bei eine derartige Schaltungsanordnung zugeordnet, mit denen im Takt der Signalabtastfrequenz die Sprachsignale abgeta- stet Werden. Circuit arrangement for pulse-shaped sampling of electrical signals The present invention relates to a circuit arrangement for pulse-shaped sampling of electrical signals with a semiconductor switch controlled by pulses. Circuit arrangements of this type are used, for example, in time division multiplex systems, in particular in pulse code modulation systems (PCM systems). Each signal channel is assigned such a circuit arrangement with which the voice signals are sampled in time with the signal sampling frequency.

Daneben werden ähnliche Schaltungsanordnungen in Radargerä- ten verwendet. Als Beispiel dazu ist eine Schaltungsanordnung bekanntgeworden, mit der aus der Modulation des Echosignals infolge rotierender Abtastung eines Ziels zur Nach- lauf$teuerung der Antenne, jeweils aus den Spitzenamplituden eine Probe ausgeschnitten und deren Amplitude bis zum Eintref- fen der nächsten Probe gespeichert wird. Weiterhin in diesem Gebiet ist es bekannt, aus einem stetigen Videosignal Proben zu entnehmen, um nur diese dem Indikator zuzuführen bzw. um diese in codierter Form über Leitungen zu übertragen. In addition, similar circuits are used in th radar devices. As an example, a circuit arrangement has become known with which a sample is cut out of the peak amplitudes from the modulation of the echo signal as a result of rotating scanning of a target for tracking control of the antenna and its amplitude is stored until the next sample arrives. It is also known in this field to take samples from a continuous video signal in order to only feed these to the indicator or to transmit them in coded form via lines.

Als Schalter kommen Halbleiterelemente, beispielsweise Dioden oder Transistoren, zur Verwendung, die in der Regel nicht zu vernachlässigende Unterschiede aufweisen. Besonders störend wirken sich hier Unterschiede hinsichtlich der Leitfähigkeit der Schaltstrecken aus. In der PCM-Technik ist in diesem Zu- sammenhang jedoch nur die Exemplarstreuung von Schaltern, die zu einer Kanalgruppe gehören, von Bedeutung, weil ein bei al- len Schaltern gleicher Abtaatfehler mit verhgltniauässig ge- ringem technischem Aufwand ausgeglichen werden kann. Die als Trggerrentapannungen bezeichneten Abtestfehler beeinträchti- gen die Qualität der Uebertragung, indem sie den zur Verfü- gung stehenden Dynamikbereich des Systeme einschränken, Heute wird in PCM-Anlagen der gesamte Dynamikbereich in etwa 2000 quantisierte Spannungaatufen unterteilt. Bei einer höchsten Amplitude von S V beträgt eire Quantinierungsntufe 2,5 mV. Un idealer Abtastsohalter sollte in dar Lage sein, Spannun- gen zwischen 2,5 mV und x V auf ± 1 mV genau durchzuschalten. Dies entspricht einer Genauigkeit von 0,2 %o bezüglich der grösnten vorkommenden Spannungsamplituden. Die Sprachsignale in PCN-Anlagen und die Modulation den Bohosignals in Radaran- lagen sind bipolare Signale, d. h, sie weisen gleichermassen Amplituden in positiver und in negativer Richtung von einem Bezugspotential (Masse) aus auf. As switches are semiconductor elements, such as diodes or transistors, for use, which does not typically have negligible differences. Differences in the conductivity of the switching paths have a particularly disruptive effect. In the PCM technology is in this connection, however connexion only the manufacturing tolerance of switches belonging to a channel group, significant because an equal at al-len switches Abtaatfehler can be compensated with verhgltniauässig overall ringem technical effort. The test errors, known as carrier voltage voltages, impair the quality of the transmission by limiting the available dynamic range of the system . Today, the entire dynamic range in PCM systems is divided into around 2000 quantized voltage levels. With a maximum amplitude of S V, a quantization level is 2.5 mV. Un ideal Abtastsohalter should be in is able tensions to switch through exactly between 2.5 mV x and V to ± 1 mV. This corresponds to an accuracy of 0.2% o with regard to the largest occurring voltage amplitudes. The voice signals in PCN systems and the modulation of the boho signals in radar systems are bipolar signals, i. That is, they have amplitudes in the positive and negative directions from a reference potential (ground) to the same extent.

Schalttransistoren werden in der Regel nur zur Verarbeitung unipolarer Signale eingesetzt, weshalb bipolare Signale vor- gängig einer Abtastung beispielsweise durch Ueberlagerung auf eine Gleichspannung in unipolare Signale umgewandelt werden. Zudem sind Transistoren stromgesteuerte Schalterelemente, wo- durch im eigeschalteten Zustand ein Steuerstrom fliesst, der im Eingangskreis eine Störspannung bewirkt. Diese Störspan- nung ergibt zusammen mit dem Restspannungsanteil über der Schaltstrecke (Offsetspannung) die gesamte Restspannung der Schaltungsanordnung. Switching transistors are generally used only for processing of unipolar signals, so bipolar signals upstream consistently a scan, for example, by superimposing on a DC voltage into unipolar signals are converted. In addition, transistors are current-controlled switch elements, which means that when switched on, a control current flows that causes an interference voltage in the input circuit. This interference voltage , together with the residual voltage component over the switching path (offset voltage), results in the total residual voltage of the circuit arrangement.

Im Gegensatz zu konventionellen Transistoren sind Feldeffekt- transistoren spannungsgesteuerte Schalterelemente, die keiner. Restspannungsanteil über der Schaltstrecke (Offsetspannung) aufweisen. In contrast to conventional transistors, field effect transistors are voltage-controlled switch elements that are not. Have residual voltage over the switching path (offset voltage) .

Diese Feldeffekttransistoren werden in zwei Gruppen eingeteilt, nämlich die Metall-Oxyd-Schicht-feldeffekttransistoren (MOSFET) und die Flächenkontakt-Feldeffekttransistoren (FET). Die Flächenkontakt-Feldeffekttrannistoren sind bipolare Schalter- elemente mit einem zum Nullpunkt zentralsymmetrischen Kennlinienfeld. Die Schar der Kennlinien geht zudem durch den Nullpunkt, so dann kein Reatapannungsanteil über der Schalt- strecke vorhanden ist. Der Zweck der Erfindung liegt in der Schaffung einer Schal- tungsanordnung zur impulsförmigen Abtastung von elektrischen Signalen, die für Impulsfolgen mit hoher Frequenz verwendbar ist, steile Schaltflanken aufweist und vom Steuerkrem keinen Strom auf die Signalstromquelle führt. These field effect transistors are divided into two groups, namely the metal oxide layer field effect transistors (MOSFET) and the surface contact field effect transistors (FET). The surface contact field effect transistors are bipolar switch elements with a field of characteristics that is centrally symmetrical to the zero point. The family of characteristics also goes through the zero point, so there is no real tension component over the switching path. The purpose of the invention is to create a circuit arrangement for pulse-shaped sampling of electrical signals, which can be used for pulse trains with high frequency , has steep switching edges and does not carry any current from the control circuit to the signal current source.

Dies wird dadurch erreicht, dass als Halbleiterschalter ein Flächenkontakt-Feldeffekttransistor vorgesehen ist, dessen Quellenelektrode mit dem elektrischen Signal und dessen Tor- elektrode über eine Diode mit einer Sperrspannung und über einen Kondensator mit den Impulsen beaufsohlagt werden, dass das getastete elektrische Signal an der Senkeelektrode abge- nommen wird, und dass die Sperrspannung die Diode ebenfalls . sperrt. This is achieved in that a surface contact-type field effect transistor is provided as semiconductor switches, the source electrode of the electrode with the electrical signal and its gate are beaufsohlagt via a diode with a blocking voltage and via a capacitor with the pulses that the sampled electric signal to the drain electrode is taken off, and that the reverse voltage also affects the diode . locks.

An Hand der beiliegenden Zeichnung wird die Erfindung an ei- nem Ausführungsbeispiel näher erläutert. Dabei zeigen Fig. 1 und 2 je eine Schaltungsanordnung von Abtastsohaltern bekann- ter Art, Fig. 3 eine Schaltungsanordnung eines verbesserten Abtastschalters, Fig. 4 eine Impulsreihe zur Steuerung der Abtastschalter und Fig. 5, 6 und 7 zeigen Spannungsverläufe an der Torelektrode der FET im Vergleich zu den angelegten Steuerspannungen für die Abtastsohalter in P1`. 1, 2 und 3. Fig. 1 und 2 zeigen bekannte Anwendungsbeispiele für Feldeffekttranaistoren als Längsschalter in Anslogsohaltkreisen. Die drei Schaltschematas in Fig. 1, 2 und 3 unterscheiden sich lediglich in der Zuleitung zur Torelektrode T des Feld- effekttransistors FET. Es genügt somit, die Beschreibung den Schaltungsaufbaus an Hand der Pia. 1 zu erläuterns Einem Feld- effekttransistor PET mit einer Quellenelektrode Q, einer Senkeelektrode S und einer Torelektrode T wird an die Quellen- elektrode Q ein Signalstrom aus einer Signalquelle G zugelei- tet. Der Innenwiderstand R1 der Signalquelle G ist in Serie zur Signalquelle G gezeichnet. An die Quellenelektrode Q ist ein Speicherkondensator C1 gegen Masse geschaltet. Ein die Last darstellender Widerstand R2 ist zwischen die Senkeelektrode S und Masse geschaltet. Gemäss Pia. 1 ist an die Tor- elektrode T eine Steuerspannung UP über eine Diode D und ei- nen parallel dazugeschalteten Kondensator C2 von einem Anschluss UP angelegt. Der Verlauf dieser Spannung UP in Ab- hängigkeit der Zeit t ist in Pia. 4 dargestellt. Die Spannung UP ist eine pulsförmige Spannung zwischen einem negativen Wert S und einem positiven Wert L. Der negative Wert S stellt ein Potential dar, bei dem der Feldeffekttranaistor PET sperrt, und der positive Wert L ein Potential, bei dem der Feldeffekt- transistor PET leitet. The invention is explained in more detail using an exemplary embodiment on the basis of the accompanying drawing. In the drawings Fig. 1 and 2 each shows a circuit arrangement of Abtastsohaltern ter type, Fig. 3 shows a circuit arrangement of an improved sampling switch, Fig. 4 well-known, a series of pulses for controlling the sampling switch, and Fig. 5, 6 and 7 show voltage waveforms at the gate electrode of the FET in comparison to the applied control voltages for the scanning holder in P1`. 1, 2 and 3. Figs. 1 and 2 show known application examples for field effect transistors as series switches in Anslogsohaltkreise. The three switching schemes in Fig. 1, 2 and 3 differ only in the feed line to the gate electrode of the field effect transistor T FET. It is therefore sufficient to describe the circuit structure on the basis of the Pia. 1 to erläuterns a field effect transistor with a source electrode PET Q, a drain electrode and a gate electrode S T a signal current from a signal source G is zugelei- tet to the source electrode Q. The internal resistance R1 of the signal source G is drawn in series with the signal source G. To the source electrode Q is a storage capacitor C1 is connected to ground. A resistor R2 representing the load is connected between the sink electrode S and ground. According to Pia. 1, a control voltage UP is applied to the gate electrode T via a diode D and a capacitor C2 connected in parallel from a connection UP. The course of the voltage UP as a function of time t in Pia. 4 shown. The voltage UP is a pulse-shaped voltage between a negative value S and a positive value L. The negative value S represents a potential at which the field effect transistor PET blocks, and the positive value L a potential at which the field effect transistor PET conducts .

Im Ruhezustand liegt am Anachluss UP und damit auch an der Torelektrode T das Potential 8 (Spannungsverlauf am Punkt UT wie in Pia. 5). Damit ist der Peldeffekttranaiator PET gesperrt. In the idle state, the potential 8 is present at the connection UP and thus also at the gate electrode T (voltage curve at point UT as in Fig. 5). This means that the pelde effect tranaiator PET is blocked.

Ein Spannungsaprung auf den Wert L (Pia. 4) am Anaohluss UP reisst über den Kondensator C2 das Potential am Punkt UT auf das Potential L, wodurch die.Streoke zwischen der Quellen- elektrode Q und der Benkeelektrode 8 sofort leitet. Ueber den in Leitrichtung vorgespannten p-n-Uebergang zwischen der Quellenelektrode Q und der Benkeelektrode S entlädt sich dor Kondensator C2, bis dieser p-n-Ueberaang niobt mehr leitet. Heim Abschalten reisst die negativ gerichtete Flanke der Steuerspannung UP das Potential am Punkt UT über den Kondensator C2 zunächst um den Potentialunterschied der Steuer- spannung in den negativen Bereich. Dieses negative Potential gleicht sich langsam über die gesperrte Diode D auf den Wert S aus. A voltage drop to the value L (Pia. 4) at the analog socket UP pulls the potential at the point UT through the capacitor C2 to the potential L, whereby the Streoke between the source electrode Q and the Benkeelelectrode 8 conducts immediately. By the biased in the conducting direction pn junction between the source electrode and the Q Benkeelektrode S dor discharges capacitor C2, until the pn Ueberaang niobt conducts more. When switching off, the negatively directed flank of the control voltage UP pulls the potential at the point UT via the capacitor C2 into the negative range, initially by the potential difference of the control voltage. This negative potential is like slowly over the locked diode D to the value S.

Durch die Entladezeit des Kondensators C2 bedingt, kann ein derartiger Schalter nur für Pulsfolgen mit niedriger Frequenz verwendet werden. By the discharge of the capacitor C2 caused, such a switch can be used for pulse sequences with low frequency.

Im zweiten Beispiel, Fig. 2, wird die Steuerspannung UP vom Anschluss UP über eine Diode D geführt. Die Torelektrode T des Peldeffekttranaistora FET ist über einen Widerstand R3 mit der Quellenelektrode Q verbunden. In the second example, FIG. 2, the control voltage UP is fed from the connection UP via a diode D. The gate electrode T of the Peldeffekttranaistora FET is connected to the source electrode Q via a resistor R3.

Für die Erläuterung der Arbeitsweine wird auf den Spannungs- verlauf am Anschlusspunkt UT der Torelektrode T in Fig. 6 verwiesen. Im Ruhezustand liegt am Anschluss UP die den Schalter sperrende negative Spannung mit dem Wert S. Die Diode D ist damit in Leitrichtung vorgespannt und niederohmig. Der über die Diode D und die Widerstände R3 und R1 fliessende Strom bewirkt zwischen der Quellenelektrode Q und der Torelektrode T ein Spannungsgefälle, das den Feldeffekttranaistor PET sperrt. Ein positiver Impuls am An- sohluss UP von der in Pia. 4 dargestellten Form bewirkt, dass nun die Diode D in ßperriohtung vorgeapanat und dadurch hoohohoig ist. Aar Anaohluaspunkt VT der Torelektrode T er- scheint dasselbe Potential wie an der Quellenelektrode Q, so dass der Peldeffekttransistor FET leitet. For the explanation of the operation wines 6 is set to the voltage waveform at the connection point of the gate electrode UT T in Fig. Referenced. In the idle state, the negative voltage blocking the switch with the value S is present at the connection UP . The diode D is thus biased in the conduction direction and has a low resistance. The current flowing through the diode D and the resistors R3 and R1 causes a voltage gradient between the source electrode Q and the gate electrode T which blocks the field effect transistor PET. A positive impulse at the connection UP from the in Pia. 4 has the effect that the diode D is now in ßperriohtung vorgeapanat and is thus hoohohoig . At the analogue point VT of the gate electrode T , the same potential appears as at the source electrode Q, so that the pelde effect transistor FET conducts.

Mit einem hochohmigen Widerstand R3 weist der Peldeffekttransistor FET eine lange Einschaltzeit auf, da die Sperrschicht- kapazität zwischen der Torelektrode T und der Quellenelektro- de Q über diesen Widerstand R3 entladen werden muss. Wird da- gegen ein kleiner Widerstandswert gewählt, so fliesst über die Widerstände R3 und R1 ein grosser Strom, der am Wider- stand R1 der Signalquelle G einen Spannungsabfall erzeugt. Diese Spannung überlagert sich dem Signal. Als Zahlenbei- spiel sei ein Wert von 100 kg für den Widerstand R3 ange- nommen. An einem Quellenwiderstand R1 von 5 kA wird damit bei einer Impulsamplitude von 12 V eine Störspannung von 570 mV erzeugt. Zudem beträgt die Einschaltzeitkonstante z bei einer Kapazität zwischen der Torelektrode T und der Quellenelektrode Q von 5 pF etwa 0,5 gs. Dies zeigt die in Fig. 6 dargestellte Anstiegsflanke der Schaltspannung am Punkt UT, In der Anordnung. gemäss Fig. 3 ist nun vorgesehen, der Tor- elektrode T die Impulsspannung UP zur Steuerung vom Anschluss UP über einen Kondensator C2 und dazu eine Sperr- spannung US von einem zweiten Anschluss US über eine Diode D zuzuführen. With a high- value resistor R3, the pelde effect transistor FET has a long switch-on time, since the junction capacitance between the gate electrode T and the source electrode Q must be discharged via this resistor R3. If, on the other hand, a small resistance value is selected, a large current flows through the resistors R3 and R1 , which generates a voltage drop across the resistor R1 of the signal source G. This voltage is superimposed on the signal. As a numerical example, assume a value of 100 kg for resistor R3 . At a source resistor R1 of 5 kA and thereby producing an interference voltage of 570 mV at a pulse amplitude of 12V. In addition, the switch-on time constant z is about 0.5 gs with a capacitance between the gate electrode T and the source electrode Q of 5 pF. This is shown in FIG. 6 by the rising edge of the switching voltage at the point UT, In in the arrangement. According to FIG. 3, provision is now made for the gate electrode T to be supplied with the pulse voltage UP for control from the connection UP via a capacitor C2 and, for this purpose, with a reverse voltage US from a second connection US via a diode D.

Zur ErlKuterung wird ein n-Kanal Feldeffekttransistor FET angenommen. Im Ruhezustand liegt am Anschlusspunkt UT die negative Spannung US, die über die leitende Diode D vom Anschluss US zugeleitet ist. Der Feldeffekttransistor FET ist damit gesperrt. Mixt positiver dnnttsopUber den ]Kon- deasator C2 zwischen den potsutisien gl -. ixt fig. 4, r®*est des Potential am Auschfuoept UT su"ohat auf den pooiti- ven Wort Lt als pifgerens ' - U$ arischen den 9>a"en UP und V9 (Zig. 7). Perelclaffettransistor TAT leitet ee- mit sofort. Ueber leg 4n Le*xrichttg vorqospamten p-u-Vebeir- srisciten der ore.ectro4e ' va @l@er@a.l@ä @ol@troled er gondenseto ,r 9 resch eutiodeu. TO .4 qof f-@-V'a`'feng oft o ,' ..j . r° !sehr ±vi.tet. 1l #.t etvixvx# stgtsxeF nee Dito . z.. . ,. # @. . . .@ . . . . , _ . ,_, cz. xafg@e94ee t des, qee @a retoro Cl o ,t .,. ,@ e4ue sec. 4 txe@@et. w ; ys.' s .e@@" t @r *boohe4@en re*fe je F _ tie gerichtete ä @R@t @w *fi 3. ' 's#t von eort s' . Pffl lt eft jer t. "' " . ' ! fetrtoisto m. 404 gor ,elieneiektrodo ?u@ar!rravolt!trote g elf ox@xe# sperrt. D.e . # tlsi !!#a@fex#sate!ro C wird tar civ - , LeitrtaUtung vorgeepumte p1009 D resch abgvfilhrt, und *war bis sa Sperren der Diode p. Am Aneobluespunkt Ur herrscht somit wieder das Potential ß. Ein Abtastschaiter gemgss Fig. 1 weint, wie aua'fig. .5 er- sichtlich ist, ein gutes Verhalten beauSlich der Min- und Abechaltflanken auf, jedoch ist dieser Schalter infolge der Entlademeit des Kondeneatore C2 in der Ansteuersuleitung nur für Pulefolgen mit niedriger Frequenz vervendbar. Demgegen- über kann eine Anordnung gemäss Tig. 2 fUr Pulefolgen mit hoher Frequent verwendet werden, jedoch fuhrt der Wider- stand R3 entweder zu einer steilen Einschaltflanke bei unge- nauer Abtastung oder zu einer genauen Abtastung bei flacher Einschaltflanke. An n-channel field effect transistor FET is assumed for the purpose of explanation. In the idle state , the negative voltage US is present at the connection point UT, which voltage is fed in from the connection US via the conductive diode D. The field effect transistor FET is blocked with it. Mixes positive thinnttsop about the] consortium deasator C2 between the potsutisien gl - . ixt fig. 4, r® * est of potential at Auschfuoept UT su "ohat on the pooiti- ven word Lt as pifgerens ' - U $ arian den 9> a "en UP and V9 (Fig. 7). Ee- with immediately. Overlay 4n Le * xrichtt g vorqospa m ten pu-Vebeir- srisciten der ore.ectro 4 e 'va @ l @ er @ al @ ä @ ol @ troled he gondenseto, r 9 resch eutiodeu. TO .4 qof f - @ - V'a`'feng oft o, '..j. r ° ! very ± vi.tet. 1l # .t etvixvx # stgtsxeF no Ditto . z ... ,. # @. . . . @. . . . , _. , _, cz. xafg @ e94ee t des, qee @a retoro Cl o , t .,. , @ e4ue sec. 4 txe @@ et. w; ys. ' s .e @@ " t @r * boohe4 @ en re * fe je F _ tie directed ä @ R @ t @w * fi 3. '' s # t from eort s'. Pffl lt eft je r t. "'" . '! fetrtoisto m. 404 gor, elieneiektrodo ? u @ ar ! rravolt! trote g elf ox @ xe # locks. De . # tlsi !! # a @ fex # sate! ro C becomes tar civ -, Control system pre- pumped p1009 D reschvfilhrt, and * was to sa blocking the diode p. At the aneoblues point Ur prevails thus again the potential ß. A scanning switch according to FIG. 1 is crying, like aua'fig. .5 he It is evident that good behavior is evident from the Min- and Abechaltflanken on, but this switch is due to the Entlademeit of the capacitor C2 in the control line only can be used for pulse trains with low frequency. On the other hand- an order according to Tig. 2 for pulse sequences with used at high frequency, however, the disadvantage R3 stood either for a steep switch- on edge with imprecise sampling or for precise sampling with a flat switch-on edge.

Mit der erfindungsgemässen Anordnung nach Fig. 3 werden, wie aus dem Spannungsverlauf in Pig. 7 ersichtlich ist, bei Pulsfolgen mit hoher Frequenz sowohl steile Schaltflanken wie auch eine genaue Abtastung erhalten. With the arrangement according to the invention according to FIG. 3, as can be seen from the voltage curve in Pig. 7 it can be seen that both steep switching edges and precise sampling are obtained in the case of pulse trains with a high frequency.

Hei einer nach Pig. 3 aufgebauten Anordnung mit einem Konden- sator C1 von 18 nP f 2,5 %, einem Kondensator C2 von 60 pP -@ 5 und mit Widerständen R1 und R2 von je 3,3 kA ± 5 %r entstand bei einer Ansteuerung mit einer Pulsfolge von 15 V und 10 MHz bei einer Einschaltzeit von 30 ne eine gesamte Restspannung von UR = 8 mV. Damit wird der Hau einer Kanalgruppe mit n Schaltern gemäss Pig. 3 ermöglicht, die eine mittlere Restspannung ausgleicht. Der Abtastfehler beträgt dann ca. 0,3 %o vom Wert der Maximalansteuerung (U Max = 5 Vss)' Hey one after Pig. 3 assembled arrangement with a capacitor C1 of 18 nP f 2.5%, a capacitor C2 60 pp - @ 5 and resistors R1 and R2 of each 3.3 kA ± 5% relative humidity was at a control with a pulse sequence of 15 V and 10 MHz with a switch-on time of 30 ne, a total residual voltage of UR = 8 mV. With this, the house of a channel group with n switches according to Pig. 3, which compensates for an average residual stress. The sampling error is then approx. 0.3% o of the value of the maximum control (U Max = 5 Vss) '

Claims

Circuit arrangement for pulse-shaped scanning of electrical signals with a semiconductor switch controlled by pulses, characterized in that a surface contact field effect transistor (FET) is provided as the semiconductor switch, the source electrode (Q) of which with the electrical signal and its gate electrode (T) A reverse voltage (US) is applied via a diode (D) and the pulses (UP) are applied via a capacitor (C2) so that the scanned electrical signal is picked up at the sink electrode (S) , and then the reverse voltage (US) the diode (D) also blocks.