DE1762861C3

DE1762861C3 - Circuit arrangement for pulse-shaped sampling of electrical signals

Info

Publication number: DE1762861C3
Application number: DE19681762861
Authority: DE
Inventors: Pierre-Andre Dipl.-El.-Ing Affoltern Merz (Schweiz)
Original assignee: Siemens-Albis AG, Zürich (Schweiz)
Priority date: 1967-11-17
Filing date: 1968-09-11
Publication date: 1977-07-21

Description

Die vorliegende Erfindung betrifft eine Schaltungsan-Ordnung zur impulsförmigen Abtastung von elektrischen Signalen mit einem durch Impulse gesteuerten Feldeffekttransistor als Schalter, dessen Quellenelektrode mit dem elektrischen Signal beaufschlagt ist und an dessen Senkeelektrode das getastete elektrische Signal abgenommen wird.The present invention relates to a circuit arrangement for pulse-shaped sampling of electrical Signals with a field effect transistor controlled by pulses as a switch, its source electrode the electrical signal is applied and the scanned electrical signal is applied to its sink electrode is removed.

Schaltungsanordnungen dieser Art finden beispielsweise Verwendung in Zeitmultiplexanlagen, insbesondere in Puls-Code-Modulationsanlagen (PCM-Anlagen). Jedem Signalkanal ist dabei eine derartige Schahungsanordnung zugeordnet, mit denen im Takt der Signalabtastfrequenz die Sprachsignale abgetastet werden. Circuit arrangements of this type are used, for example, in time division multiplex systems, in particular in pulse code modulation systems (PCM systems). Each signal channel has such a circuit arrangement assigned with which the speech signals are sampled in time with the signal sampling frequency.

Daneben werden ähnliche Schaltung;anordnungen in Radargeräten verwendet. Als Beispiel dazu ist eine Schaltungsanordnung bekanntgeworden, mit der aus der Modulation des Echosignals infolge rotierender Abtastung eines Ziels zur Nachlaufsteuerung der Antenne, jeweils aus den Spitzeriamplituden eine Probe ausgeschnitten und deren Amplitude bis zum Eintreffen der nächsten Probe gespeichert wird. Weiterhin ist es auf diesem Gebiet bekannt, aus einem stetigen Videosignal Proben zu entnehmen, um nur diese dem Indikator zuzuführen bzw. um diese in codierter Form über Leitungen zu übertragen.In addition, similar circuit arrangements are used in radar devices. As an example of this is a Circuit arrangement has become known, with which from the modulation of the echo signal as a result of rotating Scanning a target for tracking the antenna, a sample from each of the peak amplitudes cut out and the amplitude of which is saved until the next sample arrives. Furthermore it is Known in this field, to take samples from a continuous video signal in order to only use these To supply indicator or to transmit it in coded form via lines.

Als Schalter werden Halbleiterelemente, beispielsweise Dioden oder Transistoren verwendet, die in der Regel nicht zu vernachlässigende Unterschiede aufweisen. Besonders störend wirken sich hier Unterschiede hinsichtlich der Leitfähigkeit der Schaltstrecken aus. In der PCM-Technik ist in diesem Zusammenhang jedoch nur die Exemplarstreuung von Schaltern, die zu einer Kanalgruppe gehören, von Bedeutung, weil ein bei allen Schaltern gleicher Abtastfehler mit verhältnismäßig geringem technischem Aufwand ausgeglichen werden kann. Die als Trägerrestspannungen bezeichneten Abtastfehler beeinträchtigen die Qualität der Übertragung, indem sie den zur Verfügung stehenden Dynamikbereich des Systems einschränken.Semiconductor elements, for example diodes or transistors, which are used in the As a rule, there are differences that are not to be neglected. Differences are particularly annoying here with regard to the conductivity of the switching paths. In PCM technology, however, is in this context only the number of copies of switches belonging to a channel group is important, because one for all Switches the same scanning errors can be compensated for with relatively little technical effort can. The scanning errors known as residual carrier voltages affect the quality of the transmission, by limiting the available dynamic range of the system.

Heute wird in PCM-Anlagen der gesamte Dynamikbereich in etwa 2000 quantisierte Spannungsstufen unterteilt. Bei einer größten Amplitude von 5 V beträgt eine Quantisierungsstufe 2,5 mV. Ein idealer Abtastschalter sollte in der Lage sein, Spannungen zwischen 2,5 mV und 5 V auf ± 1 mV genau durchzuschalten. Dies entspricht einer Genauigkeit von 0,2%o bezüglich der größten vorkommenden Spaninungsamplituden. Die Sprachsignale in PCM-Anlagem und das modulierte Echosignal in Radaranlagen sind bipolare Signale, d. h. sie weisen gleichermaßen Amplituden in positiver und in negativer Richtung von einem Bezugspotential (Masse) aus auf.Today, the entire dynamic range is used in PCM systems divided into about 2000 quantized voltage levels. At a maximum amplitude of 5 V. a quantization level of 2.5 mV. An ideal sampling switch should be able to handle voltages between 2.5 mV and 5 V to be switched through with an accuracy of ± 1 mV. This corresponds to an accuracy of 0.2% o with respect to the largest occurring stress amplitudes. The voice signals in PCM systems and the modulated Echo signals in radar systems are bipolar signals, i. H. they have amplitudes in positive and in negative direction from a reference potential (ground).

Schalttransistoren werden in der Regel nur zur Verarbeitung unipolarer Signale eingesetzt, weshalb bipolare Signale vorgängig einer Abtastung beispielsweise durch Überlagerung auf- eine Gleichspannung in unipolare Signale umgewandelt werden. Zudem sind Transistoren stromgesteuerte Schalterelemente, wodurch im eingeschalteten Zustand ein Steuerstrom fließt, der im Eingangskreis eine Störspannung bewirkt. Diese Störspannung ergibt zusammen mit dem Restspannungsanteil über der Schaltstrecke (Offsetspannung) die gesamte Restspannung der Schaltungsanordnung. Switching transistors are usually only used to process unipolar signals, which is why bipolar signals prior to sampling, for example by superimposing on a DC voltage in unipolar signals are converted. In addition, transistors are current-controlled switch elements, whereby when switched on, a control current flows which causes an interference voltage in the input circuit. Together with the residual voltage over the switching path (offset voltage), this interference voltage results in the total residual voltage of the circuit arrangement.

Im Gegensatz zu konventionellen Transistoren sind Feldeffekttransistoren spannungsgesteuerte Schalterelemente, die keinen Restspannungsanteil über der Schaltstrecke Offsetspannung) aufweisen. Diese Feldeffekttransistoren werden in zwei Gruppen eingeteilt, nämlich die Metall-Oxyd-Schicht-Feldeffekttransistoren (MOSFET) und die Flächenkontakt-Feldeffekttransistoren (FET). Die Flächenkontakt-Feldeffekttransistoren sind bipolare Schalterelemente mit einem zum Nullpunkt zentralsymmetrischen Kennlinienfeld. Die Schar der Kennlinien geht zudem durch den Nullpunkt. so daß kein Restspannungsanteil über der Schaltstrecke vorhanden ist.In contrast to conventional transistors, field effect transistors are voltage-controlled switch elements that do not have any residual voltage over the switching path (offset voltage). These field effect transistors are divided into two groups, namely the metal oxide film field effect transistors (MOSFET) and the surface contact field effect transistors (FET). The surface contact field effect transistors are bipolar switch elements with a family of characteristics that is centrally symmetrical to the zero point. The family of characteristics also goes through the zero point. so that there is no residual stress over the switching path.

Der Zweck der Erfindung liegt in der Schaffung einer Schaltungsanordnung zur impulsförmigen Abtastung von elektrischen Signalen, die für Impulsfolgen mit hoher Frequenz verwendbar ist, steile Schaltflanken aufweist und vom Steuerkreis keinen Strom auf die Signalstromquelle führt.The purpose of the invention is to create a circuit arrangement for pulse-shaped scanning of electrical signals that can be used for pulse trains with high frequency, steep switching edges and does not lead from the control circuit to the signal power source.

Dies wird dadurch erreicht, daß die Torelektrode des Feldeffekttransistors über eine Diode mit einer Sperrspannung und über einen Kondensator mit den Impulsen beaufschlagt wird und daß die Sperrspannung die Diode ebenfalls sperrt.This is achieved in that the gate electrode of the field effect transistor via a diode with a Blocking voltage and the pulses are applied via a capacitor and that the blocking voltage the diode also blocks.

An Hand der Zeichnung wird die Erfindung an einem Ausführungsbeispiel näher erläutert. Dabei zeigenThe invention is explained in more detail using an exemplary embodiment with reference to the drawing. Show it

F i g. 1 und 2 je eine Schaltungsanordnung von Abtasi schaltern bekannter ArtF i g. 1 and 2 each have a circuit arrangement of Abtasi switches of known type

F i g. 3 eine Schaltungsanordnung eines verbesserten Abtastschalters,F i g. 3 shows a circuit arrangement of an improved sampling switch;

F i g. 4 eine Impulsfolge zur Steuerung der Abtastschalter undF i g. 4 shows a pulse train for controlling the sampling switches and

F i g. 5, 6 und 7 zeigen Spannungsverläufe an der Torelektrode der FET im Vergleich zu den angelegten Steuerspannungen für die Abtastschalter in Fig. 1, 2 und 3.F i g. 5, 6 and 7 show voltage profiles at the gate electrode of the FET in comparison with the applied control voltages for the scanning switches in FIGS. 1, 2 and 3.

F i g. 1 und 2 zeigen bekannte Anwendungsbeispiele für Feldeffekttransistoren als Längsschalter in Analogschaltkreisen. Die drei Schaltschematas in F i g. 1, 2 und 3 unterscheiden sich lediglich in der Zuleitung zur Torelektrode T des Feldeffekttransistors FET. Es genügt somit, die Beschreibung des Schaltungsaufbaues an Hand der Fi g. 1 v.n erläutern: Einem Feldeffekttransistor FET mit einer Quellenelektrode Q, einer Senkeelektrode 5 und einer Torelektrode 7"wird an die Quellenelektrode Q ein Signalstrom aus einer Signalquelle G zugeleitet Der Innenwiderstand R1 der Signalquelle G ist in Serie zur Signalquelle G gezeichnet. An die Quellenelektrode Q ist ein Speicherkondensator Cl gegen Masse geschaltet. Ein die Last darstellender Widerstand R 2 ist zwischen die Senkeelektrode Sund Masse geschaltet Gemäß Fig. 1F i g. 1 and 2 show known application examples for field effect transistors as series switches in analog circuits. The three circuit diagrams in FIG. 1, 2 and 3 differ only in the supply line to the gate electrode T of the field effect transistor FET. It is therefore sufficient to describe the circuit structure on the basis of Fi g. 1 vn explain: A field effect transistor FET with a source electrode Q, a sink electrode 5 and a gate electrode 7 ″ is supplied with a signal current from a signal source G to the source electrode Q. The internal resistance R 1 of the signal source G is shown in series with the signal source G. To the source electrode A storage capacitor Cl is connected to ground Q. A resistor R 2 representing the load is connected between the sink electrode and ground as shown in FIG

ist eine Steuerspannung UP über eine Diode D und einen parallel dazugeschalteten Kondensator Cl an die Torelektrode T angelegt Der Verlauf dieser Spannung UP in Abhängigkeit von der Zeit t ist in Fig.4 dargestellt. Die Spannung UP ist eine pulsförmige Spannung zwischen einem negativen Wert 5 und einem positiven Wert L Der negative Wert 5 entspricht einem Potential, bei dem der Feldeffekttransistor FET sperrt, und der positive Wert L einem Potential, bei dem der Feldeffekttransistor FETIeitet.a control voltage UP through a diode D and a parallel, switched capacitor Cl to the gate electrode T is applied The course of the voltage UP as a function of the time t shown in Figure 4. The voltage UP is a pulse-shaped voltage between a negative value 5 and a positive value L. The negative value 5 corresponds to a potential at which the field effect transistor FET blocks, and the positive value L to a potential at which the field effect transistor FET conducts.

Im Ruhezustand liegt am Steueranschluß der Anordnung und damit auch an der Torelektrode Γ das Potential 5 (Spannungsverlauf am Punkt UT wie in F i g. 5). Damit ist der Feldeffekttransistor FfTgesperrt. Ein Sprung der Spannung UP auf den Wert L (F ig. 4) reißt über den Kondensator C2 das Potential am Punkt UT auf das Potential L wodurch die Strecke zwischen der Quellenelektrode Q und der Senketelektrode S sofort leitet. Über den in Leitrichtung vorgespannten p-n-Übergang zwischen der Torelektrode T und der Quellenelektrode Q entlädt sich der Kondensator C2, bis dieser p-n-Übergang nicht mehr leitet. Beim Abschalten reißt die negative Flanke der Steuerspannung UP das Potential am Punkt UT über den Kondensator C2 zunächst um den Potentialunterschied »5 der Steuerspannung in den negativen Bereich. Dieses negative Potential gleicht sich dann langsam über die gesperrte Diode D auf den Wert S aus. Durch die Entladezeit des Kondensators C2 bedingt, kann ein derartiger Schalter nur für Pulsfolgen mit niedriger Frequenz verwendet werden.In the idle state, the potential 5 is applied to the control connection of the arrangement and thus also to the gate electrode Γ (voltage profile at point UT as in FIG. 5). The field effect transistor FfT is blocked. A jump in the voltage UP to the value L (Fig. 4) tears the potential at the point UT to the potential L via the capacitor C2, whereby the path between the source electrode Q and the sink electrode S conducts immediately. The capacitor C2 is discharged via the pn junction between the gate electrode T and the source electrode Q, which is biased in the conduction direction, until this pn junction is no longer conductive. When switching off, the negative edge of the control voltage UP pulls the potential at the point UT via the capacitor C2 into the negative range, initially by the potential difference »5 of the control voltage. This negative potential is then slowly equalized to the value S via the blocked diode D. Due to the discharge time of the capacitor C2 , such a switch can only be used for pulse trains with a low frequency.

Im zweiten Beispiel, F i g. 2, wird die Steuerspannung UP der Torelektrode Tuber eine Diode D geführt. Die Torelektrode 7" des Feldeffekttransistors FET ist über einen Widerstand Ri mit der Quellenelektrode Q verbunden.In the second example, Fig. 2, the control voltage UP of the gate electrode T is fed through a diode D. The gate electrode 7 ″ of the field effect transistor FET is connected to the source electrode Q via a resistor Ri .

Für die Erläuterung der Arbeitsweise wird auf den Spannungsverlauf am Anschlußpunkt UT der Torelektrode Tin Fig.6 verwiesen. Im Ruhezustand liegt am Steueranschluß der Anordnung die den Schalter sperrende negative Spannung mit dem Wert S. Die Diode D ist damit in Vorwärtsrichtung vorgespannt und daher niederohmig. Der über die Diode D und die Widerstände R 3 und Ri fließende Strom bewirkt zwischen der Quellenelektrode Q und der Torelektrode T ein Spannungsgefälle, das den Feldeffekttransistor FET sperrt. Ein positiver Impuls gemäß F i g. 4 am Steueranschluß bewirkt, daß nun die Diode D in Sperrichtung vorgespannt und dadurch hochohmig ist. Am Anschlußpunkt UT der Torelektrode T erscheint dasselbe Potential wie an der Quellenelektrode Q. so daß der Feldeffekttransistor FfTleitet.For an explanation of the mode of operation, reference is made to the voltage curve at the connection point UT of the gate electrode Tin Fig. 6. In the idle state, the switch-blocking negative voltage with the value S is applied to the control terminal of the arrangement. The diode D is thus forward-biased and therefore has a low resistance. The current flowing through the diode D and the resistors R 3 and Ri causes a voltage gradient between the source electrode Q and the gate electrode T which blocks the field effect transistor FET. A positive pulse according to FIG. 4 at the control terminal has the effect that the diode D is now reverse-biased and therefore has a high resistance. The same potential appears at the connection point UT of the gate electrode T as at the source electrode Q. so that the field effect transistor FfT conducts.

Mit einem hochohmigen Widerstand R 3 weist der Feldeffekttransistor FETeine lange Einschaltzeit auf, da die Sperrschichtkapazität zwischen der Torelektrode T und der Quellenelektrode ζ) über diesen Widerstand R 3 entladen werden muß. Wird dagegen ein kleiner Widerstandswert gewählt, so fließt über die Widerstände R 3 und R 1 ein großer Strom, der am Widerstand R 1 der Signalquelle G einen Spannungsabfall erzeugt. Diese Spannung überlagert sich dem Signal. Als Zahlenbeispiel sei ein Wert von 10OkQ für den Widerstand A3 angenommen. An einem Quellenwiderstand R 1 von 5 kn wird damit bei einer Impulsamplitude von 12 V eine Störspannung von 57OmV erzeugt.With a high resistance R 3, the field effect transistor FET has a long switch-on time, since the junction capacitance between the gate electrode T and the source electrode ζ) must be discharged through this resistor R 3. If, on the other hand, a small resistance value is selected, then a large current flows through the resistors R 3 and R 1 and generates a voltage drop across the resistor R 1 of the signal source G. This voltage is superimposed on the signal. As a numerical example, assume a value of 100kΩ for resistor A3. With a pulse amplitude of 12 V, an interference voltage of 57OmV is generated at a source resistance R 1 of 5 kn.

Zudem beträgt die Einschaltzeitkonstante τ bei einer Kapazität zwischen der Torelektrode T und der Quellenelektrode (?von 5 pF etwa 0,5 μβ. Dies zeigt die in Fig.6 dargestellte Anstiegsflanke der Schaltspannung am Punkt UT. In addition, the switch-on time constant τ with a capacitance between the gate electrode T and the source electrode (of 5 pF is approximately 0.5 μβ. This shows the rising edge of the switching voltage at point UT shown in FIG.

In der Anordnung gemäß F i g. 3 ist nun vorgesehen, der Torelektrode Tdie Impulsspannung l/Pöber einen Kondensator C2 und dazu eine Sperrspannung US von einem zweiten Anschluß über eine Diode D zuzuführen.In the arrangement according to FIG. 3 it is now provided that the gate electrode T is supplied with the pulse voltage I / Po via a capacitor C2 and, for this purpose, a reverse voltage US from a second terminal via a diode D.

Zur Erläuterung wird ein n- Kanal Feldeffekttransistor FET angenommen. Im Ruhezustand liegt am Anschlußpunkt UT die negative Spannung S, die über die leitende Diode D angelegt ist. Der Feldeffekttransistor FET ist damit gesperrt. Ein positiver Spannungssprung (von S nach L in F i g. 4) über dem Kondensator Cl reißt das Potential am Anschlußpunkt UTzunächst auf den positiven Wert L', der der Differenz zwischen den Spannungen UP und US entspricht (Fi g. 7). Der Feldeffekttransistor FETlehet damit sofort. Über den in Leitrichtung vorgespannten p-n-Übergang zwischen der Torelektrode Γ und der Quellenelektrode Q wird der Kondensator C2 rasch entladen, bis der p-n-Übergang nicht mehr leitet. Mit einem im Vergleich zum Kapazitätsvvert des Kondensators Cl kleinen Wert des Kondensators Cl wird dem Signal nur eine sehr kleine Störspannung überlagert.An n-channel field effect transistor FET is assumed for explanation. In the idle state, the negative voltage S, which is applied across the conductive diode D , is applied to the connection point UT. The field effect transistor FET is blocked. A positive voltage jump (from S to L in FIG. 4) across the capacitor Cl initially pulls the potential at the connection point UT to the positive value L ', which corresponds to the difference between the voltages UP and US (FIG. 7). The field effect transistor FETlehet thus immediately. The capacitor C2 is rapidly discharged via the pn junction between the gate electrode Γ and the source electrode Q , which is biased in the conduction direction, until the pn junction is no longer conductive. With a value of the capacitor C1 that is small compared to the capacitance value of the capacitor C1, only a very small interference voltage is superimposed on the signal.

Beim Abschalten reißt die negative Flanke der Steuerspannung UP das Potential am Anschlußpunkt LTTüber den Kondensator Cl zunächst um den Betrag L-S auf den negativen Wert S'. Damit ist der Feldeffekttransistor FET zwischen der Quellenelektrode Q und der Senkelektrode S sofort gesperrt. Die Ladung des Kondensators Cl wird über die in Leitrichtung vorgespannte Diode D rasch abgeführt, und zwar bis zum Sperren der Diode D. Am Anschlußpunkt LTherrscht somit wieder das Potential S.When switching off, the negative edge of the control voltage UP tears the potential at the connection point LTT via the capacitor Cl initially by the amount LS to the negative value S '. The field effect transistor FET between the source electrode Q and the sink electrode S is thus immediately blocked. The charge of the capacitor Cl is discharged rapidly through the forward biased diode conducting direction D, up to lock the diode D. At the connection point thus LTherrscht again the potential S.

Ein Abtastschalter gemäß F i g. 1 weist, wie aus F i g. 5 ersichtlich ist, ein gutes Verhalten bezüglich der Ein- und Abschaltflanken auf, jedoch ist dieser Schalter infolge der Entladezeit des Kondensators Cl in der Ansteuerzuleiturg nur für Pulsfolgen mit niedriger Frequenz verwendbar. Demgegenüber kann eine Anordnung gemäß Fig. 2 für Pulsfolgen mit hoher Frequenz verwendet werden, jedoch führt der Widerstand R 3 entweder zu einer steilen Einschaltflanke bei ungenauer Abtastung oder zu einer genauen Abtastung bei flacher Einschaltflanke.A sampling switch according to FIG. 1 shows, as shown in FIG. 5 shows good behavior with regard to the switch-on and switch-off edges, however, due to the discharge time of the capacitor C1 in the control supply line, this switch can only be used for pulse trains with a low frequency. In contrast, an arrangement according to FIG. 2 can be used for pulse trains with a high frequency, but the resistor R 3 either leads to a steep switch-on edge in the case of imprecise sampling or to precise sampling in the case of a flat switch-on edge.

Mit der erfindungsgemäßen Anordnung nach Fig. 3 werden, wie aus dem Spannungsverlauf in F i g. 7 ersichtlich ist, bei Pulsfolgen mit hoher Frequenz sowohl steile Schaltflanken wie auch eine genaue Abtastung erhalten.With the arrangement according to the invention according to FIG. 3, as can be seen from the voltage curve in FIG. 7th it can be seen that with pulse trains with high frequency both steep switching edges and precise sampling receive.

Bei einer nach Fig.3 aufgebauten Anordnung mit einem Kondensator Cl von 18nF±2,5°/o, einem Kondensator C2 von 60 pF ± 5% und mit Widerständen R I und R1 von je 3,3 kQ ± 5% entstand bei einer Ansteuerung mit einer Pulsfolge von 15 V und 10 MHz bei einer Einschaltzeit von 30 ns eine gesamte Restspannung von Ur = 8 mV. Damit wird der Bau einer Kanalgruppe mit π Schaltern gemäß Fig. 3 ermöglicht, die eine mittlere Restspannung ausgleicht. Der Abtastfehler beträgt dann ca. 0,3%o vom Wert der Maximalansteuerung (Umax = 5 V₅₅).In an arrangement constructed in accordance with Figure 3 with a capacitor Cl of 18nF ± 2.5 ° / o, a capacitor C2 60 pF ± 5% and with resistors R I and R 1 of each 3.3 kQ ± 5% was at a Activation with a pulse train of 15 V and 10 MHz with a switch-on time of 30 ns, a total residual voltage of Ur = 8 mV. This enables the construction of a channel group with π switches according to FIG. 3, which compensates for an average residual voltage. The scanning error is then approx. 0.3% of the value of the maximum control (Umax = 5 V ₅₅ ).

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Claim:

Circuit arrangement for pulse-shaped scanning of electrical signals with a pulse-controlled field effect transistor as a switch, the source electrode of which is acted upon by the electrical signal and the scanned electrical signal is picked up at the sink electrode, characterized in that the gate electrode (T) of the field effect transistor ( FEIJ A reverse voltage (US) is applied via a diode (D) and the pulses (UP) via a capacitor (C2) and that the reverse voltage (US) also blocks the diode fDJ