DE1762489C1

DE1762489C1 - Chiffrierschaltung fuer binaer codierte Nachrichten

Info

Publication number: DE1762489C1
Application number: DE19681762489
Authority: DE
Inventors: Herbert Dr Weber; Bernd Dipl-Ing Ostermann
Original assignee: Telefunken Patentverwertungs GmbH
Current assignee: Telefunken Patentverwertungs GmbH
Priority date: 1968-06-27
Filing date: 1968-06-27
Publication date: 1992-12-10
Anticipated expiration: 1988-06-28

Description

Die Erfindung betrifft eine Chiffrierschaltung für binär codierte Nachrichten, bei der aus jedem Klartext-Binärzeichen durch Kombination mit aus einem Zufallszeichengenerator entnommenen Schlüssel-Binärzeichen ein Geheimtext-Binärzeichen bzw. aus jedem Geheimtext-Binärzeichen in entsprechender Weise ein Klartext-Binärzeichen erzeugt wird.

Eine Anzahl von bekannten Chiffrierverfahren arbeitet so, daß durch eien festgelegte logische Operation (z. B. mod-2-Addition) aus einem Klarzeichen und einem Schlüsselzeichen mit gleich vielen Binärstellen das verschlüsselte Zeichen entsteht. Der Schlüsselgenerator, der die quasi-zufällige Binärzeichenfolge liefert, besteht im allgemeinen aus Zählern, die über logische Schaltungen verbunden sind und nach jedem Verschlüsselungsvorgang eine be stimmte Anzahl von Schritten weitergeschaltet werden. Solche Chiffrierverfahren haben den Nachteil, daß eine unbefugte Entschlüsselung dann sehr leicht möglich ist, wenn man zwei sogenannte phasengleiche Sprünge empfängt; das sind zwei Nachrichten, die mit derselben Folge von Zufallszeichen verschlüsselt wurden.

Andere Chiffrierverfahren vermeiden diesen Nachteil dadurch, daß sie bei einer begrenzten Anzahl von Klarzeichen (z. B. 32) in quasi-zufälliger Weise für jeden zu verschlüsselnden Klarbuchstaben ein vollstädiges Geheimalphabet bilden und daraus nach festgelegten logischen Operationen das verschlüsselte Zeichen auswählen. Solche Verfahren erfordern jedoch eine im Vergleich zur Übertragungsgeschwindigkeit hohe innere Arbeitsgeschwindigkeit und einen dementsprechend hohen Aufwand.

Das Ziel der Erfindung ist es, auf der Grundlage der erstgenannten Art von Chiffrierverfahren eine höhere Schlüsselfestigkeit auch bei Vorliegen von zwei phasengleichen Sprüchen zu erhalten, ohne daß der technische Aufwand wesentlich zunimmt. Das der Erfindung zugrunde liegende Prinzip besteht darin, daß durch eine festgelegte logische Operation aus jeweils einem ersten Schlüsselzeichen und einem Klartextzeichen ein Binärzeichen gebildet wird, aus dem durch eine weitere logische Verknüpfung mit einem zweiten Schlüsselzeichen, sowie einem Zwischenergebnis der Verschlüsselung des in der Reihenfolge der Übertragung vorausgegangenen Binärzeichens des Geheimtextzeichen hervorgeht. Dadurch geht der Klartextinhalt selbst in die Geheimverschlüsselung mit ein, so daß eine Entschlüsselung durch Kombination zweier phasen gleicher Sprüche nicht mehr möglich ist.

Gemäß der Erfindung ist eine Chiffrierschaltung der eingangs erwähnten Art dadurch gekennzeichnet, daß vier Vernüpfungsschaltungen in folgender Weise vorgesehen sind:

a) in erster Verknüpfungsschaltung wird eine erste Verknüpfungsfunktion f₁ aus jedem auftretenden Klartext- Binärzeichen i_r und einem ersten zugeordneten Schlüssel- Binärzeichen a_r gebildet;
b) in der zweiten Verknüpfungsschaltung wird aus dem Verknüpfungsergebnis, x_r = f₁(i_r,a_r), der ersten Verknüpfungsschaltung und einem zweiten zugeordneten Schlüssel- Binärzeichen b_r eine zweite Verknüpfungsfunktion f₂ gebildet und in einem Speicher des Verknüpfungsergebnis y_r = f₂(x_r,b_r) bis zum Auftreten des nächsten Klartextzeichens i_r+1 gespeichert;
c) in der dritten Verknüpfungsschaltung wird bei Verschlüsselung aus dem Klartext-Binärzeichen i_r, bzw. bei Entschlüsselung aus dem Geheimtext-Binärzeichen g_r, und dem ersten zugeordneten Schlüssel-Binärzeichen a_r eine dritte Verknüpfungsfunktion f₃ gebildet;
d) in der vierten Verknüpfungsschaltung wird aus dem in der vorherigen Verknüpfungsperiode in dem Speicher gespeicherte Verknüpfungsergebnis y_r-1 und dem Verknüpfungsergebnis z_rI = f₃(i_r,a_r) bzw. z_rII = f₃(g_r,a_r) das auszugebende Geheimtext-Binärzeichen g_r = F₄(z_rI,y_r-1) bzw. Klartext- Binärzeichen i_r = f₄(z_rII,y_r-1) gebildet.

Am einfachsten gestaltet sich eine derartige Chiffrierschaltung bei einem Verfahren, bei dem die Bits des zu verschlüsselnden Klartextes in Serie nacheinander angeliefert und verschlüsselt werden. Daher soll zunächst eine für ein solches Verfahren geeignete Schaltung näher erläutert werden. Als Binärzeichen im Sinn der vorstehend beschriebenen Erfindung sind in diesem Fall jeweils einzelne Bits zu verstehen. Als logische Verknüpfungsfunktion f_i (i=1, 2, 3, 4) eignen sich die Äquivalenz oder die Antivalenz, also die Funktionen f(p,q) = p · q+ · bzw. f(p,q) = p · + · q. Im folgenden Beispiel sei durchgehend die Äquivalenzfunktion verwendet, obwohl auch Schaltungen brauchbar sind, bei denen teilweise die eine oder teilweise die andere Funktion zur Verwendung kommt.

Ein Geheimtextbit g_r mit der laufenden Nummer r ergibt sich dann aus dem Klartextbits i_r-1 und i_r sowie den Schlüsselbits a_r-1, a_r und b_r-1, b_r durch die folgenden logischen Operationen:

Bei der Entschlüsselung wird das Klartextbit aus dem Geheimtextbit wiedergewonnen, indem in den Gleichungen 3) und 4) die Rolle des Klartextbits mit der des Geheimtextbits vertauscht wird. Die entsprechend geänderten Funktionsvariablen sind demgemäß in den vorstehenden und den folgenden Gleichungen für die Verschlüsselung mit dem zusätzlichen Index I und für die Entschlüsselung mit dem Index II gekennzeichnet:

Bei Beginn einer Übertragung, d.h. für r=1, muß ein Anfangswert y_o festgelegt werden. Es ist zweckmäßig, y_o in allen Fällen gleich 1 zu setzen, um bei der schaltungstechnischen Durchführung einfache und leich reproduzierbare Verhältnisse zu erhalten.

Die Zeichnung zeigt das Blockschaltbild für eine Schaltungsanordnung gemäß der Erfindung, wobei für die Funktionen f_i der Verknüpfungsschaltung Fi die Äquivalenzfunktion als Beispiel gewählt ist. Die beiden Eingangsvariablen (z. B. a_r und i_r in F1) sind zu diesem Zweck erstens direkt und zweitens über Negatoren 1, 2 und zwei Und-Schaltungen 3 bzw. 4 geführt, deren Ausgangssignale in einer Oder-Schaltung 5 zum Verknüpfungsergebnis x_r = a_r · i_r + vereinigt sind.

Durch gleichzeitig zu betätigende Schalter S1, S2 und S3 ist die Schaltung von Verschlüsseln auf Entschlüsseln umzuschalten, wobei die eingezeichnete Stellung I dem Verschlüsseln, die Stellung II dem Entschlüsseln entspricht. Diejenigen Signale, die beim Verschlüsseln auf andere Weise gewonnen werden als beim Entschlüsseln, sind im folgenden mit einem zusätzlichen Index I bzw. II versehen. Beim Ver- und Entschlüsseln in gleicher Weise gebildete Signale tragen keine dieser beiden Indizes.

Aus dem Klartextsender KS, z. B. einem Fernschreiber, wird bei Verschlüsselung das Klartextzeichen i_rI, aus der Empfangsleitung EL bei Entschlüsselung das Geheimtextzeichen g_rII der Schaltung über den Schalter S2 zugeführt. Entsprechend wird der Ausgangsleitung AL bei Verschlüsselung das Geheimtextzeichen g_rI und dem Klartextempfänger KE bei Entschlüsselung das Klartextzeichen i_rII über den Schalter S3 geliefert. Ein quasi-Zufallsgenerator SG dient als Schlüsselgenerator und liefert die Schlüsselzeichen a_r und b_r.

Die Verknüpfungsschaltungen F1, F2, F3 und F4 sind für die Verwirklichung der Funktion Äquivalenz dargestellt. Eine solche Schaltung läßt sich mit NAND- und NOR-Gattern in integrierter Schaltkreistechnik leicht verwirklichen. Die gleichen Vorteile bietet auch die Funktion Antivalenz, wie man sich leicht überzeugt.

Bei der eingezeichneten Schalterstellung I (Verschlüsseln) wird der Klartext bitweise aus dem Klartextsender KS, der z. B. an eine Fernschreibmaschine angeschlossen ist, über den Schalter S1 der Verknüpfungsschaltung F1 und über den Schalter S2 der Verknüpfungsschaltung F3 zugeführt. Synchron mit den Klartextbits i_rI werden aus einem Schlüsselgenerator SG Schlüsselbits a_r und b_r abgefragt. In der Verknüpfungsschaltung F1 wird das Klartextbit i_r mit dem ersten Schlüsselbit a_r zu einem Zwischenergebnis x_r nach der vorstehend genannten Gleichung 1) verknüpft. In der Verknüpfungsschaltung F2 wird in gleicher Weise das Zwischenergebnis x_r mit dem zweiten Schlüsselbit b_r zu einem weiteren Zwischenergebnis x_r nach der vorstehend genannten Gleichung 2) verknüpft.

Gleichzeitig wird in der Verknüpfungsschaltung F3 das Klartextbit i_rI nochmals mit dem ersten Schlüsselbit a_r zu einem Zwischen ergebnis z_rI nach der Gleichung 3) verknüpft. Für den Fall der Verschlüsselung ist also z_rI und x_r immer gleich. Dies gilt aber nicht mehr in dem weiter unten zu beschreibenden Fall der Entschlüsselung für z_rII.

Die beiden Eingänge der Verknüpfungsschaltung F4 werden einerseits vom Ausgang der Verknüpfungsschaltung F3 direkt und vom Ausgang der Verknüpfungsschaltung F2 über ein Verzögerungsglied D gespeist, das eine Verzögerung von einer Bitperiode besitzt. Im einfachsten Fall läßt sich dies durch ein im Bittakt gesteuertes Flipflop mit Vorspeicher verwirklichen. Daher wird in F4 das Verknüpfungsergebnis von F3 mit dem Verknüpfungsergebnis von F2 aus der vorangehenden Bitperiode zum Geheimzeichen g_rI entsprechend der vorstehend genannten Gleichung 4) verknüpft. Das so gebildete Geheimzeichen wird über den Schalter S3 der Ausgangsleitung AL zugeführt.

Um definierte Ausgangsbedingungen zu schaffen, muß bei Aufnahme des Betriebes für das erste Geheimzeichen g_1I ein Zeichen y_o willkürlich erzeugt werden. Es ist vorteilhaft, wie an der Oder-Schaltung am Ausgang der Verzögerungsschaltung D angedeutet, y_o=1 zu wählen.

Bei Entschlüsselung stehen die Schalter S1, S2 und S3 auf der Stellung II. In diesem Fall wird das auf der Leitung EL eintreffende Geheimbit g_rII über den Schalter S2 der Verknüpfungsschaltung F3 zugeführt. Dort wird also in diesem Fall das Zwischenergebnis z_rII nach Gleichung 5) gebildet. In der Verknüpfungsschaltung F1 wird aber weiterhin das Zwischenergebnis x_r = i_r × a_r + gebildet, da der Eingang von F1 über den Schalter S1 jetzt mit dem Ausgang der Verknüpfungsschaltung F4 verbunden ist, an dem jetzt das entschlüsselte Klartextzeichen i_rII auftritt, das nach Gleichung 6) gebildet ist und gleichzeitig über den Schalter S3 dem Klartextempfänger z. B. einer Fernschreibmaschine zugeführt wird.

Die beschriebene Schaltung ist zur Verschlüsselung von Texten geeignet, die bitweise angeliefert werden. Dabei sind also die Klartext-, Geheimtext- und Schlüsselzeichen als Einzelbits gegeben. Die Verschlüsselung von Texten, die aus Zeichen mit jeweils mehreren Bits bestehen, also z. B. im Fernschreibalphabet mit 5 Bit pro Zeichen gegeben sind, kann man in verschiedener Weise durchführen. So kann man die einzelnen Bits eines Zeichens in Serie nacheinander verschlüsseln, dabei hat man also die einzelnen Bits als Binärzeichen im Sinne der Erfindung zu behandeln. Für diesen Fall genügt eine einzige Schaltung gemäß dem in der Zeichnung dargestellten Ausführungsbeispiel.

Man kann aber auch die Bits eines Zeichens parallel verarbeiten. Dann muß man für n Bit pro Zeichen, z. B. die anhand der Zeichnung beschriebene Anordnung, n mal nebeneinander vorsehen. Als Verknüpfungsschaltung im Sinne der Erfindung sind dann n unabhängig voneinander arbeitende Äquivalenz- oder Antivalenzschaltungen zu verstehen, denen die zu verknüpfenden Binärelemente der Binärzeichen parallel zugeführt werden. Auch der Zufalls zeichengenerator muß dann n-stellige binäre Zufallszeichen liefern, deren Binärelemente einzeln und parallel den entsprechenden Elementen der Verknüpfungsschaltungen zugeführt werden.

Claims

1. Chiffrierschaltung für binär codierte Nachrichten, bei der aus jedem Klartext-Binärzeichen durch Kombination mit aus einem Zufallszeichengenerator entnommenen Schlüssel- Binärzeichen ein Geheimtext-Binärzeichen bzw. aus jedem Geheimtext-Binärzeichen in entsprechender Weise ein Klartext- Binärzeichen erzeugt wird, dadurch gekennzeichnet, daß vier Verknüpfungsschaltungen (F1, F2, F3, F4) in folgender Weise vorgesehen sind:

a) in der ersten Verknüpfungsschaltung (F1) wird eine erste Verknüpfungsfunktion (f₁) aus jedem auftretenden Klartext- Binärzeichen (i_r) und einem ersten zugeordneten Schlüssel- Binärzeichen (a_r) gebildet;
b) in der zweiten Verknüpfungsschaltung (F2) wird aus dem Verknüpfungsergebnis (x_r = f₁(i_r,a_r)) der ersten Ver knüpfungsschaltung (F1) und einem zweiten zugeordneten Schlüssel-Binärzeichen (b_r) eine zweite Verknüpfungsfunktion (f₂) gebildet und in einem Speicher (D) das Verknüpfungsergebnis (y_r = f₂(x_r,b_r)) bis zum Auftreten des nächsten Klartextzeichens (i_r+1) gespeichert;
c) in der dritten Verknüpfungsschaltung (F3) wird bei Verschlüsselung aus dem Klartext-Binärzeichen (i_r), bzw. bei Enschlüsselung aus dem Geheimtext-Binärzeichen (g_r), und dem ersten zugeordneten Schlüssel-Binärzeichen (a_r) eine dritte Verknüpfungsfunktion (f₃) gebildet;
d) in der vierten Verknüpfungsschaltung (F4) wird aus dem in der vorherigen Verknüpfungsperiode in dem Speicher (D) gespeicherte Verknüpfungsergebnis (y_r-1) und dem Verknüpfungsergebnis (z_rI = f₃(i_r,a_r) bzw. z_rII = f₃(g_r,a_r)) das auszugebende Geheimtext-Binärzeichen (g_r = f₄(z_rI, y_r-1)) bzw. Klartext-Binärzeichen (i_r = f₄(z_rII,y_r-1)) gebildet.

2. Chiffrierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß für jedes Bit der zu verschlüsselnden bzw. entschlüsselnden Klartext- bzw. Geheimtext-Binärzeichen die einzelnen Verknüpfungsschaltungen (F1 . . . F4) eine Äquivalenz- oder eine Antivalenzschaltung für die entsprechenden Binärelemente der zu verknüpfenden Binärzeichen enthalten.