DE1639453A1

DE1639453A1 - Capacity bridge arrangement

Info

Publication number: DE1639453A1
Application number: DE19681639453
Authority: DE
Inventors: Dr Norbert Szpak; Detlev Wallis
Original assignee: Telefunken Patentverwertungs GmbH
Current assignee: Telefunken Patentverwertungs GmbH
Priority date: 1968-02-27
Filing date: 1968-02-27
Publication date: 1970-03-26
Also published as: DE1639453B2

Description

"Kapaa i tätsbr-üc kenanordnung" Die vorliegende Erfindung betrifft eine Kapazitätsbrück.enanordnung, wie sie -beispielsweise als riodulator für dineri Gleichspannungsverstärker vbrwendet wird. - 1 Die Erfindung besteht darin, daß die beiden in Serie geschalteten Kapazitäten des einen Brückenzweiges von einer s'perrschichtfreien üalbl-eiteranordnung gebildet werden., die eine zum Abgleichzweig führende Mittelanzapfun.g aufweist, durch die die Halbleiteranordnung in zwei, von- der an der Halbleiteranordnung anlegenden'Gleichspannung abhängige Teilkapazitäten aufgeteilt wird, wobei jede Teilkapazität eine Spannungsabhängigkeit aufweist, die, bezogen :auf die Kapazi-tätsachse, symmetrisch zu der Spannungsabhängigkeit der an- deren Teilkapazität ist, und daß die beiden in Serie g.eschalteten Kapazitäten des -anderen Brückenzweiges durch spannungsabhängige Festkapazitäten gebildet werden. Eine derartige Brückenanordnung besteht aus zwei Zeigen mit je zwei- in Reihe geschalteten Kapazitäten. Die beiden-Zweige selbst sind parallel geschaltet. Unter Abgleichzwe-ig wird der-Ausgang des Mödulators verstanden, dessen Pole durch die Verbindungsstellen zwischen den beiden, jeweils in Serie geschalteten Kapazitäten gebildet werden."Capacitance bridge arrangement" The present invention relates to a capacitance bridge arrangement such as is used, for example, as a riodulator for diner DC voltage amplifiers. - 1 The invention consists in that the two series-connected capacitances of the one bridge branch are formed by a barrier-free circuit arrangement, which has a center tap leading to the balancing branch, through which the semiconductor arrangement is split into two, one from the other The DC voltage-dependent partial capacitances applying to the semiconductor arrangement are divided up, each partial capacitance having a voltage dependency which, based on the capacitance axis, is symmetrical to the voltage dependency of the other partial capacitance, and that the two capacitances connected in series of the - other bridge branches are formed by voltage-dependent fixed capacitors. Such a bridge arrangement consists of two points, each with two capacitors connected in series. The two branches themselves are connected in parallel. The compensation branch is understood to be the output of the modulator, the poles of which are formed by the connection points between the two capacitors connected in series.

Als Bauelemente für die spannungsabhängigen Kapazitäten eignen sich erfindungsgemäß Varaktoren, die aus aperrschichtfreien Halbleiterkörpern bestehen. -Es sind bereits Varaktoren, d.h._Halbleiterbauelemente mit spannungsabhängiger Kapazität bekannt geworden, die im Halb-leiterkörper einen pn-Übergang aufweisen. Wenn dieser pn-Übergang'in Sperrichtung betrieben wird, bildet sich am pn-ÜbergangWine ladurigsträgerfreie Raumladungszone aus, deren Ausdehnung mit zunehmender Sperrspannung anwächst: Die Raum- _ ladungszonebildet das Delektrikum der Kapazität. Hei diesen bekannten Varaktoren ergibt sich somit der größteKapazitätswert bei einer Sperrspannung, die gerade so groß ist, daß-das Halbleiterbauelement nicht in den Durchlaßbereich gelangte Das Halbleiterbauelement weist die kleinste Kapazität bei einer Sperrspannung auf, die nur geringfügig unter der Durchbruchsspannung liegt. Derartige Varaktor en sind für eine Kapazi tä-tsbrückenanordnung nui° begrenzt gee.igriet" da die>. Spannungsablängigkeit dieser Bauelemente keinen zur Kapazitätsachse symmetriscaien Verlauf' aufweist, sondern nur mit negativen bzw. positiven Gleichspannungen betrieben werden können Außerdem können Sperrschichtkapazitätsdioden nur in dem zwischen der Durchlaßspannung und der Durchbruchsspannung liegenden-Sperrspannungsbereich eingesetzt werden. Um diese Nachteile zu vermeiden, wird daher erfindungsgemäß für die spannungsabhängigen Kapazitäten eine sperrschichtf'reie Halbleiteranordnung verwendet, die sich aus zwei Teilkapazitäten zusammensetzt. Die Spannungsabhangigkeit jeder Teilkapazität ist. stufenförmig, wobei der Übergang zwischen dem kleinsten und dem größten Kapazitätswert bei der Spannung Null bzw. im Bereich kleiner negativer oder positiver Gleichsspannungen (caä-o bis 15 Volt ) erfolgt.According to the invention, varactors which consist of semiconductor bodies free of barrier layers are suitable as components for the voltage-dependent capacitances. Varactors, ie semiconductor components with voltage-dependent capacitance, are already known which have a pn junction in the semiconductor body. If this pn junction is operated in the reverse direction, a space charge zone free of charge carriers forms at the pn junction, the size of which increases with increasing reverse voltage : the space charge zone forms the dielectric of the capacitance. In these known varactors , the largest capacitance value is obtained at a reverse voltage which is just so high that the semiconductor component does not get into the pass band . The semiconductor component has the smallest capacitance at a reverse voltage which is only slightly below the breakdown voltage . Such varactors are only limited for a capacitance bridge arrangement because the voltage dependence of these components does not have a symmetrical curve to the capacitance axis, but can only be operated with negative or positive direct voltages In order to avoid these disadvantages, a semiconductor arrangement without a barrier layer is used according to the invention for the voltage-dependent capacitances, which is composed of two partial capacitances the smallest and the largest capacitance value at zero voltage or in the range of small negative or positive direct voltages (approx. 0 to 15 volts).

Für den Aufbau dieser Halbleiteranordnung sind besonders drei verschiedene Ausführungsformen geeignet. Eine 'erste besteht aus einem Halbleiterkörper des einen Leitungstyps, der auf einer Oberflächenseite mit einer Isolierschicht bedeckt ist. Auf der Isolierschicht sind zwei vorzugsweise flächengleiche Metallkontakte angeordnet,. während die der Oxydschicht gegenüberliegende Oberflächenseite des Halbleiterkörpers mit einem als Mittelanzapfung dienenden weiteren, großflächigen, nichtsperrenden Metallkontakt versehen ist. Der letztgenannte Kontakt führt zum Abgleichzweig der Brücke bzw. bildet die eine Ausgangselektrode der Modulatoranordnung.Three different embodiments are particularly suitable for the construction of this semiconductor arrangement. A first consists of a semiconductor body of the one conductivity type, which is covered on one surface side with an insulating layer. Two metal contacts, preferably of the same area, are arranged on the insulating layer. while the surface side of the semiconductor body opposite the oxide layer is provided with a further, large-area, non-blocking metal contact serving as a center tap. The last-mentioned contact leads to the balancing branch of the bridge or forms one output electrode of the modulator arrangement.

Eine weitere Halbleiteranordnung besteht aus einem Halblei- terkörper vom einen Leitungstyp, der auf seinen beiden, ein- ander gegenüberliegenden Oberflächenseiten mit je einer Isolierschicht bedeckt ist, auf der jeweils ein flächenhafter Metallkontakt angeordnet ist. An den HalbleiterkÖrper zwischen den beiden Isolierschichten ist ein dritter, nichtsperrenden, als Mittelanzapfung dienender Anschlußkontakt angebracht. Another semiconductor arrangement consists of a semiconductor body of one conductivity type which is covered on its two mutually opposite surface sides with an insulating layer on each of which a flat metal contact is arranged. A third, non- blocking connection contact serving as a central tap is attached to the semiconductor body between the two insulating layers.

Als Halbleitermaterial für die Halbleiteranordnung mit einem spannungsabhängigen Kapazitätswert eignet sich beispielswei- se Silizium wobei dann die Isolierschichten vorteilhafterweise aus Siliziumoxyd oder Siliziumdioxyd bestehen. Die Er- findung wird im weiteren anhand mehrerer Ausführungsbeispiele näher beschrieben. As a semiconductor material for the semiconductor device having a voltage dependent capacitance value beispielswei- se silicon is suitable in which case the insulating layers of silicon oxide or silicon dioxide advantageously consist. The invention is described in more detail below on the basis of several exemplary embodiments.

Figur 1 zeigt die Prinzipschaltung einer Kapazitätsbrücken- anordnung in ihrer Verwendung als Modulator für einen Gleichspannungsverstärker. FIG. 1 shows the basic circuit of a capacitance bridge arrangement in its use as a modulator for a DC voltage amplifier.

Die Figuren 2 bis 4 zeigen verschiedene Ausführungsformen der Halbleiteranordnung, die die beiden spannungsabhängigen Kapazitäten des einen Brückenzweiges umfallt. FIGS. 2 to 4 show different embodiments of the semiconductor arrangement which cover the two voltage-dependent capacitances of the one branch of the bridge.

Anhand der Figur 5 wird ein Verfahren beschrieben, mit dem sämtliche Kapazitäten der erfindungsgemäßen Brückenanordnung hergestellt werden können. With the aid of FIG. 5, a method is described with which all capacities of the bridge arrangement according to the invention can be produced.

Die Figur 1 zeigt die Kapazitätsbrüickenanordnung mit den vier Kapazitäten C1 bis C4. Jeweils zwei Kapazitäten C1 und C2 bzw. C3 und C4 sind in Reihe geschaltet und bilden, bezogen auf die Eingangswechselspannung U1, zwei parallel geschaltete Brückenzweige. Die Anschlüsse -1 und 3 an diese Brückenschaltung sind über Trennkondensatoren mit der Wechselspannungsquelle U1 verbunden. Wenn alle vier Kapazitäten gleich groß sind, erweisen sich die Ausgangselektroden 2 und 4 als spannungsfrei. Wird dagegen zwischen die Eingangselektroden 1 und 3 eine Gleichspannung angelegt, so verändert sich der Kapazitätswert der $epazitäten C1 und C2 in Abhängigkeit von der anliegenden Gleichspannung. Die Brücke wird verstimmt, und zwischen den Ausgangselektroden 2 und 4 kann das amplitudenmodulierte Wechselstromsignal abgenommen werden Die Figur 2 zeigt eine Halbleiteranordnung, die die beiden Kapazitäten C1 und C2 gemäß Figur 1 ersetzt. Ein stark n+- dotierter Halbleiterkörper 5 weist auf seinen einander gegen- überliegenden Oberflächenseiten schwach dotierte Bereiche 6 und 7 auf. Diese schwach n-dotierten Bereiche bestehen beispielsweise aus auf den Halbleiterkörper 5 aufgebrach- ten epitaktischen Schichten, die an ihrer Oberfläche mit Oxydschichten 8 und 9 abgedeckt werden. Auf den Oxydschichten befindet sich je ein Metallkontakt 1o bzw. 11, die einander gegenüberliegen und beispielsweise flächengleich sind. Der n*-leitende Halbleiterkörper 5 weist einen sperr- schichtfreien Kontakt auf, der die Ausgangselektrode 2 bil- det. Die beiden Metallkontakte 1o und 11 auf der Oxydschicht sind an die Eingangselektroden .1 und 3 der Kapazitätsbrücken- anordnung angeschlossen. Wenn zwischen die-beiden Metall- kontakte 1o und 11 eine Gleichspannung U2 (Figur 1) angelegt wird, so weist das Teilbauelement aus dem Kontakt 1o der-Oxydschicht 8, dem schwach dotierten talbleiterberelch 6 und dem stark dotierten Halbleiterkörper 5 einen'%apazitätsverlauf gemäß der Funktion a in Figur 2b auf. Bei hohen negativen Spannungen am Kontakt 1o werden alle Ladungsträger aus-dem schwach dotierten Halbleiterbereich 6 verdrängt, so daß der kleinste Kapazitätswert C min bei optimalen Bedingungen durch die Dicke der Zone 6 und der Oxydschicht 8 bestimmt wird. FIG. 1 shows the capacitance bridge arrangement with the four capacitances C1 to C4. In each case two capacitors C1 and C2 or C3 and C4 are connected in series and, based on the AC input voltage U1, form two bridge branches connected in parallel. The connections -1 and 3 to this bridge circuit are connected to the AC voltage source U1 via isolating capacitors. If all four capacitances are the same , the output electrodes 2 and 4 prove to be voltage-free. If, on the other hand, a direct voltage is applied between the input electrodes 1 and 3, the capacitance value of the capacitances C1 and C2 changes depending on the applied direct voltage. The bridge is unbalanced, and between the output electrodes 2 and 4, the amplitude-modulated AC signal to be removed 2 shows a semiconductor device, which replaces the two capacitances C1 and C2 of FIG. 1 A heavily n + -doped semiconductor body 5 has lightly doped regions 6 and 7 on its opposite surface sides. This weakly n-doped regions consist for example of the semiconductor body 5 aufgebrach- th epitaxial layers which are covered on their surface with oxide layers. 8 and 9 On each of the oxide layers there is a metal contact 1o and 11, which are opposite one another and, for example, are of the same area. The n * -conducting semiconductor body 5 has a contact which is free of a barrier layer and which forms the output electrode 2. The two metal contacts 1o and 11 on the oxide layer are connected to the input electrodes .1 and 3 of the capacitance bridge arrangement. If between the-two metal contacts 1o and 11 a DC voltage U2 (Figure 1) is applied, has the partial component from the contact 1o of the oxide layer 8, the lightly doped talbleiterberelch 6 and the heavily doped semiconductor body 5 apazitätsverlauf a '% according to the function a in Figure 2b. In the case of high negative voltages at the contact 1o , all charge carriers are displaced from the weakly doped semiconductor region 6, so that the smallest capacitance value C min is determined by the thickness of the zone 6 and the oxide layer 8 under optimal conditions .

.Bei einer gegen Null gehenden Spannung werden Ladungsträger. wieder in die Zone 6 zurückfluten können, bis die Raumladungstone ganz verschwunden ist und die maximale Kapazität C Max, die durch die Dicke der Oxydschicht bestimmt ist, erreicht wird. Die Steilheit des Überganges zwischen dem maximalen und dem minimalen Kapazitätswert wird durch die Dotierung des Bereiches 6 und durch die Feldverteilung über dem Oxyd bestimmt. Wenn die Oxyds.chicht derart dotiert ist, daß sich unter der Oxydschicht ein Verarmungsbereich an Ladungsträ- gern ausbildet, so wird der Übergang zwischen dem kleinsten und dem größten Kapazitätswert zu positiven Spannungen hin verschoben, da der Verarmungsbereich erst durch positive Spannungen kompensiert werden muß, bevor die maximale Kapa- zität erreicht wird. Wird die Oxydschicht dagegen derart dotiert, daß sich unter ihr ein Anreicherungsbereich an Ladungsträgern ausbildet, so wird der Übergang zwischen der kleinsten und der größten Kapazität zu negativen Spannungen hin verschoben, da durch die Anreicherung von Ladungsträgern in dem schwach dotierten Bereich 6 bei kleinen 'negativen Spannungen die Ausbildung einer ladungsträgerfreien Raumladungszone nicht mehr möglich ist. Die zweite-Teilkapazität der Halbleiteranordnung nach Figur 2a besteht aus dem Kontakt 11, der Oxydschicht 9, dem schwach dotierten Halbleiterbereich 7 und d_em Halbleiterkörper 5. Die- ses Teilbauelement weist über der Spannung einen Kapazitäts- verlauf b) (Figur 2b) auf, dei dem zur Kapazitätsachse sym- metrischen Verlauf der Funktion a) entspricht. Durch die ' Addition der Kehrwerte der beiden Funktionen a) und b) gelangt man zur Summenkapazität gemäß dem Funktionsverlauf C. Da- nach ist die Gesamtkapazität der in der Figur 2a darge- stellten Halbleiteranordnung bei der Spannung Null am größten und behält bei kleinen negativen oder positiven Spannungen diesen Wert bei. Bei größeren positiven oder negativen Spannungen fällt der Kapazitätswert auf ein kon- stant bleibendes Minimum ab. Der Spannungsbereich, in dem die Kapazität ihren größten Wert aufweist, kann durch ent- sprechende Dotierung der Oxydschichten verbreitert oder verkleinert werden. Als Dotierungssubstanzen für das Oxyd eignet sich beispielsweise Phosphor oder Bor. When the voltage approaches zero, charge carriers become. can flow back into zone 6 until the space charge stone has completely disappeared and the maximum capacity C Max, which is determined by the thickness of the oxide layer, is reached . The steepness of the transition between the maximum and the minimum capacitance value is determined by the doping of the area 6 and by the field distribution over the oxide . If the oxide layer is doped in such a way that a depletion area of charge carriers forms under the oxide layer, the transition between the smallest and the largest capacitance value is shifted towards positive voltages, since the depletion area must first be compensated by positive voltages, before the maximum capacity is reached. If, on the other hand, the oxide layer is doped in such a way that an accumulation area of charge carriers is formed underneath it, the transition between the smallest and the largest capacitance is shifted towards negative voltages , since the accumulation of charge carriers in the weakly doped area 6 in the case of small negative voltages Tensions the formation of a charge carrier-free space charge zone is no longer possible. The second partial capacitance of the semiconductor arrangement according to FIG. 2a consists of the contact 11, the oxide layer 9, the lightly doped semiconductor region 7 and the semiconductor body 5. This partial component has a capacitance curve b) (FIG. 2b) over the voltage, dei corresponds to the curve of function a) symmetrical to the capacitance axis. Through the 'addition of the reciprocal values of the two functions a) and b) comes to the sum capacity in accordance with the function curve C. DA according to the total capacity of the presented in the figure 2a ones shown, a semiconductor device is at zero voltage is greatest and maintains small negative or positive voltages this value. With larger positive or negative voltages, the capacitance value drops to a constant minimum. The voltage range in which the capacitance is at its greatest value can be broadened or reduced by appropriately doping the oxide layers. Phosphorus or boron, for example, are suitable as doping substances for the oxide.

Eine Halbleiteranordnung nach der Figur 2a, die einen von der anliegenden Gleichspannung abhängigen Funktionsverlauf des Kapazitätswertes nach der Kurve c) in der Figur 2b aufweist, ist für eine als Gleichspannungsmodulator eingesetzte Kapazitätsbrückaxanordnung besonders dann geeignet, wenn eine amplitudenmodulierte Spannung am Ausgang der Brücke erst beim Überschreiten einer Schwell-Gleichspannung am Brücken- eingang auftreten soll. Diese Schwellspannung wird durch den höchsten Spannungswert bestimmt, bei dem die Kapazität der Halbleiteranordnung noch ihren maximalen Wert aufweist. Eine Halbleiteranordnung, bei der die Oxydschichten so dotiert sind, daß der maximale Kapazitätswert sich gemäß Figur 2c praktisch nur bei der Spannung Null einstellt und bei wach- . senden positiven oder negativen Spannungen der Kapazitäts- wert steil auf den minimalen Wert abfällt, ist besonders dann vorzuziehen, wenn bereits bei sehr kleinen negativen oder positiven Spannungen eine starke Amplitudenmodulation erwünscht ist. A semiconductor device according to the figure 2a, which has a value dependent on the applied DC voltage function curve of the capacitance value according to the curve c) in Figure 2b, is particularly suitable for used as a DC voltage modulator Kapazitätsbrückaxanordnung when an amplitude-modulated voltage at the output of the bridge only when crossing a threshold DC voltage should occur at the bridge input. This threshold voltage is determined by the highest voltage value at which the capacitance of the semiconductor arrangement still has its maximum value . A semiconductor device in which the oxide layers are doped so that the maximum capacitance value in accordance with Figure 2c practically set only at the voltage zero and at growing. send positive or negative voltages the capacitance value drops steeply to the minimum value, is particularly preferable if a strong amplitude modulation is required even with very small negative or positive voltages.

Die Dotierung des Halbleiterkörpers 5 beträgt beispiels- weise 1o18 bis logo Atome je cm3, während die Bereiche 6 und 7 ca. 1o13 bis 1o15 Störstellen je.cm3 aufweisen. The doping of the semiconductor body 5 is, for example, 1018 to 10 atoms per cm3, while the regions 6 and 7 have approx. 1013 to 1015 imperfections per cm3.

Da die. Kapazitätsänderung bei einer Halbleiteranordnung nach den Figuren 2b und 2c zwischen dem maximalen und dem minimalen Kapazitätswert sehr steil verläuft, reichen be- reits sehr kleine Gleichspannungsänderungen aus, um eine aus- geprägte Amplitudenmodulation am Ausgang der Anordnung zu erzielen. Hierbei ist es gleichgültig, ob die anliegende Gleichspannung positiv oder negativ ist, da die die Kapa- zitäten C1 und C2 (Figur 1) bildende Halbleiteranordnung einen von der Gleichspannung abhängigen Kapazitätsverlauf aufweist, der symmetrisch zur Kapazitätsachse ist. Durch eine phasenempfindliche Gleichrichtung der Ausgangswechselspannung kann jedoch die jeweilige Phase der Eingangsgleichspannung festgestellt werden. Since the. Capacitance change is very steep in a semiconductor arrangement according to the Figures 2b and 2c between the maximum and the minimum capacitance value, rich loading already very small DC voltage changes from, in order to achieve Removing embossed amplitude modulation at the output of the arrangement. It does not matter whether the applied DC voltage is positive or negative, since the semiconductor arrangement forming the capacitances C1 and C2 (FIG. 1) has a capacitance profile which is dependent on the DC voltage and which is symmetrical to the capacitance axis. However, through a phase-sensitive rectification of the output AC voltage, the respective phase of the input DC voltage can be determined.

Die Figur 3a zeigt eine weitere Ausführungsform der die Kapa- zitäten C1 und C2 ersetzenden Halbleiteranordnung. Der hoch- dotierte, n*-leitende Halbleitergrundkörper 5 weist wieder auf seiner einen Oberflächenseite eine schwach dotierte, n-leitende, vorzugsweise epitaktische Schicht 6 auf, die mit einer Oxydschicht 8 bedeckt ist. Die Oxydschicht ist, wie auch bei der bereits beschriebenen Halbleiteranordnung, vorzugs- weise dünner als 1/ um. Auf der Oxydschicht sind zwei, vorzugs- weise flächengleiche Metallkontakte 12 und 13 angeordnet, die die Eingangselektroden 1 und 3 bilden, Der Halbl eitergrundkörper 5 ist mit einem weiteren, sperrschichtfreien Me- tallkontakt 14 versehen, der die eine Ausgangselektrode 2 für die amplitudenmodulierte Spannung bildet. Wird zwischen die beiden Kontakte 12 und 13 eine Gleichspannung U2 (Fi- gur 1) gelegt, so wirkt die Halbleiteranordnung wie zwei gegensinnig in Serie geschaltete Teilkapazitäten, die sich in Abhängigkeit von der an der Anordnung anliegenden Gleich-Spannung zu dem in der Figur 3b dargestellten Funktionsver- lauf addieren. Bei der Spannung Null bzw. bei niederen ne- gativen und positiven Spannungen (beispielsweise o bis 15 Volt) weist die Halbleiteranordnung ihre maximale Kapazität auf, während bei einer bestimmten positiven und negativen Spannung die Kapazität auf ihren minimalen Wert zusammenbricht. Die Dicke der schwach dotierten Halbleiterschicht 6 wird, viel!. auch bei den anderen Halbleiteranordnungen, vorzugsweise zwischen@i und 5/um gewählt. Die Figur 4 zeigt eine Halbleiteranordnung für die beiden Brückenkapazitäten C1 und C2, die sich aus zwei gegensin- nig in Serie geschalteten Einzelkapazitäten zusammensetzt. Jede Einzelkapazität 15 bbzw. 16 weist einen hochdotierten n+-leitenden Halbleitergrundkörper 5 auf, der auf einer Oberflächenseite mit einer Oxydschicht 8 bzw. 9 versehen ist. Der vorzugsweise epitaktische Halbleiterbereiche 6 bzw. 7 unter der Oxydschicht, ist mit 1o13 bis 1o15 Atomen je cm3 schwach dotiert und ist ca 1 bis 5/ um dick. Die beiden Bauelemente werden so in Reihe geschaltet , daß ent- weder die beiden Metallkontakte 17 und 18 auf den Oxyd- schichten oder die beiden Kontakte 19 und 2o an den Halblei- terkörpern unmittelbar miteinander und mit der Ausgangselek- trode 2 verbunden sind, während die beiden verbleibenden Kontakte die Eingangselektroden 1 bzw. 3 der Kapazitätsbrückenanordnung bilden. FIG. 3a shows a further embodiment of the semiconductor arrangement replacing capacitances C1 and C2 . The highly doped, n * -conducting semiconductor base body 5 again has on one surface side a weakly doped, n -conducting, preferably epitaxial layer 6 which is covered with an oxide layer 8. As in the case of the semiconductor arrangement already described, the oxide layer is preferably thinner than 1 μm. Arranged on the oxide layer are two metal contacts 12 and 13 , preferably of the same area, which form the input electrodes 1 and 3. The semi-conductor base body 5 is provided with a further, barrier- free metal contact 14 which forms one output electrode 2 for the amplitude-modulated voltage . If a DC voltage U2 (FIG. 1) is applied between the two contacts 12 and 13 , the semiconductor arrangement acts like two partial capacitances connected in series in opposite directions which, depending on the DC voltage applied to the arrangement, change to that in FIG. 3b add the function sequence shown. At zero voltage or at low negative and positive voltages (for example 0 to 15 volts) the semiconductor arrangement has its maximum capacity, while at a certain positive and negative voltage the capacity collapses to its minimum value. The thickness of the lightly doped semiconductor layer 6 becomes a lot !. also with the other semiconductor arrangements, preferably selected between @ i and 5 / um . FIG. 4 shows a semiconductor arrangement for the two bridge capacitances C1 and C2, which is composed of two individual capacitances connected in series in opposite directions. Each individual capacity 15 or 16 has a highly doped n + -conducting semiconductor base body 5 which is provided with an oxide layer 8 or 9 on one surface side. The preferably epitaxial semiconductor region 6 or 7 under the oxide layer is lightly doped with 1013 to 1015 atoms per cm3 and is approximately 1 to 5 μm thick. The two components are connected in series in such a way that either the two metal contacts 17 and 18 on the oxide layers or the two contacts 19 and 20 on the semiconductor bodies are connected directly to one another and to the output electrode 2, while the the two remaining contacts form the input electrodes 1 and 3 of the capacitance bridge arrangement.

Bei den beschriebenen Halbleiteranordnungen kann anstelle eines n+-dotierten Halbleitergrundkörpers, der auf einer oder auf beiden Oberflächenseiten schwach dotierte Bereiche auf- weist, auch ein Halbleiterkörper verwendet werden, der über seinem ganzen Querschnitt eine schwache Dotierung zwischen 1013 und io15 Atome je cm3 aufweist. Hierdurch wird jedoch der Serienwiderstand der Halbleiteranordnung sehr groß, was sich vor allem beim Betrieb der Brücke bei hohen Frequen- zen nachteilig auswirkt. Anstelle n- bzwo n+-dotierter Halbleiterkörper lassen sich in gleicher Weise auch p-bzw. p+-leitende Halbleiterkörper einsetzen. Die Dotierungsverhältnisse bei den beschriebenen Halbleiteranordnungen können selbstverständlich variiert werden. Als Isolier- schichten können außer den Oxyden der Halbleitermaterialien auch andere Substanzen, wie beispielsweise Kunststoffe, Lacke, isolierende Halbleiterverbindungen und dergleichen verwendet werden. In the semiconductor arrangements described, instead of an n + -doped semiconductor base body which has lightly doped areas on one or both surface sides, a semiconductor body can also be used which has a weak doping of between 1013 and 1015 atoms per cm3 over its entire cross section. As a result, however, the series resistance of the semiconductor arrangement becomes very large, which is particularly disadvantageous when the bridge is operated at high frequencies. Instead of n- or n + -doped semiconductor bodies, p- or. Use p + -conducting semiconductor bodies. The doping ratios in the semiconductor arrangements described can of course be varied. In addition to the oxides of the semiconductor materials , other substances, such as, for example, plastics, lacquers, insulating semiconductor compounds and the like, can also be used as insulating layers.

Anhand der Figuren 5a und 5b wird ein Verfahren erläutert, mit dem sich sämtliche Kapazitäten der Kapazitätsbrücken- anordnung gemäß Figur 1 auf rationelle Weise herstellen las- sen. Hierbei wird von einem stark n+-dotierten Halbleiter- grundkörper 21 ausgegangen, in dessen eine Oberflächensei- te ein schwach dotierter, n-leitender, wenige bum dicker Bereich 22 eingebracht wird. Dieser schwach dotierte Be- reich umfaßt vorzugsweise den zentralen Teil der genannten Halbleiteroberflächenseite und kann durch Diffusion herge- stellt werden. Es ist auch möglich, auf einen stark dotierten Halbleitergrundkörper zunächst eine schwach dotierte Schicht epitaktisch abzuscheiden und anschließend den Randbereich dieser schwach dotierten Schicht durch Eindiffusion weiterer Störstellen stark zu dotieren und damit der Dotierung des Halbleitergrundkörpers anzupassen. Die den schwach dotierten Halbleiterbereich 22 aufweisende.Oberflächenseite wird an- schließend mit einer Oxydschicht 23 versehen, auf die vier Metallkontakte 24, 25, 26 und 27 aufgebracht werden. Die genannten Metallkontakte sind vorzugsweise flächengleich. Zwei dieser Kontakte 25 und 26 befinden sich über dem schwach dotierten Halbleiterbereich, während die beiden übrigen Kon- takte 24 und 27 über dem stark dotierten Randbereich des Halb- leiterkörpers angeordnet sind. Auf die der Oxydschicht gegen- überliegende Oberflächenseite des Halbleitergrundkörpers wer- den drei weitere, den Halbleitergrundkörper sperrschichtfrei kontaktierende Metallkontakte 28, 29 und 3o aufgedampft, auf- gedruckt, chemisch oder elektrolytisch abgeschieden. Der Kon- takt 29 liegt den beiden Kontakten 25 und 26 gegenüber, während die übrigen Kontakte 28 und 30 jeweils einem der Kontakte 24 und 27 gegenüberliegend angeordnet sind. Eine so ausgebildete Halbleiteranordnung kann nun beispielsweise auf einem iso- lierenden Trägerkörper so befestigt werden, daß die auf dem Trägerkörper befindlichen Leitbahnen 32, 33 und 34 mit den zugeordneten Metallkontakten 28, 29 und 3o der Halbleiteran- ordnung elektrisch in Verbindung stehen. Hierbei können die bei- den Leitbahnen 32 und 34 auf dem isolierenden Trägerkörper miteinander kurzgeschlossen sein. Eine derartige Halbleiteranordnung wird nun gemäß Figur 5b vorzugsweise durch Ätzen senkrecht zu den die Metallkontakte tragenden Oberflächenseiten in drei voneinander isolierte Bereiche separiert, von denen der eine den schwach dotierten Halbleiterbereich umfaßt, während die beiden übrigen Bereiche auf jeder Oberflächenseite je einen Metallkontakt aufweisen. Die beiden Teile 35 und 37 bestehen aus einem stark dotierten n+-leitenden Halbleiterkörper. Beträgt die Dotierung dieser Halbleiterkörper ca. 1o18 bis logo oder mehr Störstellen je cm3, so ändert sich die Kapazität dieser Bauelemente in Abhängigkeit von der an den Bauelementen anliegenden Gleichspannung praktisch nicht. Die Kapazität der beiden Teile 35 und 37 wird im wesentlichen durch die Dicke der Oxydschicht bestimmt. Der Kontakt 24 des Bauele-mentes 35 wird mit dem Kontakt 25 des Bauelementes 36 kurz- geschlossen und bildet die Eingangselektrode 1. Der Metallkontakt 26 wird mit dem Metallkontakt 27 kurzgeschlossen und bildet die Eingangselektrode 3. Der den Halbleitergrund-körper kontaktierende Metallkontakt 29 bildet die Ausgangs- elektrode 2, während die miteinander kurzgeechlossenen Me- tallkontakte 28 und 30 zu der Ausgangselektrode 4 führen. .Bei dem Ätzen der Halbleiteranordnung können die Metallkon-takte als Ätzmasken verwendet werden. Somit erhält man eine Kapazitätsbrückenanordnung gemäß der Figur 1, wobei die Bau- elemente 35 und 37 die Kapazitäten C3 und C4 ersetzen, während das Bauelement 36 die spannungsabhängigen Kapazitäten C1 und C2 bildet. Die Separation der einzelnen Teilbauele- mente gemäß Figur 5b kann auch durch Ritzen oder Brechen erfolgen. Eine andere Möglichkeit besteht darin, die ein- zelnen, n@-dotierten Halbleiterbereiche durch stark p+-dotierte Bereiche voneinander zu isolieren. Eine Halblei- teranordnung nach der Figur 5b läßt sich somit auf besonders einfache und in der Halbleitertechnik beherrschbare Weise herstellen und stellt in integrierter Technik einen Modulator hoher Empfindlichkeit für einen Gleichspannungsverstärker dar. A method is explained with the aid of FIGS. 5a and 5b with which all capacities of the capacitance bridge arrangement according to FIG. 1 can be produced in an efficient manner. This is based on a heavily n + -doped semiconductor base body 21, into one surface side of which a lightly doped, n-conductive area 22 a few µm thick is introduced. This weakly doped area preferably comprises the central part of the named semiconductor surface side and can be produced by diffusion . It is also possible to first epitaxially deposit a weakly doped layer on a heavily doped semiconductor base body and then to heavily dop the edge region of this weakly doped layer by diffusing in further impurities and thus adapt it to the doping of the semiconductor base body. The surface side having the weakly doped semiconductor region 22 is then provided with an oxide layer 23, to which four metal contacts 24, 25, 26 and 27 are applied. The metal contacts mentioned are preferably of the same area. Two of these contacts 25 and 26 are located above the weakly doped semiconductor area, while the two remaining contacts 24 and 27 are located above the heavily doped edge area of the semiconductor body . The oxide layer of the counter-facing surface side of the semiconductor base body advertising the three other, the semiconductor base body a barrier layer free contacting metal contacts 28, 29 and 3o vapor deposited, printed up, deposited chemically or electrolytically. The contact 29 lies opposite the two contacts 25 and 26, while the remaining contacts 28 and 30 are each arranged opposite one of the contacts 24 and 27. A semiconductor arrangement designed in this way can now, for example, be attached to an insulating carrier body in such a way that the interconnects 32, 33 and 34 located on the carrier body are electrically connected to the associated metal contacts 28, 29 and 30 of the semiconductor arrangement. Here, the examples and the interconnects 32 to be short-circuited 34 on the insulating carrier body with each other. Such a semiconductor arrangement is now separated, according to FIG. The two parts 35 and 37 consist of a heavily doped n + -conducting semiconductor body. If the doping of these semiconductor bodies is approximately 1018 to logo or more imperfections per cm3, then the capacitance of these components practically does not change as a function of the DC voltage applied to the components. The capacity of the two parts 35 and 37 is essentially determined by the thickness of the oxide layer. The contact 24 of the component 35 is short-circuited with the contact 25 of the component 36 and forms the input electrode 1. The metal contact 26 is short-circuited with the metal contact 27 and forms the input electrode 3. The metal contact 29 contacting the semiconductor base forms the Output electrode 2, while the metal contacts 28 and 30 , which are short-circuited with one another, lead to the output electrode 4. When etching the semiconductor arrangement , the metal contacts can be used as etching masks. A capacitance bridge arrangement according to FIG. 1 is thus obtained , the components 35 and 37 replacing the capacitances C3 and C4, while the component 36 forms the voltage-dependent capacitances C1 and C2. The individual sub-components according to FIG. 5b can also be separated by scoring or breaking . Another possibility is to isolate the individual n @ -doped semiconductor regions from one another by heavily p + -doped regions. A semiconductor arrangement according to FIG. 5b can thus be produced in a particularly simple manner that is manageable in semiconductor technology and, in integrated technology, represents a modulator of high sensitivity for a DC voltage amplifier.

Claims

Patent steps things ü che 1) capacitance bridge arrangement, characterized in that the two series-connected capacitances of the one bridge arm are formed by a barrier-free semiconductor device having a leading for matching branch de center tap through which the semiconductor device in two of the the semiconductor device applied DC voltage-dependent capacitance elements is divided, each sub-capacitance has a voltage dependence, which, based on the capacity axis is symmetrical to the voltage dependence of the other capacitance element, and that the two series-connected capacitances of the other bridge branch are formed by voltage-independent fixed capacitors.

2) Capacitance bridge arrangement according to claim 1, characterized in that the voltage dependency of each of the two partial capacitances of the semiconductor arrangement is step-shaped, with the transition between the smallest and the largest capacitance value at zero voltage or negative in the lower range or positive DC voltages. 3) capacitance bridge arrangement according to claim 1 or 2, characterized in that the semiconductor arrangement consists of a semiconductor body of one conduction type which is covered on one surface side with an insulating layer, that two metal contacts of the same area are arranged on the insulating layer, and that the surface side of the semiconductor body opposite the oxide layer is provided with a further, large-area, non- blocking metal contact serving as a tap. 4) Capacitance bridge arrangement according to Claim 1 or 2, characterized in that a semiconductor body of the internal line type is two opposite surfaces are rarely covered with an insulating layer each, that a flat metal contact is arranged on each of the two insulating layers, and that the "semiconductor body is provided with a third, non-blocking connection contact serving as a central tap . 5) Capacitance bridge arrangement according to A Claim 1 or 2, characterized in that the semiconductor arrangement consists of two semiconductor bodies of one conductivity type, each having an insulating layer on one surface side, on which there is a metal contact , while the surface side of the semiconductor body opposite the insulating layer - is in each case provided a non-blocking metal contact via with, and that the metal present on the insulating layer contacts of the two semiconductor bodies are connected directly comparable to each other and leading to the branch center tap balance. 6) capacitance bridge arrangement according to one of the preceding claims, characterized in that the semiconductor body made of silicon and the insulating layers consist of silicon oxide or silicon dioxide. 7) Capacitance bridge arrangement according to one of the preceding claims, characterized in that the semiconductor body is weakly doped and has approximately 1013 to 1015 imperfections per cm3 . 8) Capacitance bridge arrangement according to one of claims 3 to 5, characterized in that the semiconducting body is heavily doped with the exception of a thin area under the oxide layer or layers. 9) capacitance bridge arrangement according to claim 8, characterized in that the heavily doped part of the semiconductor body has 1018 to 1020 interference steals per cm3. 1o) capacitance bridge arrangement according to claim 8 or 9, characterized in that the weakly doped, thin layer under the oxide layer or layers is approximately 1 to 5 / µm thick. 11) capacitance bridge arrangement according to claim ö, characterized in that the weakly doped, thin layer is formed epitaxially under the oxide layer or layers. 12) Use of a capacitance bridge arrangement according to one of the preceding claims as a modulator for a DC voltage amplifier. 13) Capacitance bridge arrangement according to claim 1, characterized in that the two voltage-independent capacitances of the second bridge arm are formed by heavily doped semiconductor bodies, on one surface side of which there is an insulating layer on which there is a flat metal contact while the surface side of the semiconductor body facing away from the insulating layer is provided with a second, barrier-free contact in each case. 14) A process for producing a semiconductor device according to claim 1 and 13, characterized in that is incorporated into a heavily doped semiconductor body from one surface side of a lightly doped semiconductor region that this surface side is provided with an insulating layer, are applied to the four equal-area metal contacts, Two of which are located above the lightly doped semiconductor area, that metal contacts opposite the mentioned metal contacts are applied to the rear side of the semiconductor body, that the semiconductor body is separated perpendicular to the surface sides into three isolated areas, one of which is the weakly doped The other areas on each surface side have a metal contact and the four individual capacitances thus formed are linked to one another in the form of a bridge circuit. 15) Method according to claim 14, characterized in that the separation takes place by etching or scoring and breaking: 16) Method according to claim 13, characterized in that the three areas of the semiconductor body of one line type by heavily doped areas of the other line type from one another to be isolated.