DE1614554C3

DE1614554C3 - Process for producing semiconductor wafers with a desired edge contour

Info

Publication number: DE1614554C3
Application number: DE19671614554
Authority: DE
Inventors: Edgar Dr.rer.nat. Dr 7401 Pliezhausen; Berkner Rolf 8501 Volkersdorf Lutz
Original assignee: Semikron Gesellschaft für Gleichrichterbau und Elektronik mbH, 8500 Nürnberg
Priority date: 1967-07-06
Filing date: 1967-07-06
Publication date: 1977-07-28

Description

zerteilt wird. is divided .

Das erfindungsgemäße Verfahren ermöglicht in besonders vorteilhafter Weise durch Anbringung von in sich geschlossenen Aussparungen entsprechender Ausdehnung auf einer Seite einer großflächigen Halbleiterscheibe den gezielten Angriff eines Ätzmittels zur Zerteilung der Halbleiterscheibe in Halbleiterplättchen vorgegebener Fläche unter Bildung der gewünschten Randkontur am pn-Übergang. In manchen Fällen kann auf die bei verschiedenen bekannten Verfahren zur Erzielung einer optimalen Halbleiteroberfläche erforderliche Polierätzung verzichtet werden.The method according to the invention enables in a particularly advantageous manner, by making self-contained recesses of a corresponding extent on one side of a large-area semiconductor wafer, the targeted attack of an etchant for dividing the semiconductor wafer into semiconductor wafers of a predetermined area with the formation of the desired edge contour at the pn junction. In some cases it is possible to dispense with the polishing etching required in various known methods to achieve an optimal semiconductor surface.

Ein besonderer Vorteil liegt in der Vorgabe einer Randkontur für den Angriff des Ätzmittels durch Bohrprofil und Bohrtiefe. Weiterhin sind durch die Ausnutzung des unter der Bohrnut befindlichen Halbleitermaterials zur Ausbildung der Randkontur am pn-Übergang bedeutende Einsparungen an Halbleiterausgangsmaterial möglich. Schließlich bestehen weitere Vorteile darin, daß der für das Zerteilen der Halbleiterscheibe durch Ätzung erforderliche Zeitaufwand verringert wird und daß die zur Befestigung der zu. zerteilenden Halbleiterscheiben notwendigen Trägerplatten keinem Verschleiß unterworfen sind.A particular advantage lies in the specification of an edge contour for the etchant to attack Drilling profile and drilling depth. Furthermore, by utilizing the under the drilling groove Semiconductor material for the formation of the edge contour at the pn-junction significant savings in semiconductor starting material possible. Finally, there are other advantages that the for dividing the Semiconductor wafer is reduced by etching required time and that the attachment of the to. The carrier plates necessary for dividing semiconductor wafers are not subject to wear.

Anhand der in den F i g. 1 bis 3 gezeigten Darstellungen wird die Wirkungsweise des Verfahrens nach der Erfindung erläutert. Für gleiche Teile sind in allen Figuren gleiche Bezeichnungen gewählt.Based on the in the F i g. 1 to 3 shows the mode of operation of the method according to the Invention explained. The same designations are chosen for the same parts in all figures.

F i g. 1 zeigt in Draufsicht eine mögliche Ausbildung der Ultraschall abstrahlenden Oberfläche des Ultraschallbohrkopfes zur Zerteilung von großflächigen Halbleiterscheiben. Die F i g. 2 und 3 zeigen stark vergrößert dargestellte Schnitte durch Halbleiterscheiben und den Verlauf der durch Ultraschallbohrung und durch Ätzung zu erzielenden Randkontur der Halbleiterplättchen am pn-Übergang.F i g. 1 shows a plan view of a possible design of the ultrasound radiating surface of the ultrasound drill head for dividing large-area semiconductor wafers. The F i g. 2 and 3 show strong Enlarged sections through semiconductor wafers and the course of the ultrasonic drilling and edge contour of the semiconductor wafer at the pn junction to be achieved by etching.

In der in F i g. 1 gezeigten Draufsicht auf die zum Anbohren von Halbleiterscheiben vorgesehene Oberfläche des Ultraschallbohrkopfes umschließt der metallische Hohlzylinder 1 die zur Zerteilung vorgesehene, nutzbare Fläche 2 einer großflächigen Halbleiterscheibe. Innerhalb dieses Hohlzylinders 1 sind zur Erzielung von Halbleiterplättchen geringerer und unterschiedlicher Flächenausdehnung metallische Hohlzylinder 3 und 4, weiterhin als Bohrzylinder bezeichnet, in optimaler Flächenaufteilung angeordnet. Es können ein oder mehrere Bohrzylinder gleicher oder unterschiedlicher Grundfläche innerhalb des Hohlzylinders 1 angeordnet werden, um jeweils die beste Ausnutzung der zu bearbeitenden großflächigen Halbleiterscheibe zu erzielen. Die Bohrzylinder 3 und 4 sind gegenseitig und mit dem Hohlzylinder 1 fest verbunden und ragen in ihrer Länge soweit über den Hohlzylinder t hinaus, daß auch nach Erreichen der maximalen Bohrtiefe in der zu zerteilenden Halbleiterscheibe noch keine Berührung des Hohlzylinders t mit dem Halbleitermaterial erfolgt.In the in F i g. 1 shown plan view of the surface provided for drilling into semiconductor wafers of the ultrasonic drill head, the metallic hollow cylinder 1 encloses the usable area 2 of a large-area semiconductor wafer. Within this hollow cylinder 1 are to achieve Metallic hollow cylinders 3 of semiconductor wafers of lesser and different areal expansion and 4, also referred to as drilling cylinder, arranged in an optimal division of area. It can be a or several drilling cylinders of the same or different base area within the hollow cylinder 1 are arranged in order to make the best possible use of the large-area semiconductor wafer to be processed to achieve. The drilling cylinders 3 and 4 are mutually and firmly connected to the hollow cylinder 1 and protrude into their length so far beyond the hollow cylinder t that even after reaching the maximum drilling depth in the to dividing semiconductor wafer has not yet made contact of the hollow cylinder t with the semiconductor material.

F i g. 2 zeigt im Schnitt eine nach einer Ausführung des Verfahrens nach der Erfindung angebohrte Halbleiterscheibe, wobei die einzelnen, unterschiedliche Leitfähigkeit aufweisenden Schichten stark vergrößert, jedoch in einem der Praxis entsprechenden Dickenverhältnis dargestellt sind. Weiterhin ist der Schnitt unter Bezug auf F i g. 1 in eine Ebene I-II gelegt, in welcher der Berührungspunkt zweier aneinander grenzender Bohrzylinder liegt, so daß sich für die Ultraschallbohrung ein doppelter Bohrprofil-Querschnitt ergibt.F i g. 2 shows in section a drilled hole according to an embodiment of the method according to the invention Semiconductor wafer, whereby the individual, different conductivity exhibiting layers are greatly enlarged, however, they are shown in a practical thickness ratio. Furthermore, the cut is under Referring to Fig. 1 placed in a level I-II, in which the point of contact of two adjoining drilling cylinders is so that the ultrasonic drilling results in a double drilling profile cross-section.

Die Halbleiterscheibe 5 weist drei schichtförmige Zonen unterschiedlichen Leitfähigkeitstyps auf, und zwar eine schwach η-dotierte, bezüglich der Störstellendichte dem Ausgangsmaterial entsprechende Mittelzone, eine hochdotierte η-leitende Zone und eine hochdotierte p-leitende Zone. Mit ihrer der p-leitenden Zone zugeordneten Kontaktfläche ist die Halbleiterscheibe mit einem Haft- oder Klebemittel auf einer Trägerplatte 6 befestigt, die aus ätzbeständigem Material, vorzugsweise aus Oxidkeramik, besteht. Die Halbleiterscheibe kann an ihren zur Kontaktierung vorgesehenen Flächen bereits metallische Überzüge aufweisen, die auch während des Ultraschallbohrens auf der Halbleiteroberfläche fest haften. Für die Durchführung des erfindungsgemäßen Verfahrens wird die freie Oberfläche der Halbleiterscheibe mit einer Schicht 7 eines weitgehend ätzmittelbeständigen Abdeckmaterials versehen, das abriebfest sein sowie geringe Duktilität und hohes Adhäsionsvermögen aufweisen muß, um beim Ultraschallanbohren der Halbleiterscheibe eine möglichst festhaftende, scharfkantige Flächenabdeckung der Halbleiterplättchen zu gewährleisten. Um in allen Sektoren der Halbleiterscheibe gleiche Bohrtiefe zu erreichen, muß sowohl die Halbleiterscheibe planparallel auf der Trägerplatte 6 aufgebracht sein, als auch der Ultraschallbohrkopf mit seiner abstrahlenden Fläche planparallel an der Halbleiterscheibe anliegen.The semiconductor wafer 5 has three layer-shaped zones of different conductivity types, and a weakly η-doped central zone corresponding to the starting material in terms of the impurity density, a highly doped η-conductive zone and a highly doped p-conductive zone. With her the p-type Zone assigned contact surface is the semiconductor wafer with an adhesive or adhesive on a Mounted carrier plate 6, which is made of etch-resistant material, preferably made of oxide ceramic. the Semiconductor wafers can already have metallic coatings on their surfaces intended for contacting which adhere firmly to the semiconductor surface even during ultrasonic drilling. For the implementation of the method according to the invention, the free surface of the semiconductor wafer is provided with a layer 7 a largely caustic-resistant cover material that is abrasion-resistant and low Must have ductility and high adhesiveness in order to drill the semiconductor wafer with ultrasound to ensure the most firmly adhering, sharp-edged surface coverage of the semiconductor wafers. In order to achieve the same drilling depth in all sectors of the semiconductor wafer, both the semiconductor wafer be applied plane-parallel on the carrier plate 6, as well as the ultrasonic drill head with its radiating Face parallel to the semiconductor wafer.

Die Randkontur am pn-Übergang wird durch Profil und Tiefe der Ultraschallbohrung, durch Zonenaufbau und Störstellendichte des Halbleitermaterials und durch Zusammensetzung und Einsatzbedingungen des Ätzmittels bestimmt. Unter der Voraussetzung konstanter Ätzmittelfaktoren, wie Zusammensetzung, Temperatur und Strömungsverhältnisse, ist bekanntlich die Abtragung durch Ätzung an Halbleitermaterialien um so intensiver, je höher die Störstellenkonzentration ist. Bezogen auf die Darstellung in F i g. 2 bedeutet das eine intensive und großflächige Abtragung der η-Zone unter der Abdeckschicht 7, eine langsamere und ein wesentlich flacheres Ätzprofil ergebende Ätzung der schwachdotierten s„-Zone und eine starke Abtragung mit steilerem Ätzprofil in der hoch dotierten p-Zone. Die Linien 8 stellen angenähert den Ablauf des Ätzprozesses bei dem vorgegebenen Zonenaufbau der Halbleiterscheibe und entsprechend dem Bohrprofil dar.The edge contour at the pn junction is determined by the profile and depth of the ultrasonic drilling, by the zone structure and impurity density of the semiconductor material and by the composition and conditions of use of the etchant definitely. Assuming constant etchant factors such as composition, temperature and flow conditions, as is well known, the erosion by etching on semiconductor materials is all the more so more intense, the higher the concentration of impurities. With reference to the illustration in FIG. 2 means the one intensive and extensive removal of the η-zone under the cover layer 7, a slower and a Etching of the weakly doped s "zone and heavy removal, resulting in a significantly flatter etching profile with a steeper etching profile in the highly doped p-zone. The lines 8 approximate the sequence of the The etching process with the given zone structure of the semiconductor wafer and corresponding to the drilling profile.

Die Wand der Bohrzylinder 3 weist einen rechteckigen Querschnitt mit der Wandstärke b auf, die gleich der Bohrbreite ist, von der die Ausbildung der Randkontur am pn-Übergang der zu erzielenden Halbleiterplättchen ausgeht.The wall of the drilling cylinder 3 has a rectangular cross section with the wall thickness b , which is equal to the drilling width from which the formation of the edge contour at the pn junction of the semiconductor wafers to be achieved starts.

Unter Berücksichtigung der obigen Gesichtspunkte und derjenigen für die Festlegung der Dicke und der Zonenfolge der Halbleiterscheibe, der Tiefe des pn-Übergangs sowie der Dicke und der Störstellendichte der Zonen unterschiedlichen Leitfähigkeitstyps wurde gefunden, daß die Bohrtiefe t in vorteilhafter Weise gleich oder kleiner als die Hälfte, vorzugsweise gleich einem Drittel der Dicke der Halbleiterscheibe, sein soll, um Halbleiterplättchen mit einer Randkontur, die ein optimales, Überspannungsbegrenzendes Sperrverhalten am pn-Übergang ergibt, zu erhalten. Weiterhin liegt die Bohrbreite b, d. h. die Wandstärke des Bohrzylinders 3, in der Größenordnung der halben bis etwa der doppelten Dicke der Halbleiterscheibe.Taking into account the above aspects and those for determining the thickness and the zone sequence of the semiconductor wafer, the depth of the pn junction and the thickness and the impurity density of the zones of different conductivity types, it was found that the drilling depth t is advantageously equal to or less than half , preferably equal to one third of the thickness of the semiconductor wafer, in order to obtain semiconductor platelets with an edge contour which results in an optimal, overvoltage-limiting blocking behavior at the pn junction. Furthermore, the drilling width b, ie the wall thickness of the drilling cylinder 3, is of the order of half to approximately twice the thickness of the semiconductor wafer.

F i g. 3 zeigt die zur Ätzung vorgesehene Randzonenfläche einer großflächigen Halbleiterscheibe 5 gleichen Ausgangsmaterials und mit gleicher Vorbehandlung, aus der lediglich ein Halbleiterplättchen mit großer aktiver Fläche erzielt werden soll. Nach dem Anbohren derF i g. 3 shows the edge zone area provided for etching of a large-area semiconductor wafer 5 similar to one another Starting material and with the same pretreatment, from which only a semiconductor wafer with a large active Area is to be achieved. After drilling the

Halbleiterscheibe in dem vorgesehenen Randbereich bis zu der ermittelten, vorteilhaften Bohrtiefe wird der zwischen Bohrnut und Scheibenrand verbleibende Steg 9 zur Herstellung der gewünschten Randkontur am pn-Übergang durch Ätzung vollständig abgetragen, und es ergibt sich angenähert ein Ätzprofil, wie es durch die strichpunktierte, den pn-Übergang schneidende Linie dargestellt ist.The semiconductor wafer in the intended edge area up to the determined, advantageous drilling depth is the between the drilling groove and the disc edge remaining web 9 for producing the desired edge contour on The pn junction is completely removed by etching, and the result is approximately an etching profile, as indicated by the dash-dotted line intersecting the pn junction is shown.

Nach dem Verfahren nach der Erfindung können auch aus Halbleiterscheiben mit zwei hochsperrenden pn-Übergängen Halbleiterplättchen, wie sie beispielsweise für steuerbare Halbleitergleichrichter benötigt werden, hergestellt werden. Dazu wird die eine pnp-Zonenfolge aufweisende Halbleiterscheibe gemäß den an Hand der F i g. 2 erläuterten Verfahrensschritten vorbehandelt und auf eine Trägerplatte 6 aufgebracht. Die beiden p-Leitfähigkeit aufweisenden Zonen weisen annähernd gleiche Dicke und gleiche Störstellendichte auf, sind jedoch höher dotiert als die η-dotierte Mittelzone. Die Ultraschallbohrung kann beispielsweise in zwei Schritten durchgeführt werden, wobei in einem ersten Schritt die erste Bohrung durch die p-Zone bis zu einer vorteilhaften Bohrtiefe in die η-Zone und in einem zweiten Schritt mit einem zweiten Bohrzylinder, dessen Durchmesser zur Erzielung eines stufenförmigen .Bohrprofils am pn-Übergang gewählt ist und der gezielt aufgesetzt ist, die zweite Bohrung in die p-Zone erzeugt wird.The method according to the invention can also consist of semiconductor wafers with two high blocking pn junctions Semiconductor wafers, such as those required for controllable semiconductor rectifiers, for example, getting produced. For this purpose, the semiconductor wafer having a pnp zone sequence is made according to the F i g. 2 pretreated process steps explained and applied to a carrier plate 6. The two Zones exhibiting p-conductivity have approximately the same thickness and the same density of impurities however, more highly doped than the η-doped central zone. The ultrasonic drilling can be done in two steps, for example be carried out, in a first step the first drilling through the p-zone up to one advantageous drilling depth in the η zone and in a second step with a second drilling cylinder whose Diameter is selected to achieve a stepped .Bbohrprofils at the pn junction and the targeted is placed, the second hole is generated in the p-zone.

Nach Durchführung des Ätzprozesses an der großflächigen Halbleiterscheibe werden die erhaltenen Halbleiterplättchen von der Trägerplatte abgelöst, gereinigt, getrocknet und den weiteren für die Herstellung von Halbleiterbauelementen erforderlichen Verfahrensschritten zugeführt.After the etching process has been carried out on the large-area semiconductor wafer, the Semiconductor wafer detached from the carrier plate, cleaned, dried and the other for the Production of semiconductor components supplied to the necessary process steps.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

1 2 For this purpose, the patent claims: Edge zone of the treated in a diffusion process and having at least one pn junction

1. Method of fabricating semiconductor wafers in the vicinity of the pn-surface with a desired edge contour, shaped in the 5 gear so that the normal on the by dividing and removing the edge shaping the semiconductor surface at the exit of the pn junction from a large-area semiconductor wafer with the normal on the semiconductor wafer level one forms at least one pn-suitable angle not equal to 90 ° formed by diffusion.

Transition multiple semiconductor wafers with a die through this angular relationship between the

desired surface area and with an overvoltage-limiting blocking behavior of the edge contour of the edge zone of the semiconductor wafer at the exit of the pn junction or of the pn junctions resulting from the edge zone of the semiconductor wafer, characterized in that it is referred to as the edge contour at the pn junction,
that the large-area semiconductor wafer (5) according to a method of the type mentioned is from the

a selected drilling profile in a given 15 German Auslegeschrift 1154871 known. After that Surface area is drilled using ultrasound and is made from a prepared, a pn junction then by etching the generated drilling profile having semiconductor body in one operation by means of an etching solution with the formation of the desired by means of ultrasound a cylindrical semiconductor wafer th edge contour of the semiconductor wafer cut out in several and by grinding its edge zone Semiconductor wafer is divided. '20 frustoconical in the area of the pn junction

2. The method according to claim 1, characterized thereby formed.

shows that the semiconductor wafer (5) to be cut is further from British patent specification 9 75 960

on a carrier plate (6) made of etch-resistant, the division of a semiconductor wafer into several

Material is applied. Semiconductor wafer known with ultrasound, with before

3. The method according to claim 1, characterized in that the dividing by etching or grinding is excluded, that the gene on an etch-resistant carrier plate or other shapes can be generated.

(6) applied semiconductor wafer (5) on its From the German Auslegeschrift 1137 140 it is

free surface with a largely etch-resistant known, after the shaping of the edge contour of a Digen cover material (7) high abrasion resistance semiconductor wafer generated by means of ultrasound low ductility and high adhesion 30 edge contour to be etched to match the shape is covered. to remove any impurities that have arisen.

4. The method according to claim 1, characterized in that it is also from the journal »IEEE Transactions draws that the depth of the ultrasonic drilling on Electron Devices «Vol. 11 (1964), No. 7, pp. 313 to 323 a maximum of half the thickness of the known to be cut, in the case of semiconductor wafers, which are caused by scratches Semiconductor wafer (5) is. 35, the edge contour at the pn junction in

5. The method according to any one of claims 1 to 4, a subsequent process step characterized by Schleid, that the large-area fen in the desired manner.
Semiconductor wafer (5) prior to ultrasonic drilling with these known methods, however, have various disadvantages even during drilling on the semiconductor end. When etching semiconductor wafer disk (5) firmly adhering metallic coating ₄₀ to form the edge contour at the pn junction is provided. does not guarantee that the given active

Rectifier surface as well as the desired angular relationship

hung between the semiconductor wafer level and the semiconductor surface at the exit of the pn junction in 45 can be complied with in the desired manner, where-

The invention relates to a method of manufacturing through both a high consumption of semiconductor materials Semiconductor wafers with a desired marginal rial as well as an undesirable scattering of the passage contour, with the current and reverse voltage values of the semiconductor components by cutting and shaping the edge Ablation can occur from a large-area semiconductor wafer. When using the ultrasonic boil with at least one 50 rens formed by diffusion, edge zone surfaces of different widths are created pn junction damaged several semiconductor wafers with one of the semiconductor wafers in their crystal structure Area expansion and with a single and must in a separate process step Overvoltage limiting blocking behavior of the or be re-etched. Furthermore, both The edge contour resulting from the pn junctions contains the holders for the semiconductor wafers to be cut. 55 ben as well as the devices for emitting the

The considerable wear and tear caused by the use of semiconductor tape elements, ultrasound,
In particular of semiconductor rectifiers, from different- The invention is based on the object of an inadmissible over-span large-area semiconductor wafer which occurs due to the reasons, when they generate a voltage at the pn-junction on the semiconductor surface of the semiconductor wafer with little expenditure of time - Produce 60 plates with the desired edge contour with a high overlap to produce uniformity in order to overheat localized.

and destruction of the semiconductor component. The solution to the problem is that the

Field strength breakthrough on the surface to prevent large-area semiconductor wafer after a selected

and due to the impermissible overvoltages only drilling profile in a given area

a reversible field strength breakthrough in volume 65 was drilled using ultrasound and then through

to obtain, the value of the critical surface etching of the drilling profile generated by means of an etching hole

field strength at the pn junction above that of the solution with the formation of the desired edge contour of the

critical volume field strength at the pn junction. Semiconductor wafers into several semiconductor wafers