DE1614554B2 - PROCESS FOR PRODUCING SEMI-CONDUCTOR PLATES WITH A DESIRED EDGE CONTOUR - Google Patents
PROCESS FOR PRODUCING SEMI-CONDUCTOR PLATES WITH A DESIRED EDGE CONTOURInfo
- Publication number
- DE1614554B2 DE1614554B2 DE1967S0110701 DES0110701A DE1614554B2 DE 1614554 B2 DE1614554 B2 DE 1614554B2 DE 1967S0110701 DE1967S0110701 DE 1967S0110701 DE S0110701 A DES0110701 A DE S0110701A DE 1614554 B2 DE1614554 B2 DE 1614554B2
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- semiconductor wafer
- junction
- area
- edge contour
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 87
- 238000000034 method Methods 0.000 title claims description 19
- 235000012431 wafers Nutrition 0.000 claims description 66
- 238000005553 drilling Methods 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 9
- 238000002604 ultrasonography Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000005299 abrasion Methods 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 claims 3
- 238000007493 shaping process Methods 0.000 claims 3
- 238000000227 grinding Methods 0.000 claims 2
- 230000002441 reversible effect Effects 0.000 claims 2
- 238000002679 ablation Methods 0.000 claims 1
- 239000011248 coating agent Substances 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 230000006378 damage Effects 0.000 claims 1
- 108090000623 proteins and genes Proteins 0.000 claims 1
- 230000007704 transition Effects 0.000 claims 1
- 239000007858 starting material Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 239000003518 caustics Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000011224 oxide ceramic Substances 0.000 description 1
- 229910052574 oxide ceramic Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Weting (AREA)
- Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)
- Processing Of Stones Or Stones Resemblance Materials (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
zerteilt wird.is divided.
Das erfindungsgemäße Verfahren ermöglicht in besonders vorteilhafter Weise durch Anbringung von in sich geschlossenen Aussparungen entsprechender Ausdehnung auf einer Seite einer großflächigen Halbleiterscheibe den gezielten Angriff eines Atzmittels zur Zerteilung der Halbleiterscheibe in Halbleiterplättchen vorgegebener Fläche unter Bildung der gewünschten Randkontur am pn-Übergang. In manchen Fällen kann auf die bei verschiedenen bekannten Verfahren zur Erzielung einer optimalen Halbleiteroberfläche erforderliche Polierätzung verzichtet werden.The method according to the invention enables in a particularly advantageous manner by attaching in closed recesses of a corresponding extent on one side of a large-area semiconductor wafer the targeted attack of an etchant to break up the semiconductor wafer into semiconductor wafers given area with formation of the desired edge contour at the pn-junction. In some cases it can to that required in various known methods to achieve an optimal semiconductor surface Polishing etching can be dispensed with.
Ein besonderer Vorteil liegt in der Vorgabe einer Randkontur für den Angriff des Ätzmittels durch Bohrprofil und Bohrtiefe. Weiterhin sind durch die Ausnutzung des unter der Bohrnut befindlichen Halbleitermaterials zur Ausbildung der Randkontur am pn-Übergang bedeutende Einsparungen an Halbleiterausgangsmaterial möglich. Schließlich bestehen weitere Vorteile darin, daß der für das Zerteilen der -io Halbleiterscheibe durch Ätzung erforderliche Zeitaufwand verringert wird und daß die zur Befestigung der zu zerteilenden Halbleiterscheiben notwendigen Trägerplatten keinem Verschleiß unterworfen sind.A particular advantage lies in the specification of an edge contour for the attack of the etchant through the drilling profile and drilling depth. Furthermore, by using the semiconductor material located under the drilling groove to form the edge contour at the pn junction, significant savings in terms of semiconductor starting material are possible. Finally, further advantages are that the space required for the cutting of -io semiconductor wafer by etching time is reduced and that are not subject to wear for the attachment of the necessary to be cut wafer carrier plates.
Anhand der in den Fig. 1 bis 3 gezeigten Darstellungen wird die Wirkungsweise des Verfahrens nach der Erfindung erläutert. Für gleiche Teile sind in allen Figuren gleiche Bezeichnungen gewählt.Based on the representations shown in FIGS the mode of operation of the method according to the invention is explained. For equal parts are in all Figures chosen the same names.
F i g. 1 zeigt in Draufsicht eine mögliche Ausbildung der Ultraschall abstrahlenden Oberfläche des Ultraschallbohrkopfes zur Zerteilung von großflächigen Halbleiterscheiben. Die F i g. 2 und 3 zeigen stark vergrößert dargestellte Schnitte durch Halbleiterscheiben und den Verlauf der durch Ultraschallbohrung und durch Ätzung zu erzielenden Randkontur der Halbleiterplättchen am pn-Übergang.F i g. 1 shows a plan view of a possible design of the ultrasound radiating surface of the ultrasound drill head for dividing large-area semiconductor wafers. The F i g. 2 and 3 show strong Enlarged sections through semiconductor wafers and the course of the ultrasonic drilling and edge contour of the semiconductor wafer at the pn junction to be achieved by etching.
In der in F i g. 1 gezeigten Draufsicht auf die zum Anbohren von Halbleiterscheiben vorgesehene Oberfläche des Ultraschallbohrkopfes umschließt der metallische Hohlzylinder 1 die zur Zerteilung vorgesehene, nutzbare Fläche 2 einer großflächigen Halbleiterscheibe. Innerhalb dieses Hohlzylinders 1 sind zur Erzielung von Halbleiterplättchen geringerer und unterschiedlicher Flächenausdehnung metallische Hohlzylinder 3 und 4, weiterhin als Bohrzylinder bezeichnet, in optimaler Flächenaufteilung angeordnet. Es können ein oder mehrere Bohrzylinder gleicher oder unterschiedlicher Grundfläche innerhalb des Hohlzylinders 1 angeordnet werden, um jeweils die beste Ausnutzung der zu bearbeitenden großflächigen Halbleiterscheibe zu erzielen. Die Bohrzylinder 3 und 4 sind gegenseitig und mit dem Hohlzylinder 1 fest verbunden und ragen in ihrer Länge soweit über den Hohlzylinder 1 hinaus, daß auch nach Erreichen der maximalen Bohrtiefe in der zu zerteilenden Halbleiterscheibe noch keine Berührung des Hohlzylinders 1 mit dem Halbleitermaterial erfolgt.In the in F i g. 1 shown plan view of the surface provided for drilling into semiconductor wafers of the ultrasonic drill head, the metallic hollow cylinder 1 encloses the usable area 2 of a large-area semiconductor wafer. Within this hollow cylinder 1 are to achieve Metallic hollow cylinders 3 of semiconductor wafers of lesser and different areal expansion and 4, also referred to as drilling cylinder, arranged in an optimal division of area. It can be a or several drilling cylinders of the same or different base area within the hollow cylinder 1 are arranged in order to make the best possible use of the large-area semiconductor wafer to be processed to achieve. The drilling cylinders 3 and 4 are mutually and firmly connected to the hollow cylinder 1 and protrude into their length so far beyond the hollow cylinder 1 that even after reaching the maximum drilling depth in the to The dividing semiconductor wafer has not yet come into contact with the hollow cylinder 1 with the semiconductor material.
F i g. 2 zeigt im Schnitt eine nach einer Ausführung des Verfahrens nach der Erfindung angebohrte Halbleiterscheibe, wobei die einzelnen, unterschiedliche Leitfähigkeit aufweisenden Schichten stark vergrößert, jedoch in einem der Praxis entsprechenden Dickenverhältnis dargestellt sind. Weiterhin ist der Schnitt unter Bezug auf Fig. 1 in eine Ebene I-II gelegt, in welcher der Berührungspunkt zweier aneinander grenzender Bohrzylinder liegt, so daß sich für die Ultraschallbohrung ein doppelter Bohrprofil-Querschnitt ergibt.F i g. 2 shows in section a drilled hole according to an embodiment of the method according to the invention Semiconductor wafer, whereby the individual, different conductivity exhibiting layers are greatly enlarged, however, they are shown in a practical thickness ratio. Furthermore, the cut is under Referring to Fig. 1 placed in a plane I-II in which the point of contact of two adjoining drilling cylinders is so that the ultrasonic drilling results in a double drilling profile cross-section.
Die Halbleiterscheibe 5 weist drei schichtförmige Zonen unterschiedlichen Leitfähigkeitstyps auf, und zwar eine schwach η-dotierte, bezüglich der Störstellendichte dem Ausgangsmaterial entsprechende Mittelzone, eine hochdotierte η-leitende Zone und eine hochdotierte p-leitende Zone. Mit ihrer der p-leitenden Zone zugeordneten Kontaktfläche ist die Halbleiterscheibe mit einem Haft- oder Klebemittel auf einer Trägerplatte 6 befestigt, die aus ätzbeständigem Material, vorzugsweise aus Oxidkeramik, besteht. Die Halbleiterscheibe kann an ihren zur Kontaktierung vorgesehenen Flächen bereits metallische Überzüge aufweisen, die auch während des Ultraschallbohrens auf der Halbleiteroberfläche fest haften. Für die Durchführung des erfindungsgemäßen Verfahrens wird die freie Oberfläche der Halbleiterscheibe mit einer Schicht 7 eines weitgehend ätzmittelbeständigen Abdeckmaterials versehen, das abriebfest sein sowie geringe Duktilität und hohes Adhäsionsvermögen aufweisen muß, um beim Ultraschallanbohren der Halbleiterscheibe eine möglichst festhaftende, scharfkantige Flächenabdeckung der Halbleiterplättchen zu gewährleisten. Um in allen Sektoren der Halbleiterscheibe gleiche Bohrtiefe zu erreichen, muß sowohl die Halbleiterscheibe planparallel auf der Trägerplatte 6 aufgebracht sein, als auch der Ultraschallbohrkopf mit seiner abstrahlenden Fläche planparallel an der Halbleiterscheibe anliegen.The semiconductor wafer 5 has three layer-shaped zones of different conductivity types, and a weakly η-doped central zone corresponding to the starting material in terms of the impurity density, a highly doped η-conductive zone and a highly doped p-conductive zone. With her the p-type Zone assigned contact surface is the semiconductor wafer with an adhesive or adhesive on a Mounted carrier plate 6, which is made of etch-resistant material, preferably made of oxide ceramic. the Semiconductor wafers can already have metallic coatings on their surfaces intended for contacting which adhere firmly to the semiconductor surface even during ultrasonic drilling. For the implementation of the method according to the invention, the free surface of the semiconductor wafer is provided with a layer 7 a largely caustic-resistant cover material that is abrasion-resistant and low Must have ductility and high adhesiveness in order to drill the semiconductor wafer with ultrasound to ensure the most firmly adhering, sharp-edged surface coverage of the semiconductor wafers. In order to achieve the same drilling depth in all sectors of the semiconductor wafer, both the semiconductor wafer be applied plane-parallel on the carrier plate 6, as well as the ultrasonic drill head with its radiating Face parallel to the semiconductor wafer.
Die Randkontur am pn-Übergang wird durch Profil und Tiefe der Ultraschallbohrung, durch Zonenaufbau und Störstellendichte des Halbleitermaterials und durch Zusammensetzung und Einsatzbedingungen des Ätzmittels bestimmt. Unter der Voraussetzung konstanter Ätzmittelfaktoren, wie Zusammensetzung, Temperatur und Strömungsverhältnisse, ist bekanntlich die Abtragung durch Ätzung an Halbleitermaterialien um so intensiver, je höher die Störstellenkonzentration ist. Bezogen auf die Darstellung in F i g. 2 bedeutet das eine intensive und großflächige Abtragung der η-Zone unter der Abdeckschicht 7, eine langsamere und ein wesentlich flacheres Ätzprofil ergebende Ätzung der schwachdotierten sn-Zone und eine starke Abtragung mit steilerem Ätzprofil in der hoch dotierten p-Zone. Die Linien 8 stellen angenähert den Ablauf des Ätzprozesses bei dem vorgegebenen Zonenaufbau der Halbleiterscheibe und entsprechend dem Bohrprofil dar.The edge contour at the pn junction is determined by the profile and depth of the ultrasonic hole, by the zone structure and density of impurities in the semiconductor material and by the composition and conditions of use of the etchant. Assuming constant etchant factors, such as composition, temperature and flow conditions, it is known that the erosion by etching on semiconductor materials is more intense, the higher the concentration of impurities. With reference to the representation in FIG. 2, this means an intensive and extensive removal of the η-zone under the cover layer 7, a slower and significantly flatter etching profile resulting in the lightly doped s n -zone and a heavy removal with a steeper etching profile in the highly doped p-zone. The lines 8 approximate the sequence of the etching process with the specified zone structure of the semiconductor wafer and corresponding to the drilling profile.
Die Wand der Bohrzylinder 3 weist einen rechteckigen Querschnitt mit der Wandstärke b auf, die gleich der Bohrbreite ist, von der die Ausbildung der Randkontur am pn-Übergang der zu erzielenden Halbleiterplättchen ausgeht.The wall of the drilling cylinder 3 has a rectangular cross section with the wall thickness b , which is equal to the drilling width from which the formation of the edge contour at the pn junction of the semiconductor wafers to be achieved starts.
Unter Berücksichtigung der obigen Gesichtspunkte und derjenigen für die Festlegung der Dicke und der Zonenfolge der Halbleiterscheibe, der Tiefe des pn-Übergangs sowie der Dicke und der Störstellendichte der Zonen unterschiedlichen Leitfähigkeitstyps wurde gefunden, daß die Bohrtiefe t in vorteilhafter Weise gleich oder kleiner als die Hälfte, vorzugsweise gleich einem Drittel der Dicke der Halbleiterscheibe, sein soll, um Halbleiterplättchen mit einer Randkontur, die ein optimales, Überspannungsbegrenzendes Sperrverhalten am pn-Übergang ergibt, zu erhalten. Weiterhin liegt die Bohrbreite b, d.h. die Wandstärke des Bohrzylinders 3, in der Größenordnung der halben bis etwa der doppelten Dicke der Halbleiterscheibe.Taking into account the above aspects and those for determining the thickness and the zone sequence of the semiconductor wafer, the depth of the pn junction and the thickness and the impurity density of the zones of different conductivity types, it was found that the drilling depth t is advantageously equal to or less than half , preferably equal to one third of the thickness of the semiconductor wafer, in order to obtain semiconductor platelets with an edge contour which results in an optimal, overvoltage-limiting blocking behavior at the pn junction. Furthermore, the drilling width b, ie the wall thickness of the drilling cylinder 3, is of the order of half to approximately twice the thickness of the semiconductor wafer.
F i g. 3 zeigt die zur Ätzung vorgesehene Randzonenfläche einer großflächigen Halbleiterscheibe 5 gleichen Ausgangsmaterials und mit gleicher Vorbehandlung, aus der lediglich ein Halbleiterplättchen mit großer aktiver Fläche erzielt werden soll. Nach dem Anbohren derF i g. 3 shows the edge zone area provided for etching of a large-area semiconductor wafer 5 similar to one another Starting material and with the same pretreatment, from which only a semiconductor wafer with a large active Area is to be achieved. After drilling the
Halbleiterscheibe in dem vorgesehenen Randbereich bis zu der ermittelten, vorteilhaften Bohrtiefe wird der zwischen Bohrnut und Scheibenrand verbleibende Steg 9 zur Herstellung der gewünschten Randkontur am pn-Übergang durch Ätzung vollständig abgetragen, und es ergibt sich angenähert ein Ätzprofil, wie es durch die strichpunktierte, den pn-Übergang schneidende Linie dargestellt ist.The semiconductor wafer in the intended edge area up to the determined, advantageous drilling depth is the between the drilling groove and the disc edge remaining web 9 for producing the desired edge contour on The pn junction is completely removed by etching, and the result is approximately an etching profile, as indicated by the dash-dotted line intersecting the pn junction is shown.
Nach dem Verfahren nach der Erfindung können auch aus Halbleiterscheiben mit zwei hochsperrenden pn-Übergängen Halbleiterplättchen, wie sie beispielsweise für steuerbare Halbleitergleichrichter benötigt werden, hergestellt werden. Dazu wird die eine pnp-Zonenfolge aufweisende Halbleiterscheibe gemäß den an Hand der F i g. 2 erläuterten Verfahrensschritten vorbehandelt und auf eine Trägerplatte 6 aufgebracht. Die beiden p-Leitfähigkeit aufweisenden Zonen weisen annähernd gleiche Dicke und gleiche Störstellendichte auf, sind jedoch höher dotiert als die η-dotierte Mittelzone. Die Ultraschallbohrung kann beispielsweise in zwei Schritten durchgeführt werden, wobei in einem ersten Schritt die erste Bohrung durch die p-Zone bis zu einer vorteilhaften Bohrtiefe in die η-Zone und in einem zweiten Schritt mit einem zweiten Bohrzylinder, dessen Durchmesser zur Erzielung eines stufenförmigen .Bohrprofils am pn-Übergang gewählt ist und der gezielt aufgesetzt ist, die zweite Bohrung in die p-Zone erzeugt wird.The method according to the invention can also consist of semiconductor wafers with two high blocking pn junctions Semiconductor wafers, such as those required for controllable semiconductor rectifiers, for example, getting produced. For this purpose, the semiconductor wafer having a pnp zone sequence is made according to the F i g. 2 pretreated process steps explained and applied to a carrier plate 6. The two Zones exhibiting p-conductivity have approximately the same thickness and the same density of impurities however, more highly doped than the η-doped central zone. The ultrasonic drilling can be done in two steps, for example be carried out, in a first step the first drilling through the p-zone up to one advantageous drilling depth in the η zone and in a second step with a second drilling cylinder whose Diameter is selected to achieve a stepped .Bbohrprofils at the pn junction and the targeted is placed, the second hole is generated in the p-zone.
Nach Durchführung des Ätzprozesses an der großflächigen Halbleiterscheibe werden die erhaltenen Halbleiterplättchen von der Trägerplatte abgelöst, gereinigt, getrocknet und den weiteren für die Herstellung von Halbleiterbauelementen erforderlichen Verfahrensschritten zugeführt.After the etching process has been carried out on the large-area semiconductor wafer, the Semiconductor wafer detached from the carrier plate, cleaned, dried and the other for the Production of semiconductor components supplied to the necessary process steps.
Hierzu 1 Blatt Zeichnungen1 sheet of drawings
Claims (5)
Halbleiterscheibe (5) vor dem Ultraschallbohren mit Diese bekannten Verfahren weisen jedoch verschieeinem auch während des Bohrens auf der Halbleiter- dene Nachteile auf. Beim Ätzen von Halbleiterplättchen scheibe (5) festhaftenden metallischen Überzug 40 zur Ausbildung der Randkontur am pn-Übergang ist versehen wird. nicht gewährleistet, daß die jeweils vorgegebene aktive5. The method according to any one of claims 1 to 4, a subsequent process step characterized by Schleid, that the large-area fen in the desired manner.
Semiconductor wafer (5) prior to ultrasonic drilling with these known methods, however, have various disadvantages even during drilling on the semiconductor end. When etching semiconductor wafer disk (5) firmly adhering metallic coating 40 to form the edge contour at the pn junction is provided. does not guarantee that the given active
insbesondere von Halbleitergleichrichtern, aus verschie- Der Erfindung liegt die Aufgabe zugrunde, aus einer denen Gründen auftretenden, unzulässigen Überspan- großflächigen Halbleiterscheibe unter hoher Flächennungen führen, wenn sie am pn-Übergang auf der ausnutzung und mit geringem Zeitaufwand Halbleiter-Oberfläche des Halbleiterplättchens einen Spannungs- 60 plättchen mit gewünschter Randkontur mit hoher Überschlag hervorrufen, zu einer lokalen Überhitzung Gleichmäßigkeit herzustellen.The considerable wear and tear caused by the use of semiconductor tape elements, ultrasound,
In particular of semiconductor rectifiers, from different- The invention is based on the object of an inadmissible over-span large-area semiconductor wafer which occurs due to the reasons, when they generate a voltage at the pn-junction on the semiconductor surface of the semiconductor wafer with little expenditure of time - Produce 60 plates with the desired edge contour with a high overlap to produce uniformity in order to overheat localized.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1967S0110701 DE1614554B2 (en) | 1967-07-06 | 1967-07-06 | PROCESS FOR PRODUCING SEMI-CONDUCTOR PLATES WITH A DESIRED EDGE CONTOUR |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1967S0110701 DE1614554B2 (en) | 1967-07-06 | 1967-07-06 | PROCESS FOR PRODUCING SEMI-CONDUCTOR PLATES WITH A DESIRED EDGE CONTOUR |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1614554A1 DE1614554A1 (en) | 1970-07-09 |
DE1614554B2 true DE1614554B2 (en) | 1976-12-02 |
Family
ID=7530429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1967S0110701 Granted DE1614554B2 (en) | 1967-07-06 | 1967-07-06 | PROCESS FOR PRODUCING SEMI-CONDUCTOR PLATES WITH A DESIRED EDGE CONTOUR |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE1614554B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0279949A1 (en) * | 1987-02-11 | 1988-08-31 | BBC Brown Boveri AG | Process for manufacturing semiconductor components |
-
1967
- 1967-07-06 DE DE1967S0110701 patent/DE1614554B2/en active Granted
Also Published As
Publication number | Publication date |
---|---|
DE1614554A1 (en) | 1970-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1614283C3 (en) | Method for manufacturing a semiconductor device | |
DE2142146C3 (en) | Method for the simultaneous production of several semiconductor components | |
DE2002810C3 (en) | Semiconductor diode for generating or amplifying microwaves and methods for their operation | |
DE1077024B (en) | Process for electrolytic beam plating of indium or gallium | |
DE1221363B (en) | Method for reducing the sheet resistance of semiconductor components | |
DE1764378A1 (en) | Edge layer diode matrix and process for its manufacture | |
DE1906479C2 (en) | Semiconductor component | |
DE1764237C3 (en) | Method for manufacturing a semiconductor device | |
DE1614554C3 (en) | Process for producing semiconductor wafers with a desired edge contour | |
DE1949646C3 (en) | Method for manufacturing a semiconductor component having a Schottky barrier layer | |
DE2039027C3 (en) | Semiconductor arrangement with a carrier made of insulating material, a semiconductor component and a connection pad | |
DE1614554B2 (en) | PROCESS FOR PRODUCING SEMI-CONDUCTOR PLATES WITH A DESIRED EDGE CONTOUR | |
DE2340128C3 (en) | Semiconductor component with high blocking capability | |
DE2718781C2 (en) | Method for manufacturing a plurality of semiconductor components | |
DE1813551C3 (en) | High frequency planar transistor | |
DE2855972C2 (en) | Semiconductor arrangement with two integrated and anti-parallel connected diodes and process for their production | |
DE2731221A1 (en) | METHOD FOR MANUFACTURING SEMICONDUCTOR BODIES | |
DE2751485A1 (en) | METHOD OF MANUFACTURING SEMICONDUCTOR BODIES WITH A DEFINED EDGE PROFILE ACHIEVED BY ETCHING AND COVERED WITH A GLASS | |
DE2325351A1 (en) | METHOD OF MANUFACTURING RECTIFIERS WITH HIGH BREAKTHROUGH VOLTAGE | |
DE1954443C3 (en) | Semiconductor component with a Schottky junction and method for its manufacture | |
DE1071846B (en) | ||
DE1044289B (en) | Method for producing a thin semiconductor layer, e.g. B. of germanium, by electrolytic deposition of the surface of a semiconductor body, especially for the manufacture of transistors | |
DE1589696C3 (en) | Semiconductor component, in particular a flat transistor | |
DE2751272A1 (en) | Mesa semiconductor device with insulating surface film - has at least one pn-junction provided at chip surface and support element on one main surface | |
DE886178C (en) | Process for the manufacture of dry rectifiers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
EHJ | Ceased/non-payment of the annual fee |