DE1549568C

DE1549568C - Number checking device and method for checking numbers provided with check digits

Info

Publication number: DE1549568C
Authority: DE
Inventors: Ernst Dipl Ing χ 9000 Karl Marx Stadt Kutschbach
Original assignee: VEB Kombinat Zentronik Sommerda, Betrieb Karl Marx Stadt, χ 9000 Karl Marx Stadt
Publication date: 1972-06-15

Description

1 21 2

Die Erfindung betrifft ein Zahlenprüfgerät zur Berechnungsprogramm aus den der Vorrichtung zugkontrolle von Zahlen, die durch eine Prüfziffer so geführten Ziffern der Zahl ermittelten Prüfzahl oder ergänzt sind, daß die Quersumme der mit steigenden eine dem zusammen mit der Zahl der Vorrichtung Potenzen von zwei multiplizierten Ziffern eine kon- zugeführten Prüfzeichen entsprechende Prüfzahl zur stante Restzahl nach einem bestimmten Modul er- 5 Ermittlung des Prüfzeichens des Ergebnisses zufühgibt, welches mit einem an sich bekannten dualen führen kann (deutsche Auslegeschrift 1 090 454).
Subtraktionsrechenwerk aufgebaut ist, das durch eine Bei den bekannten Schaltungen ist neben einer interne Korrektursubtraktion dem Modul des ver- Synchronisierung mit einem Taktgenerator ein zuwendeten Rechenverfahrens angepaßt ist, wobei die sätzlicher Aufwand an Steuermitteln erforderlich, einzugebenden Ziffern von an den Tasten angebrach- io was den konstruktiven Umfang wesentlich erhöht, ten Kontakten abgegriffen werden. Außerdem verwenden die bekannten SchaltungenThe invention relates to a number checking device for the calculation program from the device train control of numbers, which are determined by a check digit so led digits of the number or supplemented that the checksum of the with increasing one the together with the number of the device potencies of two digits multiplied one 5 Determination of the test character of the result, which can lead to a dual that is known per se (German Auslegeschrift 1 090 454).
Subtraction arithmetic unit is built up by an internal correction subtraction to the module of the synchronization with a clock generator, a dedicated computing method is adapted in the known circuits, with the additional expense of control means required, digits to be entered on the keys Constructive scope increased significantly, th contacts can be tapped. Also use the known circuits

In datenverarbeitenden Maschinen und Systemen einen zusätzlichen Eingabespeicher für die zu prü-In data processing machines and systems an additional input memory for the

werden maschineninterne Kontrollen verwendet, fenden. Zahlen.if machine-internal controls are used, fenden. Numbers.

durch die Fehler in der Datenübertragung oder Günstige Möglichkeiten für den Aufbau eines sol- -bearbeitung erkannt bzw. korrigiert werden. Den 15 chen Prüfgerätes ergeben sich bei der Verwendung größten Fehleranteil innerhalb solcher Systeme hat einer an sich bekannten Schaltungsanordnung zur aber die manuelle Datenerfassung, die durch die parallelen Addition bzw. Subtraktion von Dezimalobenerwähnten Kontrollen nicht erfaßt wird. Es ist ziffern. Eine Vereinfachung in einer solchen Schaldeshalb üblich, daß Ordnungsbegriffc, z. B. Konto- tungsanordnung ist dann möglich, wenn diese nur nummern, durch eine Prüfziffer ergänzt werden, mit- 30 für die Subtraktion ausgelegt wird. Hierbei ist zu tels der diese Ordnungsbegriffe kontrollierbar sind. erwähnen, daß es für die durchzuführende Prüf-Um die Fehler bereits bei der Datenerfassung aus- rechnung gleichgültig ist, ob eine Addition oder Subzuschalten, sind Prüfgeräte bekannt, die speziell zur traktion der Ziffern erfolgt. Man erhält bei der AnKontrolle solcher als Ordnungsbegriffe verwendeter wendung einer Subtraktionsschaltung dann die glei-Zahlen vorgesehen sind. 35 chen Ergebnisse, wenn man an Stelle der Zifferndue to errors in data transmission or favorable options for building a sol- processing can be recognized or corrected. The 15 chen test device result from use A circuit arrangement known per se has the greatest proportion of errors within such systems but the manual data acquisition, which is not captured by the parallel addition or subtraction of the decimal above-mentioned controls. It's digits. A simplification in such a scarf therefore common that Ordnungsbegriffc, z. B. Account ordering is possible if this is only numbers, supplemented by a check digit, with -30 is designed for the subtraction. Here is to by means of which these classification terms can be controlled. Mention it for the test order to be performed the error already during the data acquisition calculation is irrelevant, whether an addition or sub-connection, test devices are known that are specially designed for traction of the digits. When checking the use of a subtraction circuit that is used as classification terms, one then obtains the equal numbers are provided. 35 results if you take the place of digits

Es ist bereits eine Einrichtung bekannt, bei wel- die Komplemente zum zugehörigen Modul eingibt,A device is already known in which the complements for the associated module are entered,

eher die Darstellung des Moduls 9 einer Dezimal- Werden in die Subtraktionsschaltung die Ziffernrather the representation of the module 9 of a decimal in the subtraction circuit the digits

zahl, die aus mehreren Dezimalziffern besteht, damit direkt eingegeben, dann entspricht die errechnetenumber, which consists of several decimal digits, entered directly, then corresponds to the calculated one

erreicht wird, daß die Binärstellen einer Dezimalziffer Restzahl dem Komplement zum zugehörigen ModulWhat is achieved is that the binary digits of a decimal number are the remainder of the complement to the associated module

parallel arbeitenden einstelligen Addierwerken be- 30 der Restzahl, die in einer Additionsschaltung errech-single-digit adding units working in parallel add the remaining number, which is calculated in an addition circuit.

kannter Bauart zugeordnet sind, denen ein Übersetzer net wird.known design are assigned to which a translator is net.

nachgeschaltet ist, der einen binär dargestellten Zwei- Der Erfindung liegt die Aufgabe zugrunde, einis connected downstream, the one binary represented two- The object of the invention is to provide a

zifferwert in den binär dargestellten Wert der zweiten Zahlenprüfgerät zu schaffen, das unter Verwendungdigitvalue to create the binary value of the second numeric validator that is using

Ziffer und einen Übertragswert übersetzt, und daß die einer Subtraktionsschaltung zur Kontrolle vorgerech-Digit and a carry value translated, and that a subtraction circuit for control is precalculated

Übersetzcr-Ausgänge den binären Wert der zweiten 35 neter Zahlen geeignet ist, für die ZuschalUmg desTranslator outputs the binary value of the second 35th numbers is suitable for adding the

Ziffer über Verzögerungsschaltungen und Verriege- Taktgenerators keine zusätzliche SynchronisationDigit via delay circuits and locking clock generator no additional synchronization

Iungsschaltungen den Eingängen der Addierwerke benötigt, mit geringem Steueraufwand auskommt undIungsschaltungen the inputs of the adder required, gets by with little control effort and

zuführen, und daß der Übersetzerausgang des Über- keinen zusätzlichen Eingabespeicher für die zu prü-and that the translator output of the over- does not have any additional input memory for the

tragswertes über eine Verzögerungsschaltung mit fenden Zahlen benötigt.load value is required via a delay circuit with fenden numbers.

einem Eingang des Addierwerkes verbunden ist, das 40 Erfindungsgemäß wird dies bei einem Zahlenprüf-is connected to an input of the adder, the 40. According to the invention, this is in a number check

der jeweils ersten Binärstelle einer zu addierenden gerät der eingangs genannten Art dadurch erreicht,the first binary digit of a device of the type mentioned to be added is achieved by

Dezimalziffer zugeordnet ist, und daß ein Steuer- daß zur Steuerung der Subtraktion der zugehörigenDecimal digit is assigned, and that a control that is used to control the subtraction of the associated

potential nach Addition der Dezimalziffern und Ziffern kurz nach dem Schließen und der Verdoppe-potential after adding the decimal digits and digits shortly after closing and doubling

deren Summenüberträge den Modul-9-Wert der De- lung des Rechenwerksinhaltes kurz nach dem öffnenwhose sum transfers the module 9 value of the dumping of the calculator content shortly after opening

zimalzahl freigibt (deutsche Patentschrift 1 169 166). 45 des jeweiligen Tastenkontaktes ein als erste Verzöge-zimal number releases (German patent specification 1 169 166). 45 of the respective key contact as the first delay

Eine andere bekannte Erfindung betrifft eine An- rungsstufe arbeitender erster Schmitt-Trigger 5/1 Ordnung, die aus einer Symbolerrechnungsvorrich- vorgesehen ist, der ein von allen Tastenkontakten tung mit mehreren verschiedenen Einführungswegen abgeleitetes Signal bis zum Abklingen der Kontaktbesteht, von denen jeder die Einführung der ent- prellungen erzeugt, und daß ein als zweite Verzögesprechenden Dezimalziffern der auf einer Karte oder 50 rungsstufe arbeitender zweiter Schmitt-Trigger 5/2 einem Band registrierten Zahl sichert, wobei ein vorhanden ist, in dem das Ausgangssignal des ersten Faktor, der Gewicht genannt wird, jeder Spalte zu- Schmitt-Triggers 5/1 nochmals verzögert wird, und geteilt ist und je nach Spalte verschieden ist. Diese daß aus den Ausgangssignalen dieser beiden Stufen Vorrichtung multipliziert den Wert jeder der auf der ein erster Impuls zur Ausführung der Subtraktion Karte oder auf dem Band abgetasteten Dezimal- 55 und ein zweiter Impuls zur Ausführung der Verziffern mit dem Gewicht der entsprechenden Spalte, doppelung abgeleitet wird.Another known invention relates to a first Schmitt trigger 5/1 which operates at an initiation stage Order, which is provided from a symbol calculating device, the one of all key contacts signal derived from several different insertion paths until the contact subsides, each of which produces the introduction of the debounces, and that one as a second delay-speaking Decimal digits of the second Schmitt trigger 5/2 working on a card or 50 level a tape registered number, with one being the output of the first Factor called weight, each column is delayed again to Schmitt triggers 5/1, and is divided and is different depending on the column. This that from the output signals of these two stages The device multiplies the value of each of the a first pulse to perform the subtraction Card or on the tape scanned decimal 55 and a second pulse to carry out the digits with the weight of the corresponding column, duplication is derived.

in welcher sich diese Ziffern befinden, und addiert Weiterbildungen der Erfindung sind in den Unteralle durch die vorhergehenden Multiplikationen ge- ansprüchen gekennzeichnet. in which these digits are located and added up Further developments of the invention are characterized in the sub-all by the preceding multiplication claims.

bildeten Einzelprodukte in einem System, in dem Nachfolgend soll ein Ausführungsbeispiel der Eralle Ziffern niedriger als die Symbolbasis η sind, um 60 findung näher erläutert werden,
ein Symbol zu erhalten, das niedriger als η ist, indem In der Zeichnung ist ein Gesamtschaltbild des das größtmögliche Vielfache von η vom Ergebnis Ausführungsbeispiels dargestellt,
der Berechnung abgezogen worden ist (deutsche Die Wirkungsweise dieser Einrichtung ist folgende: Patentschrift 925 628): Durch Schließen eines den Ziffernleitungen zu-formed individual products in a system, in which an embodiment of the erall digits are lower than the symbol base η is to be explained in more detail below,
to obtain a symbol that is lower than η by The drawing shows an overall circuit diagram of the greatest possible multiple of η from the result of the exemplary embodiment,
the calculation has been deducted (German The mode of operation of this device is as follows: Patent 925 628): By closing one of the digit lines

F.ine weitere bekannte Vorrichtung verwendet für 65 geordneten nicht gezeigten Tastenkontaktes wird derF. Another known device used for 65 ordered key contact, not shown, is the

die Bestimmung eines Prüfzeichens einen Funktions- Schmitt-Trigger 5/1 verzögert geschaltet, so daß amthe determination of a test character switched a function Schmitt trigger 5/1 delayed, so that on

wähler, mittels dessen man der Recheneinheit für Ausgang des Schmitt-Triggers das Signal Tl = L selector, by means of which the arithmetic unit for output of the Schmitt trigger the signal Tl = L

jede einzelne Zahl nach Wahl entweder durch ein und am Ausgang des NICHT-Gliedes Nl daseach individual number of your choice either through one and at the output of the NOT element Nl das

Signal TT = O entsteht. Die Schaltverzögerung des Schmitt-Triggers 1 ist so groß, daß nach Verlauf der Verzögerungszeit der Tastenkontakt prellffei schließt. Vom Signal Γ1 wird der Schmitt-Trigger 5/2 verzögert geschaltet, wodurch an diesem Schmitt-Trigger das Signal TJ — 0 und am NICHT-Glied N 2 das Signal 72 = L entsteht. Aus diesen beiden Funktionen wird der Einstell-(Subtraktions-) taktSignal TT = O arises. The switching delay of the Schmitt trigger 1 is so great that after the delay time the key contact closes bounce-free. The Schmitt trigger 5/2 is switched delayed by the signal Γ1, which results in the signal TJ - 0 on this Schmitt trigger and the signal 72 = L on the NOT element N 2 . These two functions become the setting (subtraction) clock

ΤϊνΓ2= Tl-TZΤϊνΓ2 = Tl-TZ

gebildet.educated.

Entsprechend der dem geschlossenen Tastenkontakt zugeordneten Ziffern werden die /i-Flip-Flops des Rechenwerkes mit dem Einstelltakt angesteuert.According to the digits assigned to the closed key contact, the / i flip-flops of the arithmetic unit controlled with the setting cycle.

Dabei entspricht das Zurückschalten jeder Stufe der Subtraktion des der eingegebenen Zahl entsprechenden Dualwertes. Von jeder eingeschalteten Stufe erfolgt -ein Subtraktionsübertrag auf die nächste Dualstelle. Diese Überträge werden nicht direkt weitergeschaltet, sondern zunächst in den B-Flip-Flops zwischengespeichert.Switching back each level corresponds to the subtraction of the binary value corresponding to the number entered. From each activated level takes place - a subtraction carryover to the next binary digit. These transfers are not direct switched on, but first in the B flip-flops cached.

Sobald eines oder mehrere der B-Flip-Flops in den »L«-Zustand geschaltet sind, wird die Und-Schaltung K3 auf »0« geschaltet und der von dieser Und-Schaltung erzeugte Hilfstakt wird zeitweilig eingeschaltet. Der von der Und-Schaltung K 3 eingeschaltete Hilfstakt liegt nun so lange an, bis alle B-Flip-Flops wieder in Grundstellung sind, d. h., bis alle Überträge verarbeitet sind. Wird bei der Subtraktion der Ziffernwert 0 unterschritten, dann wird das Flip-Flop A 4 in den »L«-Zustand geschaltet, und es erfolgt eine Korrektur des an sich dual arbeitenden Rechenwerkes. Eine Korrektur wird in der Weise durchgeführt, daß eine Ziffer 5 intern subtrahiert wird. Die Subtraktion der Ziffer 5 erfolgt deshalb, weil die 5 die Differenz zwischen der dualen Kapazität 16 und dem Modul 11, mit dem das Rechenverfahren arbeitet, darstellt. Zu diesem Zweck wird zunächst das Flip-Flop B 4 eingeschaltet, das, wenn es vom Löschtakt zurückgekippt wird, eine 5 subtrahiert. Weiterhin werden die Flip-Flops A1 und B 2 eingeschaltet. Der Übertrag des Flip-Flops B 2 wird auf das Flip-Flop A 3 gegeben. Die Verdoppelung erfolgt mit dem öffnen des jeweiligen Tastenkontaktes, indem die entsprechenden Komplementzahlen subtrahiert werden. Durch die L-0-Flanke am NICHT-Glied N2 werden die Flip-Flops A1 und A 2 direkt und durch die Rückflanke des ausAs soon as one or more of the B flip-flops are switched to the "L" state, the AND circuit K 3 is switched to "0" and the auxiliary clock generated by this AND circuit is temporarily switched on. The auxiliary clock switched on by the AND circuit K 3 is now applied until all the B flip-flops are in their basic position again, that is, until all the carries have been processed. If the value falls below 0 during the subtraction, the flip-flop A 4 is switched to the "L" state and the arithmetic unit, which is actually dual, is corrected. A correction is carried out in such a way that a digit 5 is internally subtracted. The number 5 is subtracted because 5 represents the difference between the dual capacity 16 and the module 11 with which the calculation method works. For this purpose the flip-flop B 4 is switched on first, which subtracts a 5 when it is tilted back by the erase clock. Furthermore, the flip-flops A 1 and B 2 are switched on. The carry over of the flip-flop B 2 is given to the flip-flop A 3. The doubling takes place when the respective key contact is opened by subtracting the corresponding complement numbers. The L-0 edge at the NOT element N 2 turns the flip-flops A 1 and A 2 off directly and the back edge of the

TI. 72TI. 72

gebildeten Verdoppelungstaktes werden die Flip-Flops A 3 und A 4 eingeschaltet, soweit diese noch nicht eingeschaltet waren. Daraus ergibt sich die Subtraktion der den eingegebenen Zahlen entsprechenden Komplementzahlen.formed doubling cycle, the flip-flops A 3 and A 4 are switched on, provided that they were not yet switched on. This results in the subtraction of the complement numbers corresponding to the entered numbers.

Zur Korrektur wird das Flip-Flop B 2 von dem Verdoppelungstakt eingeschaltet. Außerdem wird über den Schmitt-Trigger SiI bewirkt, daß nur noch eine interne Korrektursubtraktion von 1 erfolgt, indem die Rückflanke vom Flip-Flop B 4 das Flip-Flop B 2 nicht mehr einschaltet.To correct the flip-flop B 2 of the Doubling cycle switched on. In addition, the Schmitt trigger SiI only causes an internal correction subtraction of 1 takes place by removing the trailing edge from flip-flop B 4 the flip-flop B 2 no longer switches on.

Für die nachstehenden Ziffernbereiche ergeben sich folgende Rechenoperationen:The following arithmetic operations result for the following number ranges:

Verdoppelung der Ziffern 0 bis 5:Doubling the digits 0 to 5:

Alle noch nicht eingeschalteten Λ-Flip-Flops werden eingeschaltet, was einer Subtraktion des 15er Komplementes entspricht. Über das Flip-Flop B 4 erfolgt eine Korrektursubtraktion von 1. Daraus ergibt sich die duale Subtraktion des 16er Komplementes, was einer Verdoppelung nach modulo 16 bedeutet, wobei die interne Korrektur des Rechenwerkes mit eingerechnet ist.
Verdoppelung der Ziffern 6 und 7:All Λ flip-flops that have not yet been switched on are switched on, which corresponds to a subtraction of the 15's complement. A correction subtraction of 1 takes place via the flip-flop B 4. This results in the dual subtraction of the 16's complement, which means a doubling according to modulo 16, with the internal correction of the arithmetic unit being included.
Doubling the digits 6 and 7:

Außer dem Flip-Flop A 4 werden alle noch nicht eingeschalteten A -Flip-Flops eingeschaltet, was einer Subtraktion des 7er Komplementes entspricht. Das Flip-Flop B 2 wird eingeschaltet, und es erfolgt eineExcept for the flip-flop A 4, all A flip-flops that have not yet been switched on are switched on, which corresponds to a subtraction of the 7's complement. The flip-flop B 2 is turned on and one occurs

ίο Korrektursubtraktion von 4. Daraus ergibt sich die Subtraktion des Her Komplementes, was eine Verdoppelung nach modulo 11 bedeutet. -;
Verdoppelung der Ziffern 8 bis 10:
Außer dem Flip-Flop A 3 werden alle noch nicht eingeschalteten A -Flip-Flops eingeschaltet, was einer Subtraktion des Her Komplementes und einer Verdoppelung nach modulo Il entspricht.ίο Correction subtraction of 4. This results in the subtraction of the Her complement, which means a doubling according to modulo 11. -;
Doubling the digits 8 to 10:
Except for the flip-flop A 3, all A flip-flops that have not yet been switched on are switched on, which corresponds to a subtraction of the Her complement and a doubling according to modulo II.

Die Verdoppelung erfolgt hierbei mit dem gleichen Rechenablauf wie die Subtraktion. Für das Zurück-The doubling is done with the same calculation process as the subtraction. For the return

ao schalten der Flip-Flops Bl bis B 4 bestehen folgende Bedingungen: Das Flip-Flop Bl darf erst zurückgekippt werden, wenn sich das Flip-Flop B 2 in Grundstellung befindet, und das Flip-Flop B 4 darf erst zuruckgekippt werden,' wenn die Flip-Flops Blao switch the flip-flops Bl to B 4 consist of the following Conditions: The flip-flop Bl may only be tilted back when the flip-flop B 2 is in Home position is, and the flip-flop B 4 may only be tilted back, 'when the flip-flops Bl

as und B 2 in Grundstellung sind.as and B 2 are in their basic position.

Zur Abfühlung der sich ergebenden Restzahl ist das Und-Glied K1 vorgesehen. Hierbei ist in dem Ausführungsbeispiel angedeutet, daß eine beliebige festzulegende Zuordnung der Eingänge des Und-Gliedes zu den Ausgängen des Rechenwerkes (A 1 bis A4 bzw. ~ÄX bis ~ΆΆ) möglich ist. Damit kann jede für ein Rechenverfahren festgelegte Restzahl verwendet werden. The AND element K 1 is provided for sensing the remaining number. It is indicated in the embodiment that any assignment of the inputs of the AND element to the outputs of the arithmetic unit (A 1 to A4 or ~ ÄX to ~ ΆΆ) is possible. This means that any remaining number specified for a calculation method can be used.

Das erfindungsgemäße Prinzip eignet sich für alle Rechenverfahren, bei denen für die Stellengewichte steigende Potenzen von 2 verwendet werden. Bei der Anwendung eines anderen Moduls ist lediglich die interne Korrektursubtraktion und die Gewinnung der für die Verdoppelung erforderlichen Komplemente dem verwendeten Modul anzupassen.The principle according to the invention is suitable for all calculation methods in which for the location weights increasing potencies of 2 can be used. When using another module, only the internal correction subtraction and the extraction of the complements required for doubling adapt to the module used.

Claims

Patent claims:

1. Number checking device for checking numbers that are supplemented by a check digit so that the checksum of the digits multiplied by increasing powers of two results in a constant residual number after a certain module, which is built up with a dual subtraction arithmetic unit known per se internal correction subtraction is adapted to the module of the arithmetic method used, the digits to be entered being tapped from contacts attached to the keys, characterized in that to control the subtraction of the associated digits shortly after closing and the doubling of the arithmetic unit content shortly after opening the respective key contact a first Schmitt trigger (StV) operating as a first delay stage is provided, which generates a signal derived from all key contacts until the contact bruises have subsided, and that a second Schmitt trigger (St 2) operating as a second delay stage is present, in which the output signal of the first Schmitt trigger (St I) is delayed again, and that from the output signals of these two stages a first pulse for performing the subtraction and a

second impulse to carry out the doubling is derived.

2. Number checking device according to claim 1, characterized in that the first Schmitt trigger (StI) is used to delay the signals derived from the key contacts, to which the input signal is fed in a reaction-free manner by an AND circuit composed of a diode and a resistor ( K 2) and an OR circuit (Dl) made up of a diode and a resistor lead to the input of the Schmitt trigger (StI) and a capacitor (C) is arranged at this input, on which the input signal is only received after the opening - or discharge time is effective.

3. Numerical checking device according to claims 1 and 2, characterized in that the outputs of the flip-flops (Bl to B 4) which buffer the transfers are connected via an AND circuit (K 3) to a feedback delay stage, which consists of a Schmitt Trigger (St 3) exists, the output of which is directly connected to the inputs for resetting the second and third flip-flops (B 2; B 3) via a NOT element (iV3), as well as via AND circuits (K 4 or KS) leads to the inputs of the first and fourth flip-hop (B1 and B 4, respectively).

4. Method for performing a number check in a number checker according to the Claims 1 to 3, characterized in that the doubling of the arithmetic unit content by a subtraction of the respective complementary value is carried out, so that the internal correction of the arithmetic unit is switched by the first delayed signal, so that after the opening of the respective key contact is a correction subtraction of a 1 and that the the following ways can be used to generate the corresponding complement:

a) For arithmetic unit contents up to half of the module used for the test calculation all flip-flops of the arithmetic unit that have not yet been set switched on;

b) for arithmetic logic unit contents that are greater than half the amount used for the test calculation Module, only so many flip-flops are switched on that afterwards the sum of all switched on flip-flops is the same as the module used for the test calculation.

1 sheet of drawings