DE1549057C3

DE1549057C3 - Circuit for converting an input rectangular voltage in the manner of the directional clock script into an output rectangular voltage with the course of the directional script

Info

Publication number: DE1549057C3
Application number: DE19671549057
Authority: DE
Inventors: Ernesto Guidote Herkimer N.Y.; Simon William Fredrick Oreland Pa.; Sevilla (V.StA.)
Original assignee: Sperry Rand Corp
Current assignee: Sperry Corp
Priority date: 1966-10-27
Filing date: 1967-10-24
Publication date: 1976-07-08

Description

Die Erfindung betrifft eine Schaltung zur Umwandlung einer Eingangsrechteckspannung nach Art der Richtungstaktschrift, die beim Auslesen von am Beginn und Ende einer Bitperiode liegenden, auf einem Aufzeichnungsträger gespeicherten Bits erzeugbar ist, in eine Ausgangsrechteckspannung, die den Verlauf der Richtungsschrift aufweist.The invention relates to a circuit for converting an input square wave voltage of the type Directional clock writing on a recording medium when reading from the beginning and end of a bit period Stored bits can be generated in an output square-wave voltage that shows the course of the Has directional writing.

In den Aufzeichnungsssystemen, die nach dem Phasenmodulationsverfahren arbeiten, werden die als binäre Digits vorliegenden Informationen dem magnetischen Aufzeichnungsträger durch eine Richtungsänderung des Schreibstromes aufgeprägt. Beispielsweise kann bei einer Änderung des Schreibstromes in positiver Richtung eine binäre Eins und in negativer Richtung eine binäre Null aufgezeichnet werden. Außerdem treten zwischen den ein binäres Digit angebenden Änderungen weitere Änderungen des Schreibstromes auf, wenn zwei oder mehrere gleiche Informationsbits hintereinander aufgezeichnet werden sollen. Dies ist z. B. beim Aufzeichnen von zwei aufeinanderfolgenden Einsen der Fall.In the recording systems that use the phase modulation method work, the information available as binary digits is transferred to the magnetic Imprinted on the recording medium by changing the direction of the write current. For example can be a binary one when the write current changes in the positive direction and in the negative direction a binary zero can be recorded. In addition, there are changes between the binary digits further changes in the write current occur when two or more identical information bits are in succession should be recorded. This is e.g. B. when recording two consecutive ones the case.

Es sind verschiedene Verfahren zum Auslesen von binären Digits bekannt, die nach dem Phasenmodulationsverfahren aufgezeichnet sind. Die ausgelesenen Signale werden differenziert, beschnitten, und dann werden die Nulldurchgänge oder die Richtung der Änderungen im sich ergebenden Rechtecksignalverlauf festgestellt. Gewöhnlich ist ein Detektor für die sich ins Positive erstreckenden Nulldurchgänge, die der binären Null entsprechen, und ein weiterer Detektor für die negativen Nulldurchgänge vorgesehen, die der Eins zugeordnet sind. Die weiteren, dazwischen liegenden Nulldurchgänge, denen kein Digit zugeordnet ist, die folglich keine Bedeutung haben, werden natürlich auch wahrgenommen, und die aus ihnen durch die Differentiation abgeleiteten Nadelimpulse müssen ausgeschaltet oder unterdrückt werden.Various methods for reading out binary digits are known which are based on the phase modulation method are recorded. The read out signals are differentiated, clipped, and then are the zero crossings or the direction of the changes in the resulting square wave is determined. Usually one detector for the positive extending zero crossings is that of the binary ones Correspond to zero, and a further detector is provided for the negative zero crossings associated with the one are. The other zero crossings in between, to which no digit is assigned, the consequently have no meaning are naturally also perceived, and those resulting from them through differentiation Derived needle pulses must be switched off or suppressed.

Zur Unterdrückung dieser Nadelimpulse sind Anordnungen bekannt, die rechteckige Blockierimpulse abgeben, die annähernd ³A Bitperiode andauern, weiche mit dem vorausgegangenen Nulldurchgang beginnt. Diese Blockierimpulse sind so lang, daß sie die etwa in der Mitte der Bitperiode auftretenden, bedeutungslosen Nadelimpulse blockieren. Da sie zumindest ³A Periode andauern müssen, ist man gewissen Problemen gegenübergestellt, die mit den Geschwindigkeitsschwankungen des Aufzeichnungsträgers, mit dem Rauschen, Änderungen im Kopfabstand und mit den Toleranzen der elektronischen Bauelemente verknüpft sind. Insbesondere ist dies der Fall, wenn die Dichte der aufgezeichneten Impulse ziemlich groß sein muß. Falls die letztere z.B. oberhalb von 800 bis 1200bit/cm liegt, sind die rechteckigen Blockierimpulse in der Leseschaltung kaum anzuwenden und häufig unbrauchbar.In order to suppress these needle pulses, arrangements are known which emit rectangular blocking pulses which last approximately ³ A bit period, which begins with the previous zero crossing. These blocking pulses are so long that they block the meaningless needle pulses that occur approximately in the middle of the bit period. Since they ^{must last at least 3} A period, one is confronted with certain problems associated with the fluctuations in the speed of the recording medium, with the noise, changes in the head spacing and with the tolerances of the electronic components. This is particularly the case when the density of the recorded pulses has to be quite high. If the latter is, for example, above 800 to 1200bit / cm, the rectangular blocking pulses can hardly be used in the read circuit and are often unusable.

Da die durch die Differentiation aus den Nulldurch-Since the differentiation from the zero-crossing

gangen abgeleiteten Impulsspitzen je nach der Geschwindigkeit, mit der der Aufzeichnungsträger am Lesekopf vorbei bewegt wird, in einer gewissen Frequenz auftreten, ist es nach der britischen Patentschrift 10 34 211 auch bekannt, mit Hilfe dieser Spitzen einen Resonanzkreis zu erregen, der eine Schwingung abgibt, von der die Länge der rechteckigen Blockierimpulse oder, auch Impulsdachbreite genannt, entsprechend der Geschwindigkeit des Aufzeichnungsträgers eingestellt werden kann.derived pulse peaks depending on the speed, with which the recording medium is moved past the read head, at a certain frequency occur, it is also known from British patent specification 10 34 211 to use these tips To excite a resonance circuit, which emits an oscillation, of which the length of the rectangular blocking pulses or, also called the pulse roof width, adjusted according to the speed of the recording medium can be.

Während von den bekannten Leseschaltungen dieser Art, z.B. der USA.-Patentschriften 3191013 und 32 43 580 oder zuvor bezeichneten britischen Patentschrift 10 34211 die beiden binären Digits über je eine gesonderte Leitung als Nadelimpulse abgegeben werden, liegt der Erfindung die Aufgabe zugrunde, eine Schaltung zur Umwandlung der Richtungstaktschrift in die Richtungsschrift anzugeben, bei der durch eine Vermeidung von Differentiationen Nadelimpulse ausgeschaltet werden bzw. die Dachbreite aller vorkommenden Impulse ein Viertel der Bitperiode nicht unterschreitet. While of the known reading circuits of this type, e.g., U.S. Patents 3191013 and 32 43 580 or previously designated British patent specification 10 34211 the two binary digits over one each Separate line are emitted as needle pulses, the invention is based on the object of a Specify circuit for converting the directional clock script into the directional script, by avoiding it of differentiations needle pulses are switched off or the roof width of all occurring Impulse does not fall below a quarter of the bit period.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Eingangsrechteckspannung einem getasteten Oszillator zuführbar ist, der in Abhängigkeit von der Länge des negativen Abschnittes der Eingangsrechteckspannung innerhalb der Bitperiode einen oder zwei dicht aufeinanderfolgende Schaltimpulse an eine Torschaltung abgibt, die nur den zweiten Schaltimpuls zu einer bistabilen, im einen Schaltzustand den einen (negativen) Abschnitt der Ausgangsrechteckspannung liefernden Kippschaltung hindurchgehen läßt und diese umschaltet, so daß sie den anderen (positiven) Abschnitt der Ausgangsrechteckspannung liefert, und daß von einer in einem parallelen Zweig liegenden, den positiven Abschnitt der Eingangsrechteckspannung abtastenden Einrichtung bei der Wahrnehmung eines mindestens ³A Bitperiode langen, positiven Abschnittes der Eingangsrechteckspannung die Kippschaltung in ihren ersten Schaltzustand zurückführbar ist.According to the invention, this object is achieved in that the input square-wave voltage can be fed to a keyed oscillator which, depending on the length of the negative section of the input square-wave voltage within the bit period, emits one or two switching pulses in close succession to a gate circuit, which only turns the second switching pulse into a bistable, in one switching state allows the flip-flop circuit delivering a (negative) section of the output square-wave voltage to pass and switches it over so that it delivers the other (positive) section of the output square-wave voltage, and that of a device located in a parallel branch, which samples the positive section of the input square-wave voltage the perception of an at least ³ A bit period long, positive section of the input square wave voltage, the flip-flop can be returned to its first switching state.

Die abtastende Einrichtung kann gemäß der Erfindung einen weiteren getasteten Oszillator enthalten, der je nach der Länge jedes negativen Abschnittes der ihm zugeführten, invertierten Eingangsrechteckspannung einen oder zwei dicht aufeinanderfolgende Schaltimpulse an eine weitere Torschaltung abgibt, die nur den zweiten Schaltimpuls zur Rückstellklemme der Kippschaltung hindurchgehen läßt.According to the invention, the sampling device can contain a further sampled oscillator, depending on the length of each negative section of the inverted input square-wave voltage applied to it emits one or two switching pulses in close succession to another gate circuit, which only allows the second switching pulse to pass through to the reset terminal of the flip-flop.

Solange das Eingangssignal der beiden getasteten Oszillatoren, die in der Schaltung gemäß der Erfindung vorgesehen sein können, ein hohes Niveau einnimmt, sind ihre Ausgangssignale normalerweise niedrig. Wenn jedoch das Eingangssignal auf das niedrige Niveau abfällt, steigt das Ausgangssignal infolge der vorgegebenen Verzögerung nach einer gewissen Zeitdauer an, verbleibt auf diesem hohen Niveau während einer bestimmten Zeitspanne und fällt dann wieder auf den niedrigen Wert ab. Diese Funktion wiederholt sich zyklisch, solange der getastete Oszillator ein niedriges Eingangssignal empfängt.As long as the input signal of the two sampled oscillators in the circuit according to the invention may be provided, takes a high level, their output signals are usually low. However, when the input signal falls to the low level, the output signal rises due to the predetermined Delay after a certain period of time remains at this high level during a certain period of time and then falls back to the low value. This function repeats itself cyclically as long as the sampled oscillator receives a low input signal.

Die beiden Oszillatoren werden von einem negativen Impuls eingeschaltet, der vom zuerst aufgezeichneten, magnetischen Übergang eingeleitet und vom nachfolgenden Übergang beendet wird. Die negativen Impulse, die den Oszillator ansteuern, sind umgekehrt zueinander bezogen, also 180° außer Phase. Da der ansteuernde Impuls eine Dauer hat, die von der Zeit zwischen den magnetischen Übergängen abhängt, lassen die Oszillatoren nach ihrer Anschaltung je nach der Dauer dieses ansteuernden Impulses ein oder zwei Impulse hindurchgehen. Mit Hilfe der entsprechenden logischen Schaltung werden die Ausgangssignale der getasteten Oszillatoren derart bearbeitet, daß Impulse entstehen, deren Niveaus je ein binäres Informationsbit und deren Dauer die Anzahl gleicher, hintereinander ausgelesener Bits angeben.The two oscillators are switched on by a negative pulse generated by the first recorded, magnetic transition is initiated and terminated by the subsequent transition. The negative impulses that control the oscillator are inversely related to each other, i.e. 180 ° out of phase. Since the approaching Pulse has a duration that depends on the time between magnetic transitions the oscillators after their connection, depending on the duration of this driving pulse, one or two pulses go through. With the help of the appropriate logic circuit, the output signals of the gated Oscillators processed in such a way that impulses are generated, the level of which is a binary bit of information and their duration indicate the number of identical bits read out one after the other.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigtAn embodiment of the invention is shown in the drawing and is described in more detail below. It shows

F i g. 1 ein Blockschaltbild einer bevorzugten Ausführungsform der Erfindung undF i g. 1 shows a block diagram of a preferred embodiment of the invention and

F i g. 2 mehrere Ausgangssignale an verschiedenen Punkten der Schaltung nach F i g. 1.F i g. 2 several output signals at different points in the circuit according to FIG. 1.

In F i g. 1 ist ein Magnetkopf 11 mit einer symmetrischen Lesewicklung dargestellt, von der bei der Wahrnehmung eines magnetischen Überganges ein Impuls der einen Polung an einer Klemme 12 und ein Impuls der entgegengesetzten Polung an einer weiteren Klemme 13 zu den symmetrischen Eingängen eines Gegentaktverstärker 14 abgegeben werden; dieser verstärkt die vom Magnetkopf 11 herankommenden Impulse und setzt sie in eine genauere, umgekehrte Beziehung zueinander.In Fig. 1 is a magnetic head 11 with a symmetrical one Reading winding shown, from which an impulse when a magnetic transition is perceived one polarity on a terminal 12 and a pulse of the opposite polarity on another terminal 13 are output to the balanced inputs of a push-pull amplifier 14; this amplifies the pulses coming from the magnetic head 11 and places them in a more precise, inverse relationship to each other.

Sie laufen dann über je einen Leiter 15 bzw. 16 in einen Differentiator 17 hinein, der ihre Spitzen (die die magnetischen Übergänge wiedergeben), in Spannungen umformt, deren Nulldurchgänge zeitlich mit dem Auftreten der Spitzen zusammenfallen. Diese Spannungen treten über je einen Leiter 18 bzw. 19 in eine Verstärker- und Siebschaltung 20 ein, die eine Schmittsche Triggerschaltung sein kann und auf die Nulldurchgänge anspricht.They then each run over a conductor 15 or 16 into a differentiator 17, which has its tips (the reproduce magnetic transitions), converted into voltages, the zero crossings of which correspond to the Occurrence of the tips coincide. These voltages enter an amplifier and filter circuit 20 via a conductor 18 or 19, which is a Schmittsche Trigger circuit can be and responds to the zero crossings.

Vom Verstärker 20 wird über einen Leiter 21 eine Rechteckspannung e (F i g. T) und über einen Leiter 22 eine Rechteckspannung — e abgegeben, die gegenüber der ersten invertiert ist. Die Übergänge in diesen Rechteckspannungen e und — e von einem positiven Wert zu einem negativen bzw. umgekehrt entsprechen dabei den in den Verstärker eingeführten Nulldurchgängen. Da der Verstärker 20 alle Nulldurchgänge unabhängig davon weitergibt, ob sie eine Bedeutung haben oder nicht, ändert sich das Niveau der Rechteckspannungen e und — e bei jedem Nulldurchgang. Wenn hinter einem Bit ein unterschiedliches Bit aufgezeichnet ist, entspricht die Zeitspanne, während der die Spannung auf demselben Niveau bleibt, im wesentlichen einer Bitperiode. Wenn jedoch dasselbe Bit folgt, ändert sie sich zweimal innerhalb der Bitperiode. Obgleich zur Erzeugung der Rechteckspannungen e und - e auch andere Verfahren möglich sind, so ist es für die weiteren Ausführungen nur von Bedeutung, daß sie die zuvor genannte Eigenschaft aufweisen. A square-wave voltage e (FIG. T) is emitted by the amplifier 20 via a conductor 21 and a square-wave voltage - e, which is inverted with respect to the first, via a conductor 22. The transitions in these square-wave voltages e and -e from a positive value to a negative or vice versa correspond to the zero crossings introduced into the amplifier. Since the amplifier 20 forwards all zero crossings regardless of whether they have a meaning or not, the level of the square-wave voltages e and -e changes at each zero crossing. If a different bit is recorded after a bit, the period of time during which the voltage remains at the same level corresponds essentially to one bit period. However, if the same bit follows, it changes twice within the bit period. Although other methods are also possible for generating the square-wave voltages e and -e, it is only of importance for the further explanations that they have the aforementioned property.

Über den Leiter 21 bzw. 22 tritt die Rechteckspannung e bzw.—e in einen getasteten Oszillator 23 bzw. 24 ein. Diese Art Oszillatoren ist in der Zeitschrift: »IBM Technical Disclosure Bulletin«, Ausgabe vom Januar 1966, Vol. 8, No. 8, S. 1160, erläutert. Die Eigenperiode der Oszillatoren 23 und 24 entspricht etwa einer halben mittleren Bitperiode. Die Anzahl der von einem solchen Oszillator erzeugten Impulse hängt somit von der Zeitspanne ab, während der er freigegeben wird. Wenn die Zeit, während der er freigegeben wird, weniger als V4 Bitperiode beträgt, wird im vorliegenden FaIi vom Oszillator nur ein Impuls erzeugt. Falls andererseits dieser Zeitraum größer als ³At. aber kleiner als IV4 Bitperiode ist, werden zwei Impulse hervorgerufen. The square-wave voltage e or -e enters a keyed oscillator 23 or 24 via the conductor 21 or 22, respectively. This type of oscillator is in the journal: "IBM Technical Disclosure Bulletin", January 1966 issue, vol. 8, no. 8, p. 1160. The natural period of the oscillators 23 and 24 corresponds to approximately half a mean bit period. The number of pulses generated by such an oscillator thus depends on the period of time during which it is enabled. If the time during which it is enabled is less than V4 bit period, only one pulse is generated by the oscillator in the present case. On the other hand, if this period is greater than ³ at. but is less than IV4 bit period, two pulses are generated.

Bei der Rechteckspannung e (F i g. 2) sei der erste negative Impuls betrachtet, der eine solche Dauer besitzt, daß der Oszillator 23 zwei Schaltimpulse A abgeben kann. Der nächste negative Impuls dieser Art ruft nur einen solchen Schaltimpuls A hervor. Durch das Auftreten von zwei Schaltimpulsen A wird angezeigt, daß einem im Aufzeichnungsträger vorhandenen Informationsbit nicht dasselbe Bit folgt, während beim Auftreten von nur einem Schaltimpuls A das nachfolgende, gleiche Bit erkennbar wird. Der Oszillator 24 arbeitet in derselben Weise, und seine Ausgangssignale sind als Schaltimpulse C in F i g. 2 wiedergegeben.In the case of the square-wave voltage e (FIG. 2), consider the first negative pulse which has such a duration that the oscillator 23 can emit two switching pulses A. The next negative pulse of this kind only causes such a switching pulse A. The occurrence of two switching pulses A indicates that an information bit present in the recording medium is not followed by the same bit, while if only one switching pulse A occurs, the following, identical bit is recognizable. The oscillator 24 operates in the same way and its output signals are shown as switching pulses C in FIG. 2 reproduced.

Die vom Oszillator 23 abgegebenen Schaltimpulse A werden einem UND-Glied 26 und einem Rückflanken-Detektor 27 zugeführt. Dementsprechend werden auch vom Oszillator 24 ein UND-Glied 29 und ein weiterer Rückflanken-Detektor 30 gespeist. The switching pulses A emitted by the oscillator 23 are fed to an AND element 26 and a trailing edge detector 27. Accordingly, an AND element 29 and a further trailing edge detector 30 are also fed by the oscillator 24.

Der Rückflanken-Detektor 27 bzw. 30 liefert nahezu gleichzeitig mit der Rückflanke des ersten aus dem getasteten Oszillator 23 bzw. 24 ankommenden Impulses einen Impuls. Er erzeugt also während jeder Schwingungsperiode des Oszillators 23 bzw. 24 in Abhängigkeit von der Rückflanke des ersten während dieser Periode auftretenden Impulses einen Ausgangsimpuls, der über einen Leiter 37 zur Setzklemme eines Flipflop 35 bzw. über einen Leiter 38 zur Rückstellklemme dieses Flipflop 35 gelangt. Das letztere wird als elektronisches, bistabiles Element, wenn es zu Anfang zurückgestellt war, von dem im Leiter 37 erscheinenden Impuls gesetzt und, wenn es gesetzt war, von dem im Leiter 38 auftretenden Impuls zurückgestellt. Wenn es gesetzt wird, liefert es ein Signal von hohem Niveau an das UND-Glied 26, das als Schaltimpuls B in F i g. 2 gezeigt ist. Das gesetzte Flipflop 35 wird natürlich nicht vom Ausgangsimpuls des Rückflanken-Detektors 27 beeinflußt. Dementsprechend veranlaßt ein Impuls aus dem Rückflanken-Detektor 30, daß das Flipflop 35 seinen Zustand ändert und einen Schaltimpuls D (F i g. 2) dem UND-Glied 29 zuführt. Das UND-Glied 26 erzeugt jedesmal ein Signal, wenn es zugleich die Schaltimpulse A und B erhält, während das UND-Glied 29 beim gleichzeitigen Auftreten der Schaltimpulse Cund Dein Signal abgibt. Die hier bezeichneten Schaltimpulse sind natürlich die positiven Abschnitte des Signalverlaufes.The trailing edge detector 27 or 30 delivers a pulse almost simultaneously with the trailing edge of the first pulse arriving from the sampled oscillator 23 or 24. During each oscillation period of the oscillator 23 or 24, depending on the trailing edge of the first pulse occurring during this period, it generates an output pulse which arrives via a conductor 37 to the set terminal of a flip-flop 35 or via a conductor 38 to the reset terminal of this flip-flop 35. The latter, as an electronic, bistable element, is set back by the pulse appearing in conductor 37 when it was initially reset and, when it was set, reset by the pulse appearing in conductor 38. When set, it supplies a high level signal to AND gate 26, which is shown as switching pulse B in FIG. 2 is shown. The set flip-flop 35 is of course not influenced by the output pulse of the trailing edge detector 27. Accordingly, a pulse from the trailing edge detector 30 causes the flip-flop 35 to change its state and to feed a switching pulse D (FIG. 2) to the AND gate 29. The AND gate 26 generates a signal whenever it receives the switching pulses A and B at the same time, while the AND gate 29 emits a signal when the switching pulses C and yours occur at the same time. The switching pulses referred to here are of course the positive sections of the signal curve.

Die Setzklemme Seines Flipflop 36, das dem Flipflop 35 ähnlich ist, ist über einen Leiter 41 an der Ausgangsklemme des UND-Gliedes 26 angeschlossen, während seine Rückstellklemme R über einen Leiter 42 am UND-Glied 29 liegt. Somit wird es vom Signal aus dem UND-Glied 26 gesetzt und gibt dann ein Signal auf dem hohen Niveau an einen Leiter 43 ab. Dementsprechend wird beim Rückstellen des Flipflop 36 ein Signal einem Leiter 44 zugeführt. Diese beiden Ausgangssignale des Flipflop 36 sind als Kurven E und F(F i g. 2) veranschaulicht und bilden je das eine Eingangssignal des UND-Gliedes 28 bzw. 25. Falls die Impulse in den Signalen A, D und F gleichzeitig auftreten, liefert das UND-Glied 25 über den Leiter 34 und, wenn die Impulse der Signale B, C und E gleichzeitig erscheinen, das UND-Glied 28 über den Leiter 33 sein Signal an das NOR-Glied 31.The set terminal of his flip-flop 36, which is similar to the flip-flop 35, is connected to the output terminal of the AND gate 26 via a conductor 41, while its reset terminal R is connected to the AND gate 29 via a conductor 42. It is thus set by the signal from the AND gate 26 and then outputs a signal at the high level to a conductor 43. Accordingly, when the flip-flop 36 is reset, a signal is fed to a conductor 44. These two output signals of the flip-flop 36 are illustrated as curves E and F (FIG. 2) and each form the one input signal of the AND element 28 and 25, respectively. If the pulses in the signals A, D and F occur simultaneously, supplies the AND gate 25 via the conductor 34 and, when the pulses of the signals B, C and E appear simultaneously, the AND gate 28 via the conductor 33 its signal to the NOR gate 31.

Wenn dieses NOR-Glied 31 ein Signal aus dem UND-Glied 25 oder 28 empfängt, liegt sein Ausgangssignal während der Dauer dieses Eingangsimpulses auf einem geringen Niveau. Daher bilden die Ausgangssignale des NOR-Gliedes 31 eine Reihe von invertierten Pulsen, wie als Signal G in F i g. 2 dargestellt ist. Ein solcher Puls tritt einmal innerhalb jeder Bitperiode auf. Eine Untersuchung der zeitlichen Bedingungen, unter denen ein solcher Puls entsteht, führt zur Klarstellung der letzten'Aussage. Die Pulse sind daher in der ihnen eigentümlichen Weise synchronisiert und werden als inneres Hilfsmittel zur Prüfung der in den Leitern 43 und 44 auftretenden Signale fund Fbenutzt.When this NOR element 31 receives a signal from the AND element 25 or 28, its output signal is at a low level for the duration of this input pulse. Therefore, the output signals of the NOR gate 31 form a series of inverted pulses, as shown as signal G in FIG. 2 is shown. Such a pulse occurs once within each bit period. An examination of the temporal conditions under which such a pulse arises leads to the clarification of the last statement. The pulses are therefore synchronized in their peculiar way and are used as an internal aid for checking the signals and F occurring in the conductors 43 and 44.

Die niedrige oder negative Spannung der Kurve E bedeutet, daß vom Aufzeichnungsträger eine binäre Eins abgelesen wird. Wenn die niedrige Spannung weniger als eine Bitperiode anhält, folgt der binären Eins keine weitere binäre Eins. Falls die niedrige Spannung über eine oder mehrere Bitperioden andauert, liegen zwei oder mehrere Einsen im Aufzeichnungsträger hintereinander. Wenn die Spannung der Kurve F hoch ist, wird in gleicher Weise angezeigt, daß zumindest eine binäre Eins ausgelesen ist.The low or negative voltage of curve E means that a binary one is read from the recording medium. If the low voltage lasts less than a bit period, the binary one is not followed by another binary one. If the low voltage persists over one or more bit periods, two or more ones lie one behind the other in the record carrier. Likewise, when the voltage of curve F is high, it is indicated that at least one binary one has been read out.

In der vorangehenden Beschreibung ist nicht besonders auf die Polung der Impulse an den verschiedenen Punkten des Systems eingegangen, da die Richtung der magnetischen Übergänge zur Wiedergabe einer binären Eins willkürlich gewählt sein kann. Es braucht nur festgelegt zu werden, ob die Signale auf hohem (oder niedrigem) Niveau binäre Einsen oder Nullen wiedergeben sollen.In the preceding description, no particular attention is paid to the polarity of the pulses on the various Points of the system received as the direction of the magnetic transitions to reproduce a binary One can be chosen arbitrarily. It just needs to be determined whether the signals are set to high (or should represent binary ones or zeros.

Mit der Schaltungsanordnung werden die Impulse ohne Bedeutung ausgeschaltet, die zwischen zwei hintereinander aufgezeichneten, gleichen Bits auftreten. Es können mit dieser Schaltungsanordnung auch die bedeutungslosen Impulse unterdrückt werden, die auftreten, wenn mehr als zwei gleiche Bits hintereinander folgen. With the circuit arrangement, the impulses are switched off without any significance, those between two consecutively recorded, same bits occur. It can with this circuit arrangement also the meaningless Pulses are suppressed that occur when more than two identical bits follow one another.

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

Claims

Patent claims:

1. Circuit for converting an input rectangular voltage in the direction of the directional clock, which can be generated when reading out bits stored on a recording medium at the beginning and end of a bit period, into an output rectangular voltage which has the course of the directional writing, characterized in that the input rectangular voltage ( e) a keyed oscillator (23) can be fed which, depending on the length of the negative section of the input square wave voltage (e) within the bit period, emits one or two switching pulses (A) in close succession to a gate circuit (27, 35, 26) which only lets the second switching pulse to a bistable, in one switching state, the one (negative) section of the output square wave voltage (E) delivering flip-flop (36) pass and switches this so that it delivers the other (positive) section of the output square wave voltage (E) , and that of one lying in a parallel branch, the posi tive portion of the input square-wave voltage (e) scanning means (24, 30, 29) long in the performance of at least ³ at the bit period, the positive portion of the input square-wave voltage (e), the flip-flop (36) can be returned into its first switching state.

2. A circuit according to claim 1, characterized in that the scanning device (24, 30, 29) contains a further sampled oscillator (24) which, depending on the length of each negative section of the inverted input square-wave voltage (-e) fed to it or emits two switching pulses (C) in close succession to a gate circuit (30, 35, 29) which only allows the second switching pulse to pass through to the reset terminal (R) of the flip-flop circuit (36).

3. Circuit according to claims 1 and 2, characterized in that the gate circuit (27, 35, 26) has a flip-flop (35), a trailing edge detector (27) between the first sampled oscillator (23) and the .Setzklemme (S) of the flip-flop (35) is connected and the latter sets when the trailing edge of the first switching pulse (A) is perceived from the oscillator (23), and has an AND element (26), the inputs of which are directly connected to the first sampled oscillator ( 23) and at the set output terminal (1) of the flip-flop (35) and its output at the set terminal (S) of the bistable multivibrator (36), and that the further gate circuit (30, 35, 29) has a further trailing edge detector (30 ), which is connected between the further sampled oscillator (24) and the reset terminal (R) of the flip-flop (35) and which resets the latter when the trailing edge of the first switching pulse from the oscillator (24) is detected, and an AND element (29) ), the inputs of which are immediately next to the other n keyed oscillator (24) and at the reset output terminal (O) of the flip-flop (35) and its output at the reset terminal (R) of the bistable multivibrator (36).

4. A circuit according to claims 1 and 2, characterized in that the two output rectangular voltages (E and F) of the flip-flop (36) can be fed separately to an AND element (28 or 25), the other input terminal of which is connected to the respective sampled oscillator (24 or 23) is connected, and which allows the first switching pulse (C or A) occurring within the bit period of the oscillator (24 or 23) to pass through to a common NOR element (31), which when a clock pulse is emitted indicates the correct course of the two output rectangular voltages ('and F) within the bit periods.