DE1539101A1 - Semiconductor element and method for its manufacture - Google Patents
Semiconductor element and method for its manufactureInfo
- Publication number
- DE1539101A1 DE1539101A1 DE19651539101 DE1539101A DE1539101A1 DE 1539101 A1 DE1539101 A1 DE 1539101A1 DE 19651539101 DE19651539101 DE 19651539101 DE 1539101 A DE1539101 A DE 1539101A DE 1539101 A1 DE1539101 A1 DE 1539101A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor element
- peripheral surface
- element according
- layer
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 title description 5
- 239000010410 layer Substances 0.000 claims description 28
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 9
- 230000007704 transition Effects 0.000 claims description 9
- 230000001154 acute effect Effects 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Pinball Game Machines (AREA)
- Recrystallisation Techniques (AREA)
- Thyristors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
dr. E. wiegand " 2000 HAMBURG ι, den 24. November dr. E. Wiegand "2000 HAMBURG ι, November 24th
MÖNCHEN BALLINDAMM 26MÖNCHEN BALLINDAMM 26
DIPL-ING. W. NIEMANN TELEFON: 330475 ..roft<fn« DIPL-ING. W. NIEMANN TELEPHONE: 330475 .. roft <fn «
HAMBURG . I I? O α Ί U"THAMBURG. I I? O α Ί U "T
FATENTANWXLTf . FATENTANWXLTf .
W.22OO3/65 8/ElW.22OO3 / 65 8 / El
Westinghouse Brake and Signal Company Limited, London (England)Westinghouse Brake and Signal Company Limited, London (England)
Halbleiterelement und Verfahren zu seiner Herstellung.Semiconductor element and method for its manufacture.
Die Erfindung bezieht sich auf Halbleiterelemente mit pn-Übergängen, beispielsweise steuerbare Halbleitergleichrichter, The invention relates to semiconductor elements with pn junctions, for example controllable semiconductor rectifiers,
Es ist bereits erkannt worden, daß bei solchen EIe-Mönien der Zustand ihrer Oberflächen und die Leitfähigkeit ihrer Oberflächenschichten die obere Spannungsliöhe, -.V-X welcher die Elemente nützlich arbeiten können, voll- ;;ct.irnon beherrschen können.It has already been recognized that in such EIe monies the condition of their surfaces and the conductivity of their surface layers the upper voltage level, -.V-X which the elements can work useful, fully- ;; ct.irnon can master.
Es ist auch bereits erkannt worden, daß die physi-L-aLi-cche Gestalt der Elemente im Fall eines einzigen p:i-Übergangs eine gewisse Steuerung der Leitfähigkeit r,or Oberflächenschichten liefern kann. So ist es beicp.ieisweise bei der Herstellung eines Elements mit einem '-■inzicen pn-übergang bekannt, eine erste Schicht aus te-rlal eines relativ höheren spezifischenIt has also already been recognized that the physi-L-aLi-cche Shape of the elements in the case of a single one p: i transition some control of conductivity r, or can provide surface layers. This is how it is, for example in the production of an element with a '- ■ inzicen pn junction known, a first layer te-rlal of a relatively higher specific
909825/0892909825/0892
Widerstands auf einer zweiten Schicht zu bilden, die einen relativ geringeren spezifischen Widerstand und eine entgegengesetzte Polarität besitzt, so daß zwischen diesen beiden Schichten eine Sperr- bzw. Erschöpfungsschicht (depletion layer) gebildet wird, und dann eine einzige Umfangsfläche zu schaffen/ die sich zwischen den Außenflächen der beiden Schichten erstreckt und unter einem anderen Winkel als 90° mit Bezug auf diese Außenflächen geneigt ist.Resistor to form on a second layer that a relatively lower specific resistance and has opposite polarity so that there is a barrier or depletion layer between these two layers (depletion layer) is formed, and then to create a single circumferential surface / which is between extends the outer surfaces of the two layers and at an angle other than 90 ° with respect to this outer surface is inclined.
Dies führt zu einer Oberflächenerweiterung der Sperrschicht an der Umfangsfläche des Elements, so daß beispielsweise beim Anlegen einer Vorspannung in Rückwärtsrichtung an den pn-übergang das Feld in diesel' Oberfläche durch die physikalische Gestaltung herabgeset^i und auch der Leckstrom vermindert wird.This leads to a surface expansion of the barrier layer on the peripheral surface of the element so that, for example, when applying a bias in the reverse direction at the pn junction the field in this surface is lowered by the physical design ^ i and the leakage current is also reduced.
Jedoch ist es bei einem Element, das zwei oder mehr Übergänge aufweist, wie z.B. bei einem pnp- oder e j nein npn-Element bisher -praktisch nicht möglich gewesen, eine einzige geneigte Umfangsfläche in zufriedenstellender Weise zu verwenden, weil, was leicht erkennbar Lsi;, eine Neigung, die für einen Übergang günstig ist, für einen anderen Übergang ungünstig ist. Überdies führt ein Mehrfachgestal tungsvorgang zwecks Behebung der letztgenannten Schwierigkeit seinerseits zu Schwierigkeiten, die kritische Arbeitsbedingungen, ein Reißen der Umfangsdes Elements usw. ergeben.However, for an element that has two or more junctions, such as a pnp or e j, it is no npn element so far - practically not possible to create a only inclined peripheral surface to be used in a satisfactory manner because what is easily recognizable Lsi ;, a Inclination that is favorable for one transition is unfavorable for another transition. In addition, a multiple shape leads processing process in order to remedy the latter difficulty in turn to difficulties that critical working conditions, tearing of the perimeter of the element, etc.
9098 2 5/08 92 SAO OHK31HAL9098 2 5/08 92 SA O OHK31HAL
Gemäß der Erfindung ist ein Halbleiterelement mit mehreren Übergängen vorgesehen, das eine aus Halbleitermaterial bestehende Scheibe aufweist/ die eine Hauptfläche und eine ihr gegenüberliegende Nebenflache, von denen die erstere einen größeren Gesamtbereich als die letztere hat, und eine einzige Umfangsflache besitzt, die sich zwischen der Hauptfläche und der Nebenfläche erstreckt und mit Bezug auf diese Flächen unter einem anderen Winkel als 90° geneigt ist, wobei in der Scheibe eine Mehrzahl von pn-Übergängen vorgesehen ist, deren jeder an der Umfangsfläche freiliegt, und der spezifische Widerstand des Materials auf der der Nebenfläche benachbarten Seite jedes pn-Übergangs höher als derjenige des Materials auf der anderen Seite des Übergangs j st. ■ According to the invention is a semiconductor element with a plurality of transitions is provided, which has a disk consisting of semiconductor material / which has a main surface and an opposite side surface, of which the former has a larger total area than the latter, and has a single circumferential area, which extends between the major surface and the minor surface and with respect to these surfaces under one angle other than 90 °, being in the disc a plurality of pn junctions are provided, each of which is exposed on the peripheral surface, and the specific one Resistance of the material on the side adjacent to the secondary area of each pn junction is greater than that of the material on the other side of the transition j st. ■
Der Umfangsfläche ist vorzugsweise eine kegelstumpfförmige Gestalt gegeben, und der Winkel zwischen der Umfangsfläche und der Haupt- und der Nebenfläche ist vorzugsweise kleiner als 60 gemacht. Es ist nicht wesentlic'-i, da:3 die Umfangsfläche (in Querschnittsansicht) linear ist; sie kann vielmehr auch gekrümmt sein (beispielsweise gemäß einem Kugelsegment), vorausgesetzt,' da3 an jeder, freiliegenden Teil des Übergangs der Neigunssvr'.rucel der Fläche ein anderer als 90 ist.The peripheral surface is preferably frustoconical Given shape, and the angle between the circumferential surface and the major and minor areas are preferably made smaller than 60. It is not essential da: 3 the circumferential surface (in cross-sectional view) is linear; Rather, it can also be curved (for example according to a spherical segment), provided that 'da3 at each, exposed part of the transition of the Neigunssvr'.rucel the area is other than 90.
Sin Ausführungsbeispiel eines mehrere Übergänge aufweisenden Halbleiterelements geraäß der Erfindung wirdSin embodiment of a multiple transitions having semiconductor element according to the invention
/ 90982 G/08 92 6ad OF?IGINal/ 90982 G / 08 92 6ad OF? IGINal
nachstehend an Hand der Zeichnung erläutert, die einen Schnitt durch einen Teil eines steuerbaren Siliziumgleichriohterelements darstellt.explained below with reference to the drawing, the one Section through part of a controllable silicon rectifier element represents.
Das in der Zeichnung im Teilschnitt wiedergegebene Halbleiterelement weist drei Siliziumschichten, nämlich eine p-Schicht, eine■η-Schicht und eine ρ -Schicht auf, die in bekannter Weise mit einer η -EinsatzschJdit versehen sind. ■The semiconductor element shown in partial section in the drawing has three silicon layers, namely a p-layer, a ■ η-layer and a ρ-layer, which are provided in a known manner with an η -EinsatzschJdit are. ■
ψ Die spezifischen Widerstände der p-, n- und p+- ψ The specific resistances of the p-, n- and p + -
Schichten sind so gewählt, daß eine längs der Kanten der Schichten gebildete einzige abgeschrägte Umfangsfläche 1 für sämtliche Übergänge, wo sie freiliegen, in dem Sinn günstig ist, daß die Oberflächenempfindlichkeit des Elements herabgesetzt ist, was gestattet, daß in der Rückwärts- und Vorwärtssperrichtung höhere Spannungen erreicht werden, als es der Fall sein würden wenn die Abschrägung nüit vorhanden wäre.Layers are chosen so that one is along the edges the single beveled peripheral surface formed by the layers 1 for all transitions where they are exposed, in the sense that the surface sensitivity of the element is decreased, allowing higher voltages in the reverse and forward blocking directions can be achieved than would be the case if the bevel were not present.
Es wurde gefunden, cüß typische Werte für die p-, n- und ρ -Schichten in der Größenordnung von 100 Ohm/cm bzw. 50 Ohm/cm und 0,5 Ohm/cm liegen. Es sei bemerkt, daß der spezifische Widerstand der oberen p-Schicht höher als derjenige der ihr benachbarten η-Schicht ist und daß der spezifische Widerstand der η-Schicht höher als derjenige der ρ -Schicht ist, obwohl die angegebenen Werte lediglich Beispiele darstellen und keine Beschränkung bede'uten, aber solche sind, die nach epitaxialenIt was found that typical values for the p-, n- and ρ layers are on the order of 100 ohms / cm, 50 ohms / cm and 0.5 ohms / cm, respectively. It should be noted that the specific resistance of the upper p-layer is higher than that of the η-layer adjacent to it and that the resistivity of the η-layer is higher than that of the ρ -layer, although the stated ones Values are only examples and not a limitation mean, but those are those after epitaxial
2b/08 9 22b / 08 9 2
Methoden erzeugt werden können.Methods can be generated.
Der Abschrägung an der Umfangsfläche 1 ist ein spitzer Winkel 2, der vorzugsweise kleiner als 60° ist, mit einer Kantenkontur gegeben, die von der Basis der unteren p+-Schioht gegen die mittlere n-Schioht und die obere p-Schicht von relativ höherem spezifischen Wider- stand geneigt ist.The bevel on the circumferential surface 1 is an acute angle 2, which is preferably less than 60 °, given with an edge contour that extends from the base of the lower p + -schioht towards the middle n-schioht and the upper p-layer of relatively higher specific resistance is inclined.
Das Verfahren zur Herstellung des Elements umfaßt die Stufen der Bildung von drei oder mehr Schichten aus Halbleitermaterial mit den erforderlichen spezifischen Widerständen und das Abschrägen der Kante des Elements mittels eines Sandstrahl- oder Schleifvorgangs, um an der Umfangsfläche eine Kantenkontur zu schaffen, die einen spitzen Winkel besitzt, wobei der Neigungswinkel kleiner als 90° und vorzugsweise kleiner als 60 ist und mit Bezug auf die Basis der unteren ρ -Schicht spitz ist.The method of making the element comprises the steps of forming three or more layers of semiconductor material with the specific required Resistances and beveling the edge of the element by means of a sandblasting or grinding process in order to achieve to create an edge contour of the circumferential surface which has an acute angle, the angle of inclination is less than 90 ° and preferably less than 60 and with respect to the base of the lower ρ -layer is pointed.
Die Erfindung ist nicht auf die vorstehend beschriebene besondere Ausführungsform und das beschriebene Herstellungsverfahren beschränkt, da an diesen im Rahmen der Erfindung Änderungen getroffen werden können. Beispielsweise könnte die Erfindung ebensogut auf Elemente mit npn-Übergängen angewendet werden, und anstelle von Silicium könnten auch andere Materialien, wie Germanium, benutzt'werden.The invention is not limited to the particular embodiment described above and the manufacturing method described limited, since changes can be made to these within the scope of the invention. For example the invention could just as well be applied to elements with npn junctions, and instead of Silicon could also use other materials, such as germanium, to be used.
Das Element'kann in Draufsicht lineare Seiten haben und beispielsweise viereckig sein, oder es kann gekrümmte Selten haben und beispielsweise kreisförmig oder oval sein.The element may have linear sides in plan view and, for example, square, or it can have curved edges and, for example, be circular or oval.
909825/0892 .. . .Wi OHfflNAL909825/0892 ... .Wi OHfflNAL
Claims (1)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB48509/64A GB1048740A (en) | 1964-11-30 | 1964-11-30 | Semi-conductor elements |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE1539101A1 true DE1539101A1 (en) | 1969-06-19 |
| DE1539101B2 DE1539101B2 (en) | 1974-10-31 |
Family
ID=10448878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1539101A Pending DE1539101B2 (en) | 1964-11-30 | 1965-11-25 | Semiconductor component and method for its manufacture |
Country Status (4)
| Country | Link |
|---|---|
| DE (1) | DE1539101B2 (en) |
| FR (1) | FR1454207A (en) |
| GB (1) | GB1048740A (en) |
| SE (1) | SE312179B (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4793102A (en) * | 1986-10-13 | 1988-12-27 | Bbc Brown Boveri Ag | Method of producing a beveled peripheral profile on a semiconductor disc |
-
1964
- 1964-11-30 GB GB48509/64A patent/GB1048740A/en not_active Expired
-
1965
- 1965-11-15 FR FR38329A patent/FR1454207A/en not_active Expired
- 1965-11-25 DE DE1539101A patent/DE1539101B2/en active Pending
- 1965-11-30 SE SE15467/65A patent/SE312179B/xx unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4793102A (en) * | 1986-10-13 | 1988-12-27 | Bbc Brown Boveri Ag | Method of producing a beveled peripheral profile on a semiconductor disc |
Also Published As
| Publication number | Publication date |
|---|---|
| DE1539101B2 (en) | 1974-10-31 |
| FR1454207A (en) | 1966-07-22 |
| SE312179B (en) | 1969-07-07 |
| GB1048740A (en) | 1966-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1196296B (en) | Microminiaturized semiconductor integrated circuit device and method for making it | |
| DE2238450C3 (en) | Method for manufacturing an integrated semiconductor device | |
| DE4320780B4 (en) | Semiconductor device and method of manufacture | |
| DE2516620A1 (en) | PIN DIODE | |
| DE1906479C2 (en) | Semiconductor component | |
| DE3738873A1 (en) | SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE SAME | |
| DE1614929A1 (en) | Semiconductor electric element | |
| DE2031082C2 (en) | Planar semiconductor device | |
| DE19853743C2 (en) | Semiconductor component with at least one Zener diode and at least one Schottky diode connected in parallel thereto, and method for producing the semiconductor components | |
| DE1544228B2 (en) | METHOD OF DOPING SEMICONDUCTOR MATERIAL | |
| DE2050474A1 (en) | Composite semiconductor wafer with island regions isolated from one another and a method for producing such semiconductor wafers | |
| DE2802799A1 (en) | POWER TRANSISTOR MADE FROM A SILICON SINGLE CRYSTAL WITH MINORITY CARRIERS | |
| DE2247911C2 (en) | Monolithic integrated circuit arrangement | |
| DE1539101A1 (en) | Semiconductor element and method for its manufacture | |
| DE3621351C2 (en) | Method for producing an implanted resistor and resistor produced using this method | |
| DE69626299T2 (en) | SEMICONDUCTOR ARRANGEMENT AND PRODUCTION METHOD | |
| DE2215850A1 (en) | PROTECTIVE DIODE ARRANGEMENT FOR GRID-INSULATED FIELD EFFECT TRANSISTORS | |
| DE2325351C3 (en) | Process for the production of silicon rectifier columns with high breakdown voltage | |
| DE1589946C3 (en) | Method for manufacturing a semiconductor component | |
| DE2340128A1 (en) | SEMICONDUCTOR COMPONENT | |
| DE2527076A1 (en) | INTEGRATED CIRCUIT COMPONENT | |
| DE1090330B (en) | Semiconductor arrangement with a semiconductor body with two zones of opposite conductivity type and one electrode on each of the two zones | |
| DE1269732B (en) | Method for manufacturing semiconductor devices | |
| DE2133980C3 (en) | Method for manufacturing an integrated semiconductor circuit | |
| DE1251440C2 (en) | SEMICONDUCTOR COMPONENT |