DE1539101B2 - Semiconductor component and method for its manufacture - Google Patents

Semiconductor component and method for its manufacture

Info

Publication number
DE1539101B2
DE1539101B2 DE1539101A DE1539101A DE1539101B2 DE 1539101 B2 DE1539101 B2 DE 1539101B2 DE 1539101 A DE1539101 A DE 1539101A DE 1539101 A DE1539101 A DE 1539101A DE 1539101 B2 DE1539101 B2 DE 1539101B2
Authority
DE
Germany
Prior art keywords
semiconductor component
main
component according
semiconductor
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE1539101A
Other languages
German (de)
Other versions
DE1539101A1 (en
Inventor
William Brian London Glass
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Mobility Ltd
Original Assignee
Westinghouse Brake and Signal Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Westinghouse Brake and Signal Co Ltd filed Critical Westinghouse Brake and Signal Co Ltd
Publication of DE1539101A1 publication Critical patent/DE1539101A1/en
Publication of DE1539101B2 publication Critical patent/DE1539101B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Pinball Game Machines (AREA)
  • Recrystallisation Techniques (AREA)

Description

Die Erfindung bezieht sich auf ein Halbleiterbauelement aus einer mit mehreren pn-Übergängen zwischen Zonen unterschiedlichen Leitfähigkeitstyps und unterschiedlichen spezifischen Widerstands versehenen Halbleiterscheibe, deren erste Hauptfläche größer als die gegenüberliegende zweite Hauptfläche ist, deren Umfangsfläche als eine sich zwischen den beiden Hauptflächen erstreckende Fläche gleichmäßiger Neigung ausgebildet ist, so daß sie an den an ihr frei-The invention relates to a semiconductor component made of one with a plurality of pn junctions between Zones of different conductivity type and different specific resistance provided Semiconductor wafer, the first main area of which is larger than the opposite, second main area, whose circumferential surface is more uniform than a surface extending between the two main surfaces Inclination is formed so that it is

liegenden pn-Ubergängen in einem von 90° abweichenden Winkel geneigt ist, und bei dem der spezifische Widerstand einer Zone auf der der zweiten Hauptfläche benachbarten Seite eines an der Umfangsfläche freiliegenden pn-Übergangs höher ist als derjenige der Zone auf der anderen Seite dieses pn-Übergangs. lying pn-junctions is inclined at an angle other than 90 °, and in which the specific Resistance of a zone on the side adjacent to the second main surface and one on the circumferential surface exposed pn-junction is higher than that of the zone on the other side of this pn-junction.

Es ist bereits erkannt worden, daß bei Halbleiterbauelementen der Zustand ihrer Oberflächen und die Leitfähigkeit ihrer Oberflächenschichten die zulässigeIt has already been recognized that the condition of their surfaces and the Conductivity of their surface layers the permissible

1S Arbeitsspannung der Halbleiterbauelemente begrenzen. 1 S Limit the working voltage of the semiconductor components.

Es ist auch bereits erkannt worden, daß durch die Gestaltung der Halbleiterbauelemente im Fall eines einzigen pn-Übergangs eine gewisse Steuerung der Leitfähigkeit der Oberflächenschichten erreicht werden kann. So ist beispielsweise bei Herstellung eines Halbleiterbauelements mit einem einzigen pn-Übergang bekannt, zunächst eine erste Schicht aus Halbleitermaterial eines höheren spezifischen Widerstands auf einer zweiten Schicht zu bilden, die einen geringeren spezifischen Widerstand und eine entgegengesetzte Leitfähigkeit besitzt, so daß zwischen diesen beiden Schichten der pn-Übergang gebildet wird, und dann eine einzige Umfangsfläche zu schaffen, die sich zwischen den Außenflächen der beiden Schichten erstreckt und unter einem anderen Winkel als 90° mit Bezug auf diese Außenflächen geneigt ist. Dies führt zu einer Erweiterung der Oberfläche der Sperrschicht an der Umfangsfläche des Halbleiterbauelements, so daß beispielsweise beim Anlegen einer Vorspannung in Sperrichtung an den pn-Übergang durch die räumliche Gestaltung nicht nur das Feld in dieser Oberfläche herabgesetzt wird, sondern auch der Leckstrom vermindert wird.It has also already been recognized that by the design of the semiconductor components in the case of a A certain control of the conductivity of the surface layers can be achieved with a single pn junction can. For example, when manufacturing a semiconductor component with a single pn junction known, initially a first layer of semiconductor material of a higher resistivity to form a second layer that has a lower resistivity and an opposite one Has conductivity, so that the pn junction is formed between these two layers, and then to create a single peripheral surface extending between the outer surfaces of the two layers and is inclined at an angle other than 90 ° with respect to these outer surfaces. this leads to to an extension of the surface of the barrier layer on the peripheral surface of the semiconductor component, see above that, for example, when applying a bias voltage in the reverse direction to the pn junction through the spatial Design not only reduces the field in this surface, but also the leakage current is decreased.

Jedoch ist dies bei einem Halbleiterbauelement der eingangs genannten Art, das zwei oder mehr Übergänge aufweist, wie z. B. aus der belgischen Patentschrift 6411 844 als Halbleiterbauelement mit einem pnp- oder einen npn-Aufbau bekannt ist, bisher praktisch nicht möglich gewesen, da eine einzige gleichmäßig geneigte Umfangsfläche nicht zufriedenstellend ist, weil eine Neigung, die für den einen Übergang günstig ist, für den anderen Übergang ungünstig ist. So zeigt ein anderes bekanntes pnp-Halbleiterbauelement (Fig. 3 der französischen Patentschrift 1 328 179) eine aus zwei Teilen bestehende diskontinuierlich geneigte Umfangsfläche derart, daß die Umfangsfläche am pn-Übergang einen Winkel von 20° und am np-Übergang einen Winkel von 5° jeweils mit der größeren Hauptfläche bildet. Eine derartige Umfangsfläche muß durch einen zusätzlichen Bearbeitungsvorgang hergestellt werden. Überdies führt ein zusätzlicher Bearbeitungsvorgang, um zweckmäßige Neigungen an den Übergängen zu erhalten, seinerseits zu Schwierigkeiten, die kritische Arbeitsbedingungen, ein Reißen der Umfangsfläche des Halbleiterelements usw. ergeben.However, in the case of a semiconductor component of the type mentioned at the outset, this is the two or more junctions has such. B. from Belgian patent specification 6411 844 as a semiconductor component with a pnp or an npn structure is known, has so far not been practically possible, since a single uniform inclined peripheral surface is unsatisfactory because a slope necessary for one transition is favorable, is unfavorable for the other transition. Thus shows another known pnp semiconductor component (Fig. 3 of French Patent 1,328,179) a discontinuous one consisting of two parts inclined peripheral surface such that the peripheral surface an angle of 20 ° at the pn junction and an angle of 5 ° at the np junction forms with the larger main area. Such a circumferential surface must through an additional machining process getting produced. In addition, an additional machining process leads to expedient Tendencies to get at the transitions, in turn to difficulties, the critical working conditions, result in cracking of the peripheral surface of the semiconductor element and so on.

Der Erfindung liegt die Aufgabe zugrunde, ein einfach aufgebautes und leicht herstellbares Halbleiterbauelement der eingangs genannten Art zu schaffen, welches im Vergleich zu bekannten Halbleiterbauelementen eine höhere Strom- und Spannungsbelastbarkeit aufweist.The invention is based on the object of a semiconductor component which is simply constructed and easy to manufacture to create the type mentioned, which in comparison to known semiconductor components has a higher current and voltage load capacity.

Die Aufgabe der Erfindung wird gelöst durch ein Halbleiterbauelement der eingangs genannten Art, welches dadurch gekennzeichnet ist, daß der spezifische Widerstand jeder Zone auf der der zweiten Hauptfläche benachbarten Seite jedes an der Umfangsfläche freiliegenden pn-Ubergangs höher ist als derjenige der Zone auf der anderen Seite des betreffenden pn-Übergangs.The object of the invention is achieved by a semiconductor component of the type mentioned at the beginning, which is characterized in that the resistivity of each zone is on that of the second Main surface adjacent side of each exposed on the circumferential surface pn junction is higher than that of the zone on the other side of the relevant pn junction.

Eine bevorzugte Ausführungsform des Halbleiterbauelements weist zwischen der Umfangsfläche und der ersten Hauptfläche einen Winkel auf, der kleiner als 60° ist. Nach einer weiteren bevorzugten Ausführungsform kann der Querschnitt der Umfangsfläche eine Gerade oder gekrümmt sein.A preferred embodiment of the semiconductor component has between the circumferential surface and the first main surface at an angle that is smaller than 60 °. According to a further preferred embodiment the cross section of the circumferential surface can be straight or curved.

Aus der belgischen Patentschrift 628 619 ist ein Halbleiterbauelement mit mehreren Übergängen bekannt, jedoch weist die zwischen den Hauptflächen liegende Umfangsfläche mehrere Teile auf, zwischen denen Unstetigkeitsstellen vorhanden sind. Bei dem bekannten Halbleiterbauelement ist die Umfangsfläche der mittleren Schicht zwischen den begrenzenden Übergängen gekrümmt ausgeführt, wozu ein Arbeitsvorgang notwendig ist, der deshalb Schwierigkeiten verursacht, weil nur die Umfangsfläche der mittleren Schicht gekrümmt ausgeführt wird, während gemäß den Ausführungsformen nach der Erfindung die gesamte Umfangsfläche als eine gleichmäßig geneigte Fläche ausgebildet ist. Das Halbleiterbauelement gemäß der Erfindung hat den Vorteil, daß im Vergleich zu' bekannten Halbleiterbauelementen sowohl in Durchlaßrichtung als auch in Sperrichtung höhere Spannungen angelegt werden können. Im Vergleich zu bekannten Halbleiterbauelementen mit aus mehreren Teilen bestehender Umfangsfläche, die zu den Hauptflächen spitzwinklig ausgeführt sind, weist das Halbleiterbauelement gemäß der Erfindung auch eine höhere Strombelastbarkeit auf.From the Belgian patent specification 628 619 a semiconductor component with several junctions is known, however, the circumferential surface lying between the main surfaces has several parts between where there are discontinuities. In the known semiconductor component, the circumferential surface is The middle layer is curved between the delimiting transitions, including an operation is necessary, which causes difficulties because only the peripheral surface of the central Layer is performed curved, while according to the embodiments of the invention, the entire Peripheral surface is designed as a uniformly inclined surface. The semiconductor component according to the invention has the advantage that in comparison to 'known semiconductor components both in Forward direction as well as reverse direction higher voltages can be applied. In comparison to known semiconductor components with a circumferential surface consisting of several parts, which lead to the Main surfaces are designed at an acute angle, the semiconductor component according to the invention also has a higher current carrying capacity.

Die Halbleiterscheibe kann beispielsweise viereckig, kreisförmig oder oval ausgeführt sein.The semiconductor wafer can, for example, be square, circular or oval.

Ein Ausführungsbeispiel eines mehrere Übergänge aufweisenden Halbleiterbauelements gemäß der Erfindung wird nachstehend an Hand der Zeichnung erläutert, die einen Schnitt durch einen Teil eines steuerbaren Siliziumgleichrichterbauelements darstellt.An embodiment of a semiconductor device having multiple junctions in accordance with the invention is explained below with reference to the drawing, which is a section through part of a controllable Represents silicon rectifier component.

Das in der Zeichnung im Teilschnitt wiedergegebene Halbleiterbauelement weist drei Süiziumschichten, nämlich eine p-Schicht, eine η-Schicht und eine ρ+-Schicht und eine in bekannter Weise in der p-Schicht angeordnete n+-Schicht auf.The semiconductor component shown in partial section in the drawing has three silicon layers, namely a p-layer, an η-layer and a ρ + -layer and an n + -layer arranged in the p-layer in a known manner.

Die spezifischen Widerstände der p-, n- und p + Schichten sind so gewählt, daß obwohl eine einzige gleichmäßig abgeschrägte Umfangsfläche 1 für sämtliche an die Umfangsfläche tretenden Übergänge gebildet ist, daß sowohl in Sperr- als auch in Durchlaßrichtung höhere Spannungen am Halbleiterelement zugelassen werden als bei bekannten Halbleiterbauelementen. The resistivities of the p-, n- and p + layers are chosen so that although a single uniformly beveled circumferential surface 1 is formed for all transitions coming to the circumferential surface, higher voltages are permitted on the semiconductor element in both the reverse and forward directions than with known semiconductor components.

Es wurde gefunden, daß typische Werte für die p-, n- und p + -Schichten in der Größenordnung von 100 Ohm/cm bzw. 50 Ohm/cm und 0,5 Ohm/cm liegen. Es sei bemerkt, daß der spezifische Widerstand der oberen p-Schicht höher als derjenige der ihr benachbarten η-Schicht ist und daß der spezifische Widerstand der η-Schicht höher als derjenige der ρ+-Schicht ist. Die angegebenen Werte stellen lediglich Beispiele dar. Die genannten Werte können bei nach epitaxialen Methoden erzeugten Halbleiterbauelementen erreicht werden.It has been found that typical values for the p, n and p + layers are on the order of 100 ohms / cm, 50 ohms / cm and 0.5 ohms / cm, respectively. It should be noted that the resistivity of the upper p-layer is higher than that of the η-layer adjacent to it and that the resistivity of the η-layer is higher than that of the ρ + -layer. The stated values are only examples. The stated values can be achieved with semiconductor components produced according to epitaxial methods.

2S Der Abschrägung der Umfangsfläche 1 ist durch einen spitzen- Winkel 2, der vorzugsweise kleiner als 60° isr, festgelegt, wobei die Umfangsfläche 1 von der Basis der unteren ρ+-Schicht gegen die mittlere η-Schicht und die obere p-Schicht von relativ höherem spezifischen Widerstand geneigt ist. 2 S The bevel of the circumferential surface 1 is defined by an acute angle 2, which is preferably less than 60 ° isr, the circumferential surface 1 from the base of the lower ρ + -layer against the middle η-layer and the upper p-layer of relatively higher resistivity is inclined.

Das Verfahren zur Herstellung des Bauelements umfaßt die Stufen der Bildung von drei oder mehr Schichten aus Halbleitermaterial mit den erforderlichen spezifischen Widerständen und das Abschrägen der Kante des Bauelements mittels eines Sandstrahloder Schleifvorgangs, um an der Umfangsfläche eine Kantenkontur zu schaffen, die einen spitzen Winkel besitzt, wobei der Neigungswinkel kleiner als 90° und vorzugsweise kleiner als 60° ist und mit Bezug auf die Basis der unteren p+-Schicht spitz ist.The method of manufacturing the component comprises the steps of forming three or more layers of semiconductor material having the required resistivities and chamfering the edge of the component by means of a sandblasting or grinding process to create an edge contour on the peripheral surface which has an acute angle, wherein the angle of inclination is less than 90 ° and preferably less than 60 ° and is acute with respect to the base of the lower p + layer.

Die Erfindung kann ebenso gut auf Bauelemente mit npn-Aufbau angewendet werden, und an Stelle von Silizium könnten auch andere Materialien, wie Germanium, benutzt werden.The invention can be applied to devices of npn construction as well, and in place of silicon, other materials such as germanium could also be used.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims (7)

Patentansprüche:Patent claims: 1. Halbleiterbauelement aus einer mit mehreren pn-Übergängen zwischen Zonen unterschiedlichen Leitfähigkeitstyps und unterschiedlichen spezifischen Widerstands versehenen Halbleiterscheibe, deren erste Hauptfläche größer als die gegenüberliegende zweite Hauptfläche ist, deren Umfangsfläche als eine sich zwischen den beiden Hauptflächen erstreckende Fläche gleichmäßiger Neigung ausgebildet ist, so daß sie an den an ihr freiliegenden pn-Ubergängen in einem von 90° abweichenden Winkel gegen die beiden Hauptflächen geneigt ist und bei dem der spezifische Widerstand einer Zone auf der der zweiten Hauptfläche benachbarten Seite eines an der Umfangsfläche freiliegenden pn-Übergangs höher ist als derjenige der Zone auf der anderen Seite dieses pn-Übergangs, dadurch gekennzeichnet, daß der spezifische Widerstand jeder Zone auf der der zweiten Hauptfläche benachbarten Seite jedes an der Umfangsfläche freiligenden pn-Übergangs höher ist als derjenige der Zone auf der anderen Seite des betreffenden pn-Übergangs.1. Semiconductor component made of a different with several pn junctions between zones Conductivity type and different specific resistance provided semiconductor wafer, whose first main area is larger than the opposite second main area, whose The circumferential surface is more uniform than a surface extending between the two main surfaces Inclination is formed so that it is at the pn junctions exposed on it in one of 90 ° different angle is inclined to the two main surfaces and at which the specific resistance one zone on the side adjacent to the second main surface one on the peripheral surface exposed pn junction is higher than that of the zone on the other side of this pn junction, characterized in that the resistivity of each zone on the the side adjacent to the second main surface of each pn junction exposed on the circumferential surface is higher than that of the zone on the other side of the pn junction in question. 2. Halbleiterbauelement nach Anspruch 1, gekennzeichnet durch eine kegelstumpfförmige Gestalt. 2. Semiconductor component according to claim 1, characterized by a frustoconical shape. 3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Winkel zwischen der Umfangsfläche und der ersten Hauptfläche kleiner als 60° ist.3. Semiconductor component according to claim 1 or 2, characterized in that the angle between of the circumferential surface and the first main surface is less than 60 °. 4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Querschnitt der Umfangsfläche eine Gerade ist.4. Semiconductor component according to one of claims 1 to 3, characterized in that the Cross section of the circumferential surface is a straight line. 5. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Querschnitt der Umfangsfläche gekrümmt ist.r5. Semiconductor component according to one of claims 1 to 3, characterized in that the Cross section of the circumferential surface is curved 6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche mit einer an der zweiten Hauptfläche angeordneten p-Schicht, einer daran anschließenden η-Zwischenschicht und einer an letztere anschließenden an der ersten Hauptfläche angeordneten ρ+-Schicht, dadurch gekennzeichnet, daß die spezifischen Widerstände der p-, n- und p+-Schichten in der Größenordnung von 100 Ohm/cm bzw. 50 Ohm/cm und 0,5 Ohm/cm liegen. 6. Semiconductor component according to one of the preceding claims with a p-layer arranged on the second main surface, an adjoining η-intermediate layer and a ρ + -layer adjoining the latter and arranged on the first main surface, characterized in that the resistivities of the p- , n- and p + -layers are on the order of 100 ohm / cm and 50 ohm / cm and 0.5 ohm / cm, respectively. 7. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß eine Mehrzahl von Schichten aus Halbleitermaterial mit den erforderlichen spezifischen Widerständen gebildet und die Umfangsfläche der so gebildeten Halbleiterscheibe derart abgeschrägt wird, daß die Umfangsfläche einen spitzen Winkel, vorzugsweise kleiner als 60°, mit der größeren Hauptfläche der Halbleiterscheibe bildet.7. A method for producing a semiconductor component according to any one of claims 1 to 6, characterized in that a plurality of layers of semiconductor material with the required Specific resistances formed and the peripheral surface of the semiconductor wafer thus formed is beveled such that the peripheral surface is at an acute angle, preferably less than 60 °, forms with the larger main surface of the semiconductor wafer.
DE1539101A 1964-11-30 1965-11-25 Semiconductor component and method for its manufacture Pending DE1539101B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB48509/64A GB1048740A (en) 1964-11-30 1964-11-30 Semi-conductor elements

Publications (2)

Publication Number Publication Date
DE1539101A1 DE1539101A1 (en) 1969-06-19
DE1539101B2 true DE1539101B2 (en) 1974-10-31

Family

ID=10448878

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1539101A Pending DE1539101B2 (en) 1964-11-30 1965-11-25 Semiconductor component and method for its manufacture

Country Status (4)

Country Link
DE (1) DE1539101B2 (en)
FR (1) FR1454207A (en)
GB (1) GB1048740A (en)
SE (1) SE312179B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH671116A5 (en) * 1986-10-13 1989-07-31 Bbc Brown Boveri & Cie

Also Published As

Publication number Publication date
FR1454207A (en) 1966-07-22
DE1539101A1 (en) 1969-06-19
SE312179B (en) 1969-07-07
GB1048740A (en) 1966-11-16

Similar Documents

Publication Publication Date Title
DE1439922B2 (en) SWITCHABLE SEMICONDUCTOR COMPONENT WITH A PNPN OR AN NPNP SEMICONDUCTOR BODY
DE102013217850A1 (en) Silicon carbide semiconductor device
DE1514431C3 (en) Semiconductor arrangement with pn junction for use as a voltage-dependent capacitance
DE1906479C2 (en) Semiconductor component
DE2031082C2 (en) Planar semiconductor device
DE1292255B (en) Semiconductor component with four zones of alternately opposite conductivity types
DE1216435B (en) Switchable semiconductor component with four zones
DE3022122C2 (en)
DE2050474A1 (en) Composite semiconductor wafer with island regions isolated from one another and a method for producing such semiconductor wafers
DE2329398C3 (en) Reverse conducting thyristor component
DE2802799A1 (en) POWER TRANSISTOR MADE FROM A SILICON SINGLE CRYSTAL WITH MINORITY CARRIERS
DE2364752A1 (en) SEMI-CONDUCTOR DEVICE
EP1003218A1 (en) Semiconductor devices comprising a Schottky diode and a diode having a highly doped region and corresponding manufacturing methods
DE2914636A1 (en) SEMICONDUCTOR COMPONENT AND METHOD OF MANUFACTURING
DE1564790B2 (en) VOLTAGE DEPENDENT SEMI-CONDUCTOR CAPACITOR
DE2247911C2 (en) Monolithic integrated circuit arrangement
DE1539101B2 (en) Semiconductor component and method for its manufacture
DE2340128A1 (en) SEMICONDUCTOR COMPONENT
DE2263075A1 (en) MONOLITHIC INTEGRATED SEMI-CONDUCTOR ARRANGEMENT
DE2133980C3 (en) Method for manufacturing an integrated semiconductor circuit
DE1251440C2 (en) SEMICONDUCTOR COMPONENT
DE3029836C2 (en) Thyristor
DE2101278A1 (en) Integrated semiconductor device and method for making same
DE1464703C3 (en)
DE1918557A1 (en) Integrated circuit