DE1537414B2 - ASYNCHRONOUS BISTABLE TILT STEP WITH SEVERAL INDIVIDUALLY SELECTABLE SETTINGS - Google Patents

ASYNCHRONOUS BISTABLE TILT STEP WITH SEVERAL INDIVIDUALLY SELECTABLE SETTINGS

Info

Publication number
DE1537414B2
DE1537414B2 DE19671537414 DE1537414A DE1537414B2 DE 1537414 B2 DE1537414 B2 DE 1537414B2 DE 19671537414 DE19671537414 DE 19671537414 DE 1537414 A DE1537414 A DE 1537414A DE 1537414 B2 DE1537414 B2 DE 1537414B2
Authority
DE
Germany
Prior art keywords
inputs
input
gates
information
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19671537414
Other languages
German (de)
Other versions
DE1537414A1 (en
Inventor
Werner Dipl.-Ing. 8012 Ottobrunn Fleischhammer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19671537414 priority Critical patent/DE1537414B2/en
Priority to NL6815627A priority patent/NL6815627A/xx
Priority to FR1591296D priority patent/FR1591296A/fr
Priority to GB5355968A priority patent/GB1199698A/en
Publication of DE1537414A1 publication Critical patent/DE1537414A1/en
Publication of DE1537414B2 publication Critical patent/DE1537414B2/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037Bistable circuits

Landscapes

  • Logic Circuits (AREA)
  • Static Random-Access Memory (AREA)

Description

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims (2)

1 2 wählbaren Setzeingängen bekannt. Es werden hierbei Patentansprüche: jeweils zwei derartige Kombinationen' benötigt, wobei im Sinne einer gegenseitigen Rückkopplung immer1 2 selectable set inputs known. In this case, patent claims are: two such combinations' required, always in the sense of a mutual feedback 1. Asynchrone bistabile Kippstufe zur wahl- der Ausgang eines ODER-Gliedes einer Kombination weisen Einspeicherung jeweils einer von mehreren 5 mit einem Eingang eines der UND-Glieder der ande-Informationen mit einer der Anzahl der vorge- ren Kombination verbunden ist. Die einzugebenden sehenen Informationen gleichen Anzahl von Informationen und die Auswahlsignale müssen den UND-Gliedern mit je zwei Eingängen, an deren einander entsprechenden UND-Eingängen beider jeweils erste Eingänge (Setzeingänge) die zu über- Kombinationen angeboten werden, die Informationen nehmenden Informationen angelegt werden und io dabei sowohl in ihrer Normalform als auch in ihrer deren jeweils zweite Eingänge höchstens einzeln inversen Form. Stehen die Informationen nicht in mit einem Auswahlsignal beaufschlagt werden, beiden Formen zur Verfügung, so sind zusätzliche dadurch gekennzeichnet, daß die Aus- Inverter erforderlich.1. Asynchronous bistable multivibrator for selecting the output of an OR element of a combination indicate storage of one of several 5 with an input of one of the AND gates of the ande information is associated with one of the number of the previous combination. The ones to be entered seen information the same number of information and the selection signals must be the AND gates with two inputs each, at their corresponding AND inputs both first inputs (set inputs) that are offered for over combinations, the information taking information are created and io both in their normal form and in their their respective second inputs at most individually inverse form. If the information is not in A selection signal can be applied to both forms, so additional ones are available characterized in that the off inverter is required. gänge der erwähnten UND-Glieder sowie der Der Erfindung liegt die Aufgabe zugrunde, eine Ausgang eines weiteren ebenfalls zwei Eingänge 15 asynchrone bistabile Kippstufe zur wahlweisen Einaufweisenden UND-Gliedes (Ul) in an sich be- speicherung jeweils einer von mehreren Informatiokannter Weise über ein ODER-Glied zusammen- nen mit einer der Anzahl der vorgesehenen Informagefaßt sind und daß der eine Eingang des weite- tionen gleichen Anzahl von UND-Gliedern mit je ren UND-Gliedes mit dem Ausgang (Q) des zwei Eingängen anzugeben, an deren jeweils erste ODER-Gliedes verbunden ist und der andere 20 Eingänge (Setzeingänge) die zu übernehmenden InEingang den Rücksetzeingang (R) bildet. formationen angelegt werden und deren jeweilsThe invention is based on the object of an output of another also two inputs 15 asynchronous bistable multivibrator for optional one-having AND element (Ul) in each case one of several pieces of information known via an OR - member together with one of the number of information provided and that the one input of the broadly equal number of AND members with each ren AND member with the output (Q) of the two inputs should be indicated, at the first OR -Link is connected and the other 20 inputs (set inputs) form the In input to be accepted, the reset input (R) . formations are created and their respective 2. Kippstufe nach Anspruch 1, dadurch ge- zweite Eingänge höchstens einzeln mit einem Auskennzeichnet, daß das ODER-Glied einen freien wahlsignal beaufschlagt werden.2. flip-flop according to claim 1, characterized in that the second inputs are at most individually marked with an that the OR gate is applied a free selection signal. Eingang (E) besitzt, an den weitere UND-Glieder Gemäß der Erfindung ist diese Kippstufe dadurchInput (E) has, to the further AND gates. According to the invention, this trigger stage is thereby zur Erweiterung der Zahl der wählbaren Setz- 25 gekennzeichnet, daß die Ausgänge der erwähntento expand the number of selectable setting 25 marked that the outputs of the mentioned eingänge anigeschlossen sind. UND-Glieder sowie der Ausgang eines weiteren ebenfalls zwei Eingänge aufweisenden UND-Gliedes in anentrances are connected. AND gates as well as the output of another also AND gate having two inputs in on sich bekannter Weise über ein ODER-Glied zusammengefaßt sind und daß der eine Eingang des weite-30 ren UND-Gliedes mit dem Ausgang des ODER-GHe-are combined in a known manner via an OR gate and that one input of the wide-30 ren AND element with the output of the OR-GHe- Es ist bekannt, asynchrone bistabile Kippstufen . des verbunden ist und der andere Eingang den Rückaus zwei gegenseitig rückgekoppelten NAND-Gattern setzeingang bildet.Asynchronous bistable multivibrators are known. des is connected and the other input the Rückaus forms two mutually fed back NAND gates set input. oder NOR-Gattern aufzubauen. Selbstverständlich Die Figur zeigt ein Ausführungsbeispiel der Kippmüssen die Gatter in diesem Fall neben ihren logi- stufe. G bezeichnet ein UND-ODER-Gatter mit vier sehen Funktionen Verstärkungseigenschaften aufwei- 35 UND-Gliedern, deren Ausgänge durch eine ODER-sen. Die Gesamtverstärkung in dem durch die gegen- Verknüpfung zusammengefaßt sind. Das Gatter weist seitige Rückkopplung über jeweils beide Gatter hin- noch einen zusätzlichen ODER-Eingang (Expansionsweg geschaffenen Ring ist hierbei im stationären Zu- eingang) auf, mit dessen Hilfe die Zahl der Gatterstand der Kippstufe gleich 1, im Ubergangszustand eingänge durch Vorschalten getrennter UND-Glieder zwischen den beiden stabilen Zuständen größer als 1. 40 vergrößert werden kann. Derartige UND-ODER-Je nach dem inneren Aufbau der NAND- bzw. NOR- Gatter sind im Handel als komplette Bausteine, vorGatter enthalten diese mehrere verstärkende EIe- wiegend in integrierter Bauweise, erhältlich,
mente, z. B. Transistoren, doch ist im einfachsten Der Ausgang Q der Gatterkombination G ist mit Fall wenigstens ein verstärkendes Element vorhan- einem Eingang des UND-Gliedes Ul verbunden. Der den, das im Anschluß an ein UND-bzw. ODER-Glied 45 zweite Eingang Tt dieses UND-Gliedes dient zum die notwendige Inversion des Signals ausführt. Rücksetzen der Kippstufe. Die weiteren UND-Glie-
or to build NOR gates. Of course, the figure shows an embodiment of the must tilt the gates in this case next to their logic level. G denotes an AND-OR gate with four functions, amplification properties, and 35 AND gates, the outputs of which are through an OR-sen. The overall gain in which are summarized by the opposing link. The gate has side feedback via both gates and an additional OR input (expansion path created ring is in the stationary input), with the help of which the number of gate status of the flip-flop is equal to 1, in the transition state inputs by connecting separate AND - Links between the two stable states can be increased greater than 1. 40. Such AND-OR -Depending on the internal structure of the NAND or NOR gates, are commercially available as complete modules;
ments, e.g. As transistors, but in the simplest The output Q of the gate G is combined with the case at least one reinforcing member existing one input of AND gate Ul, respectively. The one that follows an AND or. OR element 45 second input Tt of this AND element is used to perform the necessary inversion of the signal. Resetting the flip-flop. The other AND terms
Die in bekannter Weise aus zwei NAND-Gattern der C/2, i/3 und.i/4 sind ebenfalls mit mindestensThe two NAND gates of the C / 2, i / 3 und.i / 4 are also with at least bzw. aus zwei NOR-Gattern gebildeten Kippstufen zwei Eingängen ausgeführt, wovon jeweils an dieor flip-flops formed from two NOR gates run two inputs, each of which to the werden über einen mit dem ersten Gatter verbünde- ersten Eingänge /1,12,13 die für die Einspeicherungare connected via one of the first inputs / 1, 12 , 13 connected to the first gate for the storage nen Eingang gesetzt und über einen weiteren mit dem 50 auszuwählenden Informationen und an die zweitenNEN input is set and via another with the 50 to be selected information and to the second zweiten Gatter verbundenen Eingang rückgesetzt. Eingänge A1, A 2, A 3 das Steuersignal für die Aus-second gate connected input reset. Inputs A 1, A 2, A 3 the control signal for the Durch Erhöhung der Anzahl der entsprechenden Wahlsteuerung angelegt werden. Es ist klar, daß einBy increasing the number of the corresponding dial control can be created. It is clear that a Eingänge kann das Setzen und Rücksetzen von meh- Auswahlsignal nie gleichzeitig an zwei oder mehrThe setting and resetting of multiple inputs can never be performed on two or more inputs at the same time reren Steuerquellen aus erfolgen. Insbesondere kann verschiedenen Steuereingängen anliegen darf. Wiemore tax sources. In particular, different control inputs can be present. As durch Vorschalten von weiteren Gattern, z. B. vor 55 schon erwähnt, kann die Anzahl der verfügbarenby connecting further gates, e.g. B. mentioned before 55, the number of available die Setzeingänge, durch eine besondere Auswahl- Eingänge durch Vorschalten getrennter UND-Gliederthe set inputs, through a special selection input through the upstream connection of separate AND elements steuerung die Übernahme von Informationen aus ver- U 5, U6 .. . vor den Erweiterungseingang E erhöhtcontrol the transfer of information from the U 5, U6 ... in front of the extension input E. schiedenen Quellen gesteuert werden. werden.different sources can be controlled. will. Der hierfür erforderliche Aufwand ist jedoch recht Durch ein Signal am Eingang 7f, das dem logischenThe effort required for this is, however, due to a signal at input 7f, which corresponds to the logical beträchtlich, da die zur Auswahlsteuerung und zum 60 Wert »0« entspricht, wird die Kippstufe zuriick-considerable, since the value for selection control and for 60 corresponds to "0", the flip-flop is reversed. Aufbau der Kippstufe selbst benötigten Gatter zu- gesetzt. Liegt gleichzeitig mit dem RücksetzsignalConstruction of the flip-flop stage itself required gates added. Is at the same time as the reset signal meist als fertige Bausteine vorliegen, die aus Gründen eine Information »1« an einem Eingang/ und einmostly available as ready-made modules, which for reasons have information »1« at an input / and a der universellen Verwendbarkeit jeweils mit Lei- Auswahlsignal an dem zugehörigen Eingang .4, souniversal usability, each with a Lei selection signal at the associated input .4, see above srungs-Ausgangsstufen ausgerüstet sind. setzt sich die Information auf den Ausgang Q durch.srungs output stages are equipped. the information asserts itself on output Q. Durch die deutsche Auslegeschrift 1235 996 ist 65 Sie verschwindet jedoch mit Beendigung des Ausferner eine bistabile, aus kombinierten UND-ODER- wahlsignals wieder und wird somit in diesem Fall — Gliedern aufgebaute Schaltstufe mit mehreren einzeln wie erwünscht — nicht eingespeichert.Due to the German Auslegeschrift 1235 996 is 65, however, it disappears when the Ausferner is terminated a bistable, from combined AND-OR selection signal again and is thus in this case - Subdivided shift stage with several individually as desired - not saved.
DE19671537414 1967-11-13 1967-11-13 ASYNCHRONOUS BISTABLE TILT STEP WITH SEVERAL INDIVIDUALLY SELECTABLE SETTINGS Pending DE1537414B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19671537414 DE1537414B2 (en) 1967-11-13 1967-11-13 ASYNCHRONOUS BISTABLE TILT STEP WITH SEVERAL INDIVIDUALLY SELECTABLE SETTINGS
NL6815627A NL6815627A (en) 1967-11-13 1968-11-01
FR1591296D FR1591296A (en) 1967-11-13 1968-11-06
GB5355968A GB1199698A (en) 1967-11-13 1968-11-12 Improvements in or relating to Asynchronous Bistable Trigger Circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19671537414 DE1537414B2 (en) 1967-11-13 1967-11-13 ASYNCHRONOUS BISTABLE TILT STEP WITH SEVERAL INDIVIDUALLY SELECTABLE SETTINGS

Publications (2)

Publication Number Publication Date
DE1537414A1 DE1537414A1 (en) 1969-12-11
DE1537414B2 true DE1537414B2 (en) 1972-08-31

Family

ID=5675904

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671537414 Pending DE1537414B2 (en) 1967-11-13 1967-11-13 ASYNCHRONOUS BISTABLE TILT STEP WITH SEVERAL INDIVIDUALLY SELECTABLE SETTINGS

Country Status (4)

Country Link
DE (1) DE1537414B2 (en)
FR (1) FR1591296A (en)
GB (1) GB1199698A (en)
NL (1) NL6815627A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4224533A (en) * 1978-08-07 1980-09-23 Signetics Corporation Edge triggered flip flop with multiple clocked functions

Also Published As

Publication number Publication date
GB1199698A (en) 1970-07-22
NL6815627A (en) 1969-05-16
DE1537414A1 (en) 1969-12-11
FR1591296A (en) 1970-04-27

Similar Documents

Publication Publication Date Title
DE1537414B2 (en) ASYNCHRONOUS BISTABLE TILT STEP WITH SEVERAL INDIVIDUALLY SELECTABLE SETTINGS
DE1774168A1 (en) Transmission and storage stage for shift registers and similar arrangements
DE1537298B2 (en) Bistable multivibrator with multiple inputs
DE2061609C3 (en) Circuit arrangement for converting a code into another code
DE2140858C3 (en) Parity bit prediction circuit for a digit shifter
DE1512235C3 (en) Logical link consisting of a stripline
DE2131019A1 (en) Bidirectional switching amplifier
DE2017838C3 (en) Code signal checking circuit
DE2842331C2 (en) Delay circuit, especially for railway signal systems
DE2538462C3 (en) Bistable circuit
AT273245B (en) Circuit arrangement for an electronic locking chain
DE1293842B (en) Clock-controlled flip-flop made up of NAND gates
DE3637158C2 (en)
DE1150411B (en) Count chain working forwards and backwards
DE1263834B (en) Digital flip-flop switch with set inputs, whereby the counter switch or a certain part of the counter can be set to a certain switching state via the latter
DE1946337B2 (en) CIRCUIT ARRANGEMENT FOR AN ELECTRONIC BINARY COUNTER FOR HIGH COUNTING SPEEDS
DE3148397A1 (en) Electronic counter in 1-of-10 code
DE2935907B1 (en) Circuit arrangement for generating a symmetrical output signal
DE3800746A1 (en) Modulo-10 counter in 54321 code
DD150528A1 (en) CONTROL UNIT FOR A PRE-REVERSE COUNTER
DE1800948B2 (en) Logic networks for binary arithmetic functions - are between two registers under clock control with logic units containing mainly NAND and AND gates
DE1201405B (en) Group change lock with two transmission channels for bidirectional pulse counters
DE1132748B (en) Half adder with tunnel diodes
DE1774033A1 (en) Fill register
DE2017838B2 (en) Code signal checking circuit