DE1514416A1 - Verfahren zur Serienfertigung von Halbleiterbauelementen in Gehaeusen aus giessfaehigen Massen - Google Patents
Verfahren zur Serienfertigung von Halbleiterbauelementen in Gehaeusen aus giessfaehigen MassenInfo
- Publication number
- DE1514416A1 DE1514416A1 DE19651514416 DE1514416A DE1514416A1 DE 1514416 A1 DE1514416 A1 DE 1514416A1 DE 19651514416 DE19651514416 DE 19651514416 DE 1514416 A DE1514416 A DE 1514416A DE 1514416 A1 DE1514416 A1 DE 1514416A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- components
- low
- semiconductor components
- compounds
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45139—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
- !'Verfahren zur Serienfertigung von Halbleiterbauelementen in gehäu@en aus gießfähigen Massen:" Es ist bekati4t, zum Schutz der Bauelemente, insbesondere Halbleiterbauelemente, vor Feuchtigkeit und anderen atmosphärischen Ei»flUsseri, sowie zur Erhöhung der mechaniaöhen Stabilität, lie Halbleiterbauelemente in ein Gehäue$ nun x. $ießfühl4e@ Hdxzen oder sushdrtbaxen Kustatofeen, die bei der @etrlds@mperatux den herzustellenden Bauelementen eine feste Vergußmasse darstellen, einzubauen. bian geht dabei so vor, daß man beispielsweise mit Hilfe von Montagehorden, die auf Systemträger legierten oder gelöteten Halbleiteranordnungen mit den äußeren Elektroden verbindet und dann die Verbindungsstellen zwischen den Kontaktierungsdrähten und den Anschlüssen mit einer niedrig-schmelzenden, bei der Betriebstemperatur des herzustellenden Bauelements festen Vergußmasse umhüllt, wobei man zweckmäßigerweise Formkörper verwendet, die gleichzeitig als Gieß- und Preßform dienen und nach.Aushärtung der Vergußmasse entfernt werden. Hei einem anderen bekannten Verfahren werden die Bauelemente durch Eintauchen in gießfähige Harze mit einem Kunststoff-Gehäuse zur Erhöhung der mechanischen Stabilität und zum Schutz gegen Feuchtigkeit und andere atmosphärische Einflüsse versehen. An Stelle der gießfähigen Harze können auch aushärtbare Kunststoffe, vie beispielsweise Epoxidharze, 9ilikbnharze, Polyesterharze und Thermoplaste oder Gläser und anorganische Zemente verwendet werden. Die Aufgebe, die der Erfindung zu Grunde liegt, ist, ein rationelles Verfahren anzugeben, das es erlaubt, eine Vielzahl von Bauelementen, insbesondere von Halbleiterbauelementen, wie beispielsweise Silieiumplanardioden in Koaxialaueführung, mit einem Gehäuse zu versehen. Man geht zweckmslßigerweise bei dem Verfahren gemäß der Erfindung so vor, daß das Umhüllen der Halbleiteranordnungen und der Verbindungsstellen zwischen den Kontaktierungsdrähten und den äußeren Elektroden nit einer niedrig-schmelzenden, bei der Betriebstemperatur des herzustellenden Bauelements festen Vergußmasse in einem Formkörper vorgenommen wird, bei dem .gleichzeitig mehrere Bauelemente mit einer Vergußmasse,vorzugsweise aus Kunststoff, versehen werden, wobei der Formkörper so ausgebildet ist, daß er gleichzeitig als Gießform und als Gehäusebestandteil für die Iialbleiter-Bauelemente nach entsprechender Zerteilung der vergossenen Halbleiteranordnungen verwendet wird. Gemäß einer Weiterbildung der Erfindung ist vorgesehen, einen Forstkörper zu verwenden, der aus einem gleichartigen Material, insbesondere aus einem aushärtbaren Kunststoff, beispielsweise Epoxidharz, besteht wie die Vergußmasse, wodurch die mechanische Stabilität und der Schutz gegen äußere atmosphärische Einflüsse besonders erhöht werden. Es ist weiterhin möglich, an Stelle der Kunststoffe als Material für den Formkörper, sowie für die Vergußmasse Gläser oder keramische Massen zu verwenden. Dabei wird an Stelle des bei Kunststoffen notwendigen Aushärteprozesseß in einem Tunnelofen ein Sinter-Verfahren bei höheren Temperaturen durchgeführt. Ein: besonderer Vorzug den auf clem Erfindungogedanken beruhenden Verfahrens, ist' darin zu gehen, daß die bei. den ,fertigen Bauelementen auftretenden Schwankungen der lphysikaliechen Eigenschaften nur gering Bind, da die Hsrntellungebedingungen für die einzelnen Bauelemente infolge den Mehrfachvergussen gleich Bind. Das Verfahren gemäß der Erfindung läßt sich in gleich vorteilhafter Weise auch auf die Herstellung von Planartransistoren anwenden. Dabei wird zum Beispiel an Stelle der Montagehorden nach dem Dandmontageprinzip gearbeitet, bei dem die zu kontaktierenden Halbleiteranordnungen auf einen als Transportband für.die Halbleiteranordnungen während der folgenden Arbeitsvorgänge geeigneten Trägerkörper aus Kontaktierunggmaterial auflegiert %verderi. Das Verfahren beschränkt sich nicht nur auf die Zierstellung von Planardioden in Koaxialbauvveise oder Planartrarisietoren in Miniaturausführung nach dem Bandmontagepririzip oder nach einer oxlderen bekannten üeratellungeart, bondern kann auch bei. der Herstellung von mehrpoligen Bauelementen, beispielsweise für integrierte Schaltungen, ebenso für Widerstände und Kondensatoren Verwendet werden. Zur näheren Erläuterung der Erfindung an Hand einee Aueführungnbeigpi.ele wird nunmehr auf die Figuren 1 bi.o ä BezUg genommen. In Pigür 1 ist eine fla»ardiode in Koaxialaueführung im hängeschnitt gezeigt, bei der die beiden äußeren Elektroden 1 und 1? mit Hilfe von, Montagehorden 2 und 12 an die Systemträger 3 und 13, ,die beispielsweise aus einer, mit einer dünnen Ooldschioht versehene» fe-MI-Co-legierung bestehen, angeschweißt eipdo Auf den Syetet4tr#ger 3 _ wird nun die lialbleiteranordnu»g 4, im vorliegenden Meluieiel die flanardiode, nach einem bekannten Vexfahren aufgelltet und der mit der Halbleiteranordnung verbundene Kontaktlerungedraht der aus Gold, Aluminium,. Silber oder aus einem anderen Metalldraht besteht, an den Systomträger 1 3 angepunktet. Dann irerden, entsprechend der Fora eitles beispielsweleo aus Nunatotoff gefertigten Formkörpers 6 mehrere Halbleiteranordnungen gleichzeitig, zum Beispiel eine aua fünfzig Elementen bestehende Kette von Halbleiteranordnungen, mit einer aue@ärtbaren Vergußmasse, insbesondere au#:Eyoxid= harzen, umhüllt9 wie in .figur 2 dargestellt ist, . Figur 3 veranschaulicht, wie einzelne Bauelemente ?, im .Anis-» führungebeiepiel als ,Moden in Koaxialttuaeührup,g! die durch diö Kunststoffumhüllung vor äußeren Angriffen, inabeoondere äuch vor atmosphäriaaben Einflüssen, geschützt sind, nach; Aushärtung in r einem Wunnelofen von einer gemäß der Erfindung bergeotelltqn . Mehrfarh-Diodenleiate 8 mit 1111fe einen Sägegatter4' nbgetrannt worden `eins.
Claims (1)
- ,g t e U t a n s p r ü o s # .1@wlwwP w-wwwlll VLR 11h .r @@.@## 1. Verfahren zum aerlenmäßigen Herstellen von Bauelementen, insbeaonder von Halbleiterbauelementen, in Gehäusen aus glegfähigen Harzen, bei dem mit Hilfen von Vontagehorden die äugexen in der gleichen oder nahezu gleichen Achse angeordneten Elektroden den herzustellenden Halbleiterbauelemento mit dem Träger, auf den die Halbleiteranordnung auflegiert und der Kontaktierungadraht der Halbleitexanordnung mit den äußeren Elektroden verbunden wird, verschweißt werden, wonach die Halbleiteranördnung und die Verbindungentellenzwischen dem Kontaktierungadraht und den äußexen Elektroden mit einer niedrig#echmelzenden, bei der eetriebatemperatur des herzustellenden Bauelenente festen Vergußmasse umhüllt wird, dadurch gekennzeichnet, daß das Umhüllen der Halbleiteranordnungen und der Verbindungestellen zwischen den Kontaktierungedrähten und' den äußeren Elektroden mit einer niedrig-echmeixdnden bei der Betriebetemporalur des hetxuetellenden Bauelomente fenten Vergußmosao in einem Formkörper vorgenommen wird, bei dem gleich-
zeitig mehrere eauemehte mit einer Vergudmaeee, vorzuge-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DES0095917 | 1965-03-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1514416A1 true DE1514416A1 (de) | 1969-10-30 |
DE1514416B2 DE1514416B2 (de) | 1971-11-25 |
Family
ID=7519705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19651514416 Pending DE1514416B2 (de) | 1965-03-12 | 1965-03-12 | Verfahren zum serienmaessigen herstellen von halbleiter bauelementen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE1514416B2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105129399A (zh) * | 2015-09-19 | 2015-12-09 | 安徽华瑞半导体科技有限公司 | 二极管管芯摆料装置 |
-
1965
- 1965-03-12 DE DE19651514416 patent/DE1514416B2/de active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105129399A (zh) * | 2015-09-19 | 2015-12-09 | 安徽华瑞半导体科技有限公司 | 二极管管芯摆料装置 |
CN105129399B (zh) * | 2015-09-19 | 2017-06-30 | 安徽华瑞半导体科技有限公司 | 二极管管芯摆料装置 |
Also Published As
Publication number | Publication date |
---|---|
DE1514416B2 (de) | 1971-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3877544T2 (de) | Halter fuer elektronische komponenten, insbesondere fuer speicherkarten und auf solche weise hergestelltes produkt. | |
DE69131784T2 (de) | Halbleiteranordnung mit einer Packung | |
DE69315451T2 (de) | Chipträgerpackung für gedruckte Schaltungsplatte, wobei der Chip teilweise eingekapselt ist, und deren Herstellung | |
DE2347049C2 (de) | Verfahren zum Einkapseln von miniaturisierten Schaltungen, insbesondere Hybridschaltungen | |
EP0464394A2 (de) | Verfahren zum Herstellen einer Leuchtdiodenanzeigevorrichtung | |
DE102009033287A1 (de) | Leuchtdiode und Verfahren zur Herstellung einer Leuchtdiode | |
EP0646971A2 (de) | Zweipoliges SMT-Miniatur-Gehäuse für Halbleiterbauelemente und Verfahren zu dessen Herstellung | |
DE3381801D1 (de) | Halbleiteranordnung mit einer zwischenschicht aus einem uebergangselement und verfahren zur herstellung derselben. | |
DE4319786A1 (de) | In Kunststoff gegossene CCD-Einheit und Verfahren zu deren Herstellung | |
DE1514416A1 (de) | Verfahren zur Serienfertigung von Halbleiterbauelementen in Gehaeusen aus giessfaehigen Massen | |
DE102013207111B4 (de) | Optoelektronisches Bauelement | |
EP0071233A2 (de) | In einen Becher eingesetztes elektrisches Bauelement, Bauelementegruppe oder integrierte Schaltung | |
DE3619636A1 (de) | Gehaeuse fuer integrierte schaltkreise | |
EP0562388B1 (de) | Herstellverfahren und Herstellvorrichtung für Trägerelemente mit IC-Bausteinen in Ausweiskarten | |
DE1292755B (de) | Verfahren zum serienmaessigen Sockeln und Gehaeuseeinbau von Halbleiterbauelementen | |
DE1514422C3 (de) | Verfahren zur Serienfertigung von Halbleiterbauelementen | |
CH455051A (de) | Verfahren zum serienmässigen Anbringen von äusseren Anschlüssen an elektrische Bauelementanordnungen und zum Umhüllen dieser Bauelementanordnungen mit einer Vergussmasse | |
EP0363679A3 (de) | Verfahren zur Herstellung eines Halbleiterbauteils | |
DE69502641T2 (de) | Mit Harz eingekapseltes Halbleiterbauelement | |
EP0835523A1 (de) | Verfahren zum verpacken einer druckempfindlichen elektronischen schaltung mit einer allseitig abdichtenden schutzumhäusung | |
DE1590066A1 (de) | Giessharzisolator mit Schutzueberzug und Verfahren zu seiner Herstellung | |
EP0831564A3 (de) | Herstellungsverfahren eines Kunststoffspritzgussbauteils mit Anschlüssen | |
DE1514422A1 (de) | Herstellungsverfahren fuer Bauelemente,insbesondere fuer Halbleiterbauelemente,nach dem Bandmontageprinzip in Gehaeusen aus giessfaehigen Massen | |
DE59203599D1 (de) | Thermoplastische formmassen, verfahren zu deren herstellung und verfahren zur herstellung von formteilen aus keramik oder metall durch sintern. | |
DE3327960A1 (de) | Halbleiteranordnung in einem isolierstoffgehaeuse |