DE1449705A1

DE1449705A1 - Magnetic core memory matrix with transistor switching and dialing circuits

Info

Publication number: DE1449705A1
Application number: DE19641449705
Authority: DE
Inventors: John Ashwell
Original assignee: Automatic Telephone and Electric Co Ltd
Current assignee: Automatic Telephone and Electric Co Ltd
Priority date: 1963-07-27
Filing date: 1964-07-25
Publication date: 1968-12-19
Also published as: US3343147A; DE1449705B2; GB1085955A; FR1420400A; NL6408319A

Description

SS · MXtFBR WALL 411 · FSRNBUF 86 74 28 UND 38 41 ISSS MXtFBR WALL 411 FSRNBUF 86 74 28 AND 38 41 IS

AUTOMATIC TKEEPHOHE & ELIXJTRIC COMPAHY LTD. ciTEO GER WORKS LIVERPOOL, 7» ENGLAHDAUTOMATIC TKEEPHOHE & ELIXJTRIC COMPAHY LTD. ciTEO GER WORKS LIVERPOOL, 7 »ENGLAHD

Magnetkernspeiohermatritze mit Transistorschalt- und WählstromkreisenMagnetic core memory card with transistor switching and selector circuits

Die Erfindung bezieht sich auf Transistorschalt- und Wählstromkreise zur Verbindung eines konstanten Stromimpulssignals mit einer induktiven Last und mit besonderer Verwendung bei zusammenfallenden Stromarten magnetischer Speichersysterne.The invention relates to transistor switching and Selector circuits for connecting a constant current pulse signal to an inductive load and with particular use in the case of coincident types of current of magnetic storage systems.

;peichereinriohtungen mit zusammenfallenden Strömen umfassen eine Matritze mit sich kreuzenden Steuerleitungen mit einem magnetischen Kern an jedem Überschneidungspunkt oder an einer Anzahl von Überschneidungspunkten· Jeder magnetische Kern wird dann durch einen Impuls gesteuert, der auf jede von zwei Steuerleitungen oder auf wenigstens zwei innerhalb einer Anzahl von Steuerleitungen an dem Überschneidungepunkt übertragen wird, an welchem sich dar erforderliche Kern befindet, wobei die Anordnung derart getroffen 1st, daß der Kern erregt wird, wenn zusammenfallende Impulse auf den benötigten Übersohneidungepunkt übertragen werden. Die Kerne werden zwischen zwei Sättigungesuständen angetrieben, wobei ein Sattigungezustand willkürlioh als der Zustand "1" und_ßjjgr^ andere Sättlgunge-; Storage devices with coincident currents comprise a matrix with crossing control lines with a magnetic core at each point of intersection or at a number of points of intersection.Each magnetic core is then controlled by a pulse which is applied to each of two control lines or to at least two within a number of Control lines are transmitted at the intersection point at which the required core is located, the arrangement being such that the core is energized when coincident pulses are transmitted to the required intersection point. The cores are driven between two Sättigungesuständen, wherein a Sattigungezustand willkürlioh as the state "1" and _ß ^ jjgr other Sättlgunge-

809813/0A45809813 / 0A45

zustand als "O" angenommen wird.state is assumed to be "O".

Bei Speichermatritzen zusammenfallender Ströme ist die Gleichmäe-sigkeit der übertragenen zusammenfallenden Ströme für die Erlangung beider Sättigungszustände wesentlich. Sollte z.B. in einer Matritze mit einer einzigen Ebene einer der übertragenen zusammenfallenden Stromimpulse zur Herbeiführung einer Sättigung geringer sein als der erforderliche Halbschaltwert, dann wird der ausgewählte Kern nicht geschaltet. Andererseits, wenn einer der zusammenfallenden Stromimpulse zu groß ist, können andere als die gewählten Kerne, die zum Empfang dieses Impulses angeschlos» sen sind, getschaltet werden.In the case of storage matrices of coincident currents, there is uniformity of the transmitted coincident currents are essential for achieving both saturation states. Should e.g. be in a Die with a single level one of the transferred coincident If the current pulses to bring about saturation are less than the required half-switching value, then the selected core not switched. On the other hand, if one of the coincident current pulses is too large, other than the selected cores that are connected to receive this pulse are switched.

Außerdem ist festgestellt worden, daß ein magnetischer Kern niemals bis zur sogenannten "absoluten Sättigung" getrieben wird, denn der Antriebsstromimpuls, der zur Erlangung eines solchen Zustande erforderlich wäre, würde einen unbegrenzten Amplitudenwert haben. Aus diesem Grunde schalten unterschiedliche Stromimpulse, die auf einen magnetischen Kern übertragen werden, den Kern auf leicht unterschiedlichen Hysteresiswegen· Wenn dann ein erster Stromimpuls angewendet wird, um einen Kern zu einem ersten Sättigungszustand zu treiben und ein zweiter Strom eines anderen Werts angewendet wird, um den Kern in den entgegengesetzten Zustand zu treiben, dann wird bei erneuter Übertragung der beiden Stromimpulse nach ihrer erstmaligen Übertragung der Kern auf einem Hysteresisweg angetrieben als dem, auf welchem er bei der Übertragung des Stromes angetrieben wurde«It has also been found that a magnetic core is never driven to so-called "absolute saturation" because the drive current pulse which would be required to achieve such a state would have an unlimited amplitude value. For this reason, different current pulses transmitted to a magnetic core switch the core in slightly different hysteresis paths when a first current pulse is then applied to drive a core to a first state of saturation and a second current of a different value is applied to drive the core into the opposite state, then when the two current pulses are transmitted again after their first transmission, the core is driven on a hysteresis path than the one on which it was driven when the current was transmitted «

Da der Ausgangsstrom, der gemessen werden kann₉ in unmittelbare Beziehung zwischen dem Hystereeisweg des Sohaltvorganges steht, schwanken die Ausgangseignale, wenn nicht im wesentlichen identische Stromimpulse übertragen werden, um die magnetischen Kerne in beide Sättigungszustände zu schalten. 809813/0445Since the output current that can be measured _{9 is} directly related to the hysteresis path of the holding process, the output signals fluctuate unless essentially identical current pulses are transmitted in order to switch the magnetic cores into both saturation states. 809813/0445

BAD OPJQlMALBAD OPJQlMAL

Es ist unbedingt wünschenswert, daß SchaltStromkreise verfügbar sein sollen, um die erforderlichen "Ablese"- und "Schreib"*- stromkrelse über einen Matritzenspeicher eines Matritzenkerns vorzusehen, und diese SchaltStromkreise, die oft als Wähler bezeichnet werden, sollen darüberhinaus eine sehr kurze Betriebszelt haben, damit die Betriebsgeschwindigkeit des Speichers nicht beeinträchtigt wird· Es ist üblich, für solche Wähler TransistorStromkreise zu verwenden, und in den bekannten Anlagen ist es üblich, einen Strombegrenzungsstromkreie und primäre und sekundäre Wählerstromkreise für jede Wahl einer Reihe und Säule vorzusehen· Die Verwendung von primären und sekundären Wählern gestattet, z.B. die Benutzung einer Gesamtheit von 32 (d.h. 16 primären und 16 sekundären) Wählern in einer ^tritze mit 64 x 64 Einsätzen zusammen mit 16 Strombegrenzungs Stromkreis en anstelle von 64 Wählern und 64 Strombegrenzungestromkreisen für dieselbe Ifatritzengröße·It is imperative that switching circuits be available should be to the required "reading" - and "writing" * - stromkrelse via a matrix memory of a matrix core provide, and these switching circuits, often called voters should also be a very short company tent so that the operating speed of the memory is not affected · It is common for such Selector to use transistor circuits, and in the well-known Systems it is common to have a current limiting circuit and to provide primary and secondary voter circuits for each choice of a row and column · The use of primary and secondary voters allowed, e.g. use of a total of 32 (i.e. 16 primary and 16 secondary) Voters in a ^ tritze with 64 x 64 stakes along with 16 current limiting circuits instead of 64 selectors and 64 current limiting circuits for the same size of Ifatritz

Bestimmte Schwierigkeiten treten auf, wenn l'ransistorstromkreise für Selektoren verwendet werden und eine Speicherung großer Kapazität mit schnellem Zugang benötigt wird· Die erste Schwierigkeit, welche auftritt, ist auf die gegenelektromotorische Kraft zurückzuführen, welche an der Kernlinie erzeugt wird, wenn ein halber Stromimpuls mit dem Antriebsdraht verbunden wird· Diese gegenelektromotorische Kraft kann in einem großen Speicher in der Größenordnung von 20 bis 25 Volt liegen, und da die Emitterelektrode des sekundären Wählertransistofts mit der Kernleitung verbunden 1st, können irrtümlich nicht gewählte Selektoren geschaltet werden. Die zweite Schwierigkeit tritt mit Bezug auf die Krafthandhabungskapazitäten für die verwendeten Transistoren auf. Bei Schaltanlagen mitCertain difficulties arise with transistor circuits used for selectors and large capacity storage with fast access is needed · The first Difficulty that occurs is due to the back electromotive force generated at the core line is when a half current pulse is connected to the drive wire · This back electromotive force can be in a large memory on the order of 20 to 25 volts, and since the emitter electrode of the secondary selector transistor is often is connected to the core line, selectors that have not been selected by mistake can be switched. The second Difficulty arises with respect to the force handling capacities for the transistors used. For switchgear with

809813/Ü-U5 ^BAD 809813 / Ü-U5 ^BAD

konstantem Strom, muß der primäre Wählertransiator ungesättigt bleiben, um einen Antrieb der Kernleitung von einer hohen Quell eniiapea&nz zu gestatten. Jedoch sind die Transistoren ait solchen Iirafthandhabungskapazitäten relativ langsam arbeitende Vorrichtungen. Die dritte und letzte Schwierigkeit besteht wieder mit 5ezu£ auf Transistoren mit einer Krafthandhabungekapazität in der Tatsache, daß beträchtlich große Antriebsanforderungen für die Krafttransistoren befriedigt werden müssen, was die normalen logischen Ebenen, die bei den Speichersteuerstromkreisen verwendet werden, ungeeignet macht.constant current, the primary selector transistor must remain unsaturated to allow the core line to be driven from a high source eniiapea & nz. However, with such air handling capabilities, the transistors are relatively slow operating devices. The third and final difficulty, again with over-powering transistors with force-handling capacity, is the fact that considerably large drive requirements must be satisfied for the force transistors, which makes the normal logic levels used in the memory control circuits unsuitable.

Es ist die Aufgabe der Erfindung, die oben erwähnten Schwierigkeiten zu überwinden und einen verhältnismäßig billigen und leistungsfähigen transistorisierten Schalt- und Vt'ählstromkreis zur Verwendung in der Steuerung von Kernlinien in einen Matritzenspeicher eines magnetischen Kerns mit großer Kapazität und schnellem Zugang vorzusehen.It is the object of the invention to solve the above mentioned difficulties to overcome and a relatively cheap and powerful transistorized switching and Vt'ählstromkreis for use in the control of core lines in a large capacity magnetic core matrix memory and provide quick access.

Gemäß der Erfindung ist bei einer Magnetkernraatritze, die nach dem Prinzip zusammenfallender Ströme arbeiten soll und Transistorwählstromkreise benutzt, um einen aus einer Anzahl von Säulenantriebsdrähten und einen aus einer Anzahl von lieihenantriebsdrähten zu wählen, wobei die Wählstromkreise jeweils einen Strombegrenzungskreis, eine primäre Wählstufe, die zwischen dem Ausgang des Strombegrenzungskreises und einem linde des Antriebsdrahtes angeschlossen ist, und eine zweite Wahlstufe aufweisen, die mit dom anderen Ende des Antriebsdrahtes verbunden ist, dor Transistor in jedem der rtrombegrensungsstromkreise st find ig leitend biß zu einem begrenzton Zustand und wirksam mit der or-,ten uelle de« Botriobspc.tontials ver-According to the invention is in a Magnetkernraatritze, which is to operate on the principle of coincident currents and uses transistor selector circuits to select one of a number of column drive wires and one of a number of borrowed drive wires, the selector circuits each having a current limiting circuit, a primary selector stage, which between connected to the output of the current limiting circuit and a linde of the drive wire, and having a second selection stage connected to the other end of the drive wire, the transistor in each of the current limiting circuits is conductive to a limited tone state and effective with the or- ten uelle de «Botriobspc.tontials ver

8 0 9 8 13/0445 _BAD GRiGlNAL -¹J- 8 0 9 8 13/0445 _BA D GRiGlNAL - ^{1 Y-}

bund en, das an den Transistor angeschlossen ist, wenn der Antriebedraht nicht ausgewählt wird· Der Transistor ist wirksam mit einer Alternativquelle des Betriebspotentials verbunden, wenn eine dritte Wählerstufe betrieben wird, wobei die Alternativquelle des Potentials über die primäre Wählerstuije, den Antriebsdraht, die sekundäre Wählerstufe und die dritte Wählerstufe mit dem Strombegrenzungsstromkreis verbunden ist. Der Betrieb des wählenden Stromkreises ist ferart, daß die dritte Wählerstufe bei Aktivierung den Kanal eines begrenzten Stromimpulses durch den Antriebsdraht steuert, wenn die primären und sekundären Wählerstufen zum Betrieb eingerichtet sind, wobei der stromimpuls nach Beginn der Periode, während welcher die primären und sekundären Wählerstufen zum Betrieb vorbereitet sind, beginnt und vor dem Ende dieser Periode aufhört·bund en connected to the transistor when the Drive wire is not selected · The transistor operates with an alternate source of operating potential connected when a third selector stage is operated, with the alternative source of potential via the primary Wählerstuije, the drive wire, the secondary voter tier and the third selector stage is connected to the current limiting circuit. The operation of the dialing circuit is further that the third selector stage, when activated, controls the channel of a limited current pulse through the drive wire, when the primary and secondary voter stages are about to operate are set up, the current pulse after the beginning of the period during which the primary and secondary selector stages for Operations are prepared, begins and ends before the end of this period

Di· Erfindung wird aus der Beschreibung in Verbindung mit den Zeichnungen besser verstanden· Bs zeigen :The invention will be better understood from the description in conjunction with the drawings. Bs show:

Pig. 1 eine schematische Darstellung eines 64 χ 64 llagnetkernmatritzeaspeichers Pig. 1 is a schematic representation of a 64 × 64 layer network core matrix memory

und
Jig· 2 die Wähleretufen und Strombegrenzungekreise für eine Kernleitung CL in größeren Einzelheiten.and
Jig · 2 the selector steps and current limiting circles for a core line CL in greater detail.

flg. 1 zeigt zunächst nur zwei Säulenkernleitungen 1 und 64 und zwei Reihenkernleitungen ebenfalls 1 und 64· Jede Kernleitung wird zum Leoen und Schreiben benutzt, und zwar durch Umkehrung der Richtung des Stromflusses über die Leitung·flg. 1 initially shows only two column core lines 1 and 64 and two row core lines also 1 and 64 · Each core line is used for reading and writing, through Reversal of the direction of the current flow over the line

BAD ORiQtNAt - ⁶ " 809813/04^5 BAD ORiQtNAt - ⁶ " 809813/04 ^ 5

Zum Schreiben ist für jede Kernleitung eine Zeitwählstufe vorgesehen, nämlich TS1 für die Säulenkernleitung 1, ein sekundärer Wähler WYS1, ein primärer Wähler WYP1 und ein StrombegrenzungsStromkreis TXD4. Ähnlich ist zum Lesen für jede Kernleitung eine 2eitwählstufe TS4 für die Säulenkernleitung 1 vorgesehen, ein sekundärer Wähler EYS1, ein primärer Wähler RYP1 und ein Strombegrenzungsstromkreis TXD1. Sie Schreib- und Lesestromkreise sind durch die Dioden D1o» D11» D12 und D13 elektrisch voneinander getrennt, und es ist ersichtlich, daß gleiche Antriebsanordnungen für die Reihenkernleitungen vorgesehen sind* Die Blöcke in Fig. 1, welche die Zeitwähler TS1 bis TS8 darstellen, bestehen aus dem Stromkreis, der in Pig. 2 in punktierten Linien gezeigt ist und mit !DS bezeichnet ist, und die Blöcke, welche die primären und sekundären Wähler darstellen, bestehen aus demselben Stromkreis mit einigen geringen Unterschieden, die in Verbindung mit der Beschreibung der Fig· 2 im einzelnen erläutert werden· Außerdem bestehen die Blöcke in Pig· 1, welche die Strombegrenzungskreise TXD1 bis TXD8 darstellen, alle aus dem Stromkreis der in dem punktierten Rechteck enthalten ist, und »war dee Transistors TXD der Pig· 2. In Pig. 1 sind die Eingangsleitungen entsprechend der Leitung ZP in Pig. 2 für den Zeitwähler TS1, den sekundären Wähler WYS1 und den primären Wähler WYP1 mit IP1, IP2 bzw. IP3 bezeichnet, während die anderen Eingangs leitungen Pig. 1 das allgemeine Bezugszeichen IP tragen.A time selection stage is provided for each core line for writing, namely TS1 for the column core line 1, a secondary selector WYS1, a primary selector WYP1 and a current limiting circuit TXD4. It is similar to reading for any core line a 2eitwählstufe TS4 provided for the column core line 1, a secondary selector EYS1, a primary selector RYP1 and a Current limiting circuit TXD1. You write and read circuits are electrically isolated from one another by diodes D1o »D11» D12 and D13, and it can be seen that the same drive arrangements are provided for the series core lines * The blocks in Fig. 1, which represent the time selector TS1 to TS8, consist of the circuit in Pig. 2 is shown in dotted lines and labeled! DS, and the blocks that make up the Primary and secondary voters represent consist of the same circuit with some minor differences that are related will be explained in detail with the description of FIG. 2. In addition, the blocks in Pig. 1, which represent the current limiting circuits TXD1 to TXD8, all consist of the circuit contained in the dotted rectangle, and "was dee Transistor TXD of Pig · 2. In Pig. 1 are the input lines according to the line ZP in Pig. 2 for the time selector TS1, the secondary voter WYS1 and the primary voter WYP1 with IP1, IP2 or IP3, while the other input lines are Pig. 1 bear the general reference symbol IP.

Sie Kernleitungen sind in Gruppen zu acht unterteilt, und das Verfahren zum Auswählen einer Kernleitung ist derart, daß die primären Wähler je an alle Kernleitungen einer bestimmten GruppeYou core lines are divided into groups of eight, and that Method of selecting a core line is such that the primary voters each to all core lines of a given group

809813/0445809813/0445

angeschlossen sind, während die sekundären Wähler je an die entsprechenden Kernleitungen in allen gruppen angeschlossen sind. Somit ist der primäre Schreibwähler WYÜ gemäß der Darstellung in Fig. 1 mit den Kernleitungen 1 bis 8 verbunden, d.h. mit allen Kernleitungen der ersten Gruppe, während der sekundäre Schreib wähler WYS1 mit den Kernleitungen 1, 9, 7, 17, 25, 33, 41» 49 und 57 verbunden ist, d.h. mit der ersten Kernleitung in jeder der acht Gruppen. In gleicher Welse ist der primäre Lesewähler RYP1 mit den Kernleitungen 1 bis 8 verbunden, während der sekundäre Lesewähler RYS1 mit den Kernleitungen 1, 9, 17, 25, 33, 41, 49 und 57 verbunden ist. Die primären und sekundären Schreibund Lesewähler WYP2, WYS2, RYP2 und RYS2 sind in gleicher Weise angeschlossen, und ebenso sind auch die primären und sekundären Schreib- und Lesewähler WXP1, WXP2, WXS1, WXS2, RXP1, RXP2, RXS1 und RXS2 für die Reihenkernleitungen angeschlossen. Die in Klammern gezeigten Bezugszeichen, mit denen verschiedene Leitungen in Fig· 1 versehen sind, zeigen die Kernleitungen an, an welche diese Leitungen angeschlossen sind«are connected, while the secondary voters depending on the corresponding Core lines are connected in all groups. Thus, the primary write selector is WYÜ as shown in Fig. 1 connected to core lines 1 to 8, i.e. to all core lines of the first group, during the secondary write selector WYS1 is connected to core lines 1, 9, 7, 17, 25, 33, 41 »49 and 57, i.e. the first core line in each of the eight groups. In the same way, the primary read selector RYP1 is connected to the core lines 1 to 8, while the secondary Read selector RYS1 with core lines 1, 9, 17, 25, 33, 41, 49 and 57 is connected. The primary and secondary write and read selectors WYP2, WYS2, RYP2 and RYS2 are the same connected, and also the primary and secondary read and write selectors WXP1, WXP2, WXS1, WXS2, RXP1, RXP2, RXS1 and RXS2 for the row core lines connected. The reference numbers shown in brackets denote various lines in Fig. 1 indicate the core lines to which these lines are connected «

Figur 2 zeigt nur die Zeitwählstufe TS, die den Transistor TXT benutzt» im einzelnen, da die primären und sekundären Wählstufen, welche die Transistoren TXP und TXS benutzen, die gleichen sind wie die Zeitwählstufe, abgesehen davon, daß die Widerstände R2 und R3, sowie die zugeordneten Wanderloitungen WL1 und WL2 in Portfall kommen. Die Stromkreisanordnung, die den Transistor TXA benutzt, ist eine typische Auogangsstufe für einen Impulsverstärker, welcher benutzt vrird, um die ^eitwählstufe anzutreiben, während in dem Stromimpulsbegrenzungskreis der Transistor TXD benutzt wird«Figure 2 shows only the time selector stage TS, which uses the transistor TXT »in detail, since the primary and secondary selector stages, which use the transistors TXP and TXS are the same as the timer, except that the resistors R2 and R3, as well as the assigned hiking routes WL1 and WL2 come in Portfall. The circuit arrangement making up the transistor TXA is a typical output stage for a pulse amplifier, which is used to drive the selection stage, while in the current pulse limiting circuit the transistor TXD is used «

BAD ORIGINALBATH ORIGINAL

8098Ί3/ΙΗΑ58098Ί3 / ΙΗΑ5

Ia Ruhestand der Stromkreise, d.li. wenn keine magnetischen Kernlinien ausgewählt werden, leiten alle Strombegrenzungstransistoren TXD (TXD1 bis TXD8, Fig.1). Diese Transistoren sind so angeordnet, daß sie einen Normalstrom, der durch den Wert des Emitterwiderstandee RD (Fig.2) und die stabilisierte Basisspannung + VST, die mit Bezug auf die Erde positiv ist, begrenzt, leiten, £ie Diode D1 ist vorgesehen, um eine Stromquelle für den Transistor TXD zu bilden, während die anderen Wählstufentransistoren abgetrennt sind, da die Spannung -V3 negativer ist als die Spannung -V1 und diese beiden Spannungen mit Bezug auf die Erde negativ sind.Ia retirement of the circuits, d.li. if no magnetic Core lines are selected all conduct current limiting transistors TXD (TXD1 to TXD8, Fig. 1). These transistors are arranged so that they have a normal current, which is stabilized by the value of the emitter resistance RD (Fig.2) and the Base voltage + VST, which is positive with respect to earth, limited, conducting, the diode D1 is provided, to form a current source for the transistor TXD, while the other select stage transistors are disconnected, since the Voltage -V3 is more negative than voltage -V1 and these two voltages are negative with respect to earth.

Bs sei nun angenommen, daß es erv/ünscht ist, die Kernleitung CL zum Schreiben zu wählen· Es werden dann die primären und sekundären Wählstufen WYP1 und WYS1 (Mg, 1) durch den leitenden Band eines Eingangsantriebsimpulses auf den Eingangsleitungen IP2 und IP3 betätigt· Jedoch sind die !Transistoren TXP und TXS (Pig. 2) in diesen Wählerstufen nicht genügend leitend, um zu diesem Zeitpunkt einen ausreichenden Selektorstrom vorzusehen, um irgendeinen nennenswerten Einfluß auf dl magnetischen Kerne, die um die Kernleitung GIt herumgewickelt sind, auszuüben· Die Zeitdauer des Eingangsantriebsimpulses für die primären und sekundären Yi/ählerstufen wird durch die Kennlinien der Eingangstransformatoren entsprechend P1 begrenzt, und ist größer als diejenigen, die durch den Transformator P1 des Zeitwählers erzeugt wird.It is now assumed that it is desired to select the core line CL for writing · The primary and secondary selection stages WYP1 and WYS1 (Mg, 1) are then actuated by the conductive band of an input drive pulse on the input lines IP2 and IP3 · However, the transistors TXP and TXS (Pig. 2) in these selector stages are not conductive enough to provide sufficient selector current at this point in time to exert any appreciable influence on the magnetic cores that are wound around the core line GIt of the input drive pulse for the primary and secondary Yi / selector stages is limited by the characteristics of the input transformers corresponding to P1, and is greater than that generated by the transformer P1 of the timer.

Die Zeitwählerstufe TS, die den Transistor TXT benutzt, wird durch einen negativ-gehenden Rand betrieben, welcher in einem typischen Fall zwischen Ifull und -6 Volt haben kann,The time selector stage TS using the transistor TXT is operated by a negative-going margin, which in a typical case between Ifull and -6 volts,

8ü3bM 3/04458ü3bM 3/0445

und auf die Basis des Transistors !CXA übertragen wird, den Selektorstufen-Antrieb-Verstärkungsausgangstransistor· Der T'ingangsantriebsrand veranlaßt den Transistor TXA zu leiten und einen scharfen Wechsel in dem Strom der Primärwicklung des Transformators P| vorzusehen. Das Spannungsverhältnis dieses Transformators 1st so eingerichtet, daß der Wählerstufe ein Höchstspannungsantri«b erteilt wird, ohne der Klemmdiode D5 den Strom zu entziehen, wenn der Transistor TXA leitet und der Antriebsimpuls, der von dem Transformator erzeugt wird, ^Man" ist. Der Widerstand R7 in dem Kollektor des Transistors TXA ist vorgesehen, um den Kollektor strom auf einen Wert innerhalb der tfennkraft des Traneistors zu begrenzen, der benutzt wird, wenn der Transistor TXA infolg· fehlerhafter Bedingungen im Leitzustand bleibt.and transmitted to the base of transistor! CXA, the selector stage drive gain output transistor · The T 'input drive edge causes transistor TXA to conduct and a sharp change in the current of the primary winding of transformer P | to be provided. The tension of this transformer 1st arranged so that the selector stage, a Höchstspannungsantri "is issued b without the clamp diode D5 to withdraw the current when the transistor TXA passes, and the drive pulse which is generated from the transformer ^M to" is. The resistance R7 in the collector of the transistor TXA is provided in order to limit the collector current to a value within the separation force of the transistor, which is used when the transistor TXA remains in the conductive state as a result of faulty conditions.

Der Stromimpuls, der in der sekundären Wicklung des Transformators T1 erzeugt wird, wird durch die Widerstände E5 und R6 geleitet, um den Transistor TXT leitend zu machen· Der Kondensator 02 ist vorgesehen, um die Anstiegszeit des leitenden Bandes des 3tromimpulses zu verringern· Es sind zwei Sekundärwicklungen gezeigt, von denen die zweite an einen weiteren Zeitwähler (nicht gezeigt) angeschlossen ist, welcher benutst werden kann, um die Hälfte des Stapels der Magnetkernmatritz· großer Kapazität anzutreiben· Die zweite Sekundärwicklung würde natürlioh in keiner der Wählerstufen vorgesehen sein·The current pulse that is in the secondary winding of the transformer T1 generated is through resistors E5 and R6 routed to make transistor TXT conductive · The capacitor 02 is intended to be the rise time of the conductive Reduce the current pulse band · There are two secondary windings shown, the second of which is connected to a further timer (not shown) which uses can be cut to half the stack of the magnetic core matrix large capacity to drive the second secondary winding would of course not be provided in any of the selector stages

Wenn der Transistor TXT leitet, dann führen die Transistoren TXS und TXP beide Kollektoretrom und diese Transistoren führen tateächlioh den gesamten Kollektorotrom des Strombegrenzungstraneistor· TXD. Wie bereits erwähnt, ist dieser Strom derWhen the transistor TXT conducts, the transistors conduct TXS and TXP both lead collector trom and these transistors tateächlioh the entire collectorotrom of the current limiting transistor TXD. As mentioned earlier, this stream is the

809813/0445 - 10 -809813/0445 - 10 -

genau begrenzte halbe Stromimpuls der für eine Kernwahl mit zusammenfallendem Strom benötigt wird. Es ist hier zu beachten, daß es wünschenswert ist, die verfügbare Höchst spannung zum Antrieb der Kernleitung CL zu benutzen. Es ist aus diesem Grunde wichtig, daß die Wählerstufentransistoren einen so geringen Spannungsabfall aufweiten, wie es praktisch möglich ist, und im Idealfall sollten diese !transistoren gesättigt sein· Eine Sättigung verursacht jedoch eine Verzögerung in der Ausschaltung und daher ist eine Antisättigungsdiode, z.B= D4 in der Zeitwählstufe vorgesehen, um eine Sättigung zu verhindern, jedoch den Spannungsabfall an den Transistoren zu begrenzen·exactly limited half the current pulse for a core choice with coincident Electricity is needed. It should be noted here that it is desirable to use the maximum voltage available to drive of the core line CL. It is therefore important that the selector stage transistors have such a small voltage drop expand as practically possible, and ideally should These! transistors are saturated · However, it causes saturation there is a delay in the switch-off and therefore an anti-saturation diode, e.g. = D4, is provided in the time selection stage to prevent saturation, but to limit the voltage drop across the transistors

Wenn der Stromimpuls von der sekundären Wicklung des Transformators 11 vollendet ist, dann wird der Transistor TXT abgeschaltet und somit der Stromimpuls in der Kernleitung OL beendet. Die Diode D1 wird wieder als Kollektörstrom für den Transistor TXD vorgesehen. Die gegenelektromotorische Kraft, die an &&£■ Kernleitung CL aufgebaut ist, läßt den Kollektor des Transistors TKB mit Bezug auf die Erdt, positiv werden· Die gegenelektroaotorißche Kraft wird durch die Diode 332 daran gehindert, einen Wert zu erreichest; welcher &@n Transistor TXD bescJasäigen könnte· Diese Diode hindert den Kollektor des Transistor TXD daran, positiver zu werden als +V2, was innerhalb der maximalen Kollekto^/lisittsr·» umkehrneKaspannung für diesen Transistor liegt® Wenn ferner der Zeitwätolstufentransistor TX1 aß- uad abgeschaltet wird₂ dann können die augenblicklich 'großen und schnellen Spaam-iigsweshsel am dem Kollektor des Strombegreiizunget-ranslstoz' TZD & w©liÄ@ über beide Sekundärwicklungen des primären Eing©&ge'fcraaefo«9&ters mit der nicht angetriebenen Eingangewic&limg auf einer p,^iste©n Wähler stufe, die von demselben StroDibegresis'ungskreie tedlentWhen the current pulse from the secondary winding of the transformer 11 is completed, the transistor TXT is switched off and thus the current pulse in the core line OL is ended. The diode D1 is again provided as a collector current for the transistor TXD. The back electromotive force which is constructed to && £ ■ core line CL, leaves the collector of the transistor TKB with respect to the Earth to be positive · The gegenelektroaotorißche force is prevented by the diode 332 thereto, to a value Errei chest; which & @ n transistor TXD could describe · This diode prevents the collector of transistor TXD from going more positive than + V2, which is within the maximum collector voltage for this transistor is switched off ₂ then the instantaneous 'large and fast Spaam-iigsweshsel on the collector of the current excitation ranslstoz' TZD & w © liÄ @ over both secondary windings of the primary input © &ge'fcraaefo «9 & ters with the non-driven input wic & limg on a p, ^ is a voter level who is from the same StroDibegresis'ungskreie tedlent

809813/0445 bad 0R@$**k n -809813/0445 bad 0R @ $ ** k n -

für die.besondere in Präge stehende Wähl nicht benötigt wird, gekoppelt und dann zu den Sekundärwicklungen dieser nichtgewählten primären Wählerstufe rücktransformiert werden, diesen primären mahler in Betrieb setzen. Die nicht benötigte primäre Wählerstufe 1st außerdem mit der benötigten Sekunda» ren Wählerstufe verbunden, so daß zwei Kernlöitungen gewählt werden, was offensichtlich nicht geduldet werden kann·for the particular embossed dial is not required, coupled and then transformed back to the secondary windings of this unselected primary selector stage, these put the primary grinder into operation. The one not needed primary voter level is also with the required secondary » ren selector stage connected so that two core lines are selected which obviously cannot be tolerated

Um die erwähnten Schwierigkeiten zu verhindern, ist ein Translator, nämlich der Widerstand R4, der in der Zeitwählstufe gezeigt ist, sowohl in der primären als auch in der sekundären Wählstuf e vorgesehen· Der Widerstand R4 kann in der primären Wählstufe durch eine Dioda mit der Kathode einer Basis des l'ransiators TXP ersetzt werden, wenn eine wirksamere Dämpfung erforderlich ist· Saeh Beendigung des Antriebsimpuls es für die Zeitwählstufe endet der Antriebsimpuls der primären und sekundären Wälilstufe, und diese Wählstufentransistoren werden abgeschaltet«To prevent the difficulties mentioned, is a Translator, namely the resistor R4, which is in the time selection stage shown is provided in both the primary and the secondary selection stage e · The resistor R4 can be in the primary selection stage by a dioda with the cathode a base of the l'transiators TXP can be replaced if a More effective damping is required · Saeh termination of the drive pulse it ends for the time selector stage, the drive pulse of the primary and secondary waelil stage, and these selector stage transistors will be switched off «

Aus der Beschreibung geht hervor, daß d->r Strombegrenzungstransistor TXD ständig leitend ist, und daher ein "langsamer*, verhältnismäßig billiger Transistor verwandet werden kann· Da die Wählstufen vom transformator gespeist werden, sind kein· besonders ausgearbeiteten Spannungswechselstromkreise erforderlich» um den erforderlichen Antrieb für diese Stufe vorzusehen, und sie können daher in die logischen Schaltsteuereinrichtungen eingebaut werden, die fü> Speicher mit großer Kapazität und schnellem Zugang vorgesehen sind, bei denen normale logische Spannungshöhen benutzt werden· Es sind Widerstände H2 und E3 mit zugeordneten kürzenden Wanderleitungen From the description it can be seen that d-> r current limiting transistor TXD is always conductive, and therefore a "slow *, relatively cheap transistor can be used. Since the selection stages are fed by the transformer no · specially elaborated AC voltage circuits required »to provide the necessary drive for this stage and they can therefore be used in the logic switching control devices intended for large capacity and quick access storage where normal logical voltage levels are used · There are resistors H2 and E3 with associated shortening traveling lines

BAD ORIGINAL 809813/QU5BATH ORIGINAL 809813 / QU5

W3J1 und WL2 vorgesehen, um die Unterschiede in den Anstiegsjaeiten zweier !Transistoren mit hohem und niedrigem Zugewinn auszugleichen· Dieses kann wahlweise auch durch Benutzung eines gezapften Antriebstranaformators erreicht werden· Der Widerstand R1 und der Kondensator CI₉ die in der Fig. 1 nicht gezeigt sind, um die Zeichnungen nicht übermäßig kompliziert werden zu lassen, sind ale ein Ausgleichsnetz vorzusehen, um den Überschuß in den Stromimpulsen zu vermindern,. Die eigentlichen Werte werden durch das Ausmaß der Streukapazitanz beeinträchtigt, die bei einem aufgebauten Speicher auftreten·W3J1 and WL2 provided, two for the differences in the Anstiegsjaeiten! Transistors with high and low gain to compensate · This can be achieved either by using a draft Antriebstranaformators · The resistor R1 and the capacitor CI ₉ which are not shown in FIG. 1 In order not to make the drawings unduly complicated, a balancing network must always be provided to reduce the excess in the current pulses. The actual values are affected by the extent of the stray capacitance that occurs in a built-up memory.

Die Erfindung ist ixiclit auf das genaue Verfahren der Kernlinienwahli' wie es mit #ezu£ auf !"ig. 1 beschrieben wurde, beschränkt, sondern läßt sich auf jedes Verfahren anwenden, bei welchem ein primärer Wähler verwendet wird, der an ein Ende einer Kernleitung angeschlODsen ist, und einen sekundären Wähler, der an das andere Ende der Kernleitung angeschlossen ist·The invention is ixiclit to the precise method of core line selectioni ' as it was described with # ezu £ on! "ig. 1, limited, rather, it can be applied to any method that uses a primary voter attached to one end of a core line and a secondary selector connected to the other end of the core line

Die Beschreibung konzentriert sich auf n-p-n Transistoren für die Strombegrenzungs- und Wählstufentransistoren, was Jedoch in keiner Weise als Begrenzung der Erfindung auszulegen ist· Es ist klar, daß bei Einstellungen in den Spannungswerten auch p-n-p Transistoren verwendet werden können·The description focuses on n-p-n transistors for the current limiting and selection stage transistors, however is in no way to be interpreted as a limitation of the invention · It is clear that with adjustments in the voltage values also p-n-p transistors can be used

Claims

DH. ING. H. NEGENDANu. PATINTAN WALT HAHBtTKO SO · NXUBB WALI. 41 »· FXBNRUF 3β 74 SS AND 88 41 IB Ί / · / Ör / flC AUTOMATIC TELE ^ HIGH & LLJßlRIC COMPANT IffiD. SiROWGER WORKS LIVERPOOL, 7, SHGIAMD claims

1. liagnetkernspeioherniatritze, die so angeordnet ißt, daß sie nach dem Stromzusammenfallprinzip arbeitet und Transistorwählstromkreise zur Wahl eines von mehreren Säulenantriebsdrähten und eines von mehreren Reihenantriebsdrähten benutzt, dadurch gekennzeiohnet daß die Wählstromkreiee jeweils einen Strombegrenzung»- kreis (TXD), eine primäre Wähletufe (WYP1), die awisehen dem Ausgang des Strombegrenzungsstromkreises (TXDI - TXD8) und einem Ende des Antriebsdrahtes angeschlossen ist, und eine seftindäre V/äiilstufe (WYSI)₉ die an das andere linde des Antriebsdrahtes angeschlossen istι aufweisen» wobei der Transietor in jeden der StroBbegrenzungsstromkreise bis zu einem begrenzten Zustand dauernd leitet und wirksam mit einer ersten Quell· des Betriebepotentials verbunden ist, welches an den Transistor angeschlossen ist, wenn dor Antriebedraht nicht gewählt wird, und mit einer wahlweise benutzbaren Quelle eines Betriebspotentials wirksam yerbunden wird, wenn eine dritte fählerstufe in Betrieb1. liagnetkernspeioherniatritze, which eats arranged so that it works according to the current collapse principle and transistor selection circuits to select one of several column drive wires and one of several series drive wires, characterized in that the selector circuits each have a current limiting circuit (TXD), a primary selector circuit (TXD) ), which is connected to the output of the current limiting circuit (TXDI - TXD8) and one end of the drive wire, and a secondary V / Äiilstufe (WYSI) ₉ which is connected to the other side of the drive wire, with the transit gate in each of the strobe limiting circuits up to continuously conducts to a limited state and is effectively connected to a first source of operating potential, which is connected to the transistor when the drive wire is not selected, and is effectively connected to an optionally usable source of operating potential when a third fault level is in operation

BAD ORiGINAU " * "BAD ORiGINAU "*"

809813/0445809813/0445

is, the optionally usable source of the operating potential via the primary selector stage, the drive wire, the secondary voter level and the third voter level with the current limiting circuit is connected and the operation of the selector circuit is such that when setting the primary and secondary selector stages on one operation the third selector stage when activating the passage of a limited Controls the current pulse through the drive wire, the current pulse after the start of the period during which the primary and secondary voter levels are set to operate begins and before ending the Period ends

Magnetic core memory matrix according to claim 1, characterized in that the first operating potential source is connected to the current limiting ^{circuit (I 1} XD) via a diode (Dl) »which is arranged» so that it is applied in opposite directions when the third selector stage is activated and applied forward becomes when the third tier is in cows.

Magnetic core memory mattress according to claim 2 » characterized « in that a further diode (D2) is connected at one end to the current limiting circuit (TTD) and at the other end to ei.n * T further potential sources (+ V2), the diode bore being arranged in this way that it conducts and prevents damage to the current limiting circuit by the opposing electromotive force which is generated on the long-distance line (OL) when the third selector stage is switched from the actuation state to the idle state.

80981 3/044580981 3/0445

Magnetic core memory die according to claim. 1, characterized in that the selector stages are actuated by pulses via individual Eincangstransformatoren (T1), the characteristics of the transformers bind such that the duration of the input drive pulse for the primary and secondary selector stages is greater than the duration of the input drive pulse for the third selector stage ·

Magnetic core storage mat according to claim 4 t characterized in that the input transformer (T1) of a selector stage is connected to the base of the transistor (TXT) of the stages via a resistor (R6) and a point on the resistor is connected to the anode of the diode (D4) 1st, whose cathode is connected to the collector of the transistor

Ilagnetkernspeichermatritze according to claim 4 "characterized" geiohnet that a resistor (R4) is connected between the base and the center of the transit gates (TXT) in selector stages, which has such a value that it attenuates any tension support that occurs as a result of the on and Turning off the transistor in the third selector stage *

Magnetkernepeioheroatritze according to claim 1, characterized in that a resistor (R1) and a capacitor (C1), which are connected to one another in series, between the collector of the transistor (TXS) in the secondary selector stage and the emitter of the transistor gate (TXP) in the are connected to the primary electoral level

809813/0445 BAD ORIGINAL809813/0445 BATH ORIGINAL