DE1298548B

DE1298548B - Method and arrangement for increasing the operating speed of analog-digital converters

Info

Publication number: DE1298548B
Application number: DES111156A
Authority: DE
Inventors: Wilhelm; Dipl-Ing Wilhelm
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1967-08-02
Filing date: 1967-08-02
Publication date: 1969-07-03

Description

Die Erfindung bezieht sich auf ein Verfahren zur Erhöhung der Arbeitsgeschwindigkeit von nach dem Stufenverschlüßlerprinzip arbeitenden Analog-Digital-Umsetzern, bei denen zur schrittweisen Annäherung des Digitalwertes an einen umzusetzenden Analogwert eine Differenzspannung aus dem umzusetzenden Analogwert und dem dem Digitalwert des jeweiligen Ergebnisses zugeordneten Analogwert gebildet wird.The invention relates to a method for increasing the operating speed of analog-to-digital converters working according to the step encryption principle those for gradually approximating the digital value to an analog value to be converted a differential voltage from the analog value to be converted and the digital value the analog value assigned to the respective result is formed.

Es sind bereits Analog-Digital-Umsetzer bekannt, bei denen zur Annäherung eines Digitalwertes an den umzusetzenden Analogwert aus der analogen und einer dem Digitalwert entsprechenden Spannung eine Differenzspannung gebildet und schmalbandig verstärkt wird. Proportional der verstärkten Differenzspannung wird die Oszillatorfrequenz eines spannungsgesteuerten Oszillators geändert und diese in einer Mischstufe mit einer festen Frequenz verglichen. Die gebildete Differenzfrequenz wird in einem nachgeschalteten Differenzierkreis differenziert und einem bipolaren Gatterkreis zugeführt, der abhängig von der Polarität der Differenzspannung so vorgespannt ist, daß dem umkehrbaren binären Zähler nur solche Impulse zugeführt werden, die den Digitalwert dem umzusetzenden Analogwert annähern. Der Wert des Binärzählers wird in einer Digital-Analog-Umsetzung wieder in ein analoges Signal umgewandelt, das über einen Rückkopplungszweig dem Eingang des Diferenzierverstärkers zugeführt wird und dort zur Bildung der Differenzspannung zur Verfügung steht. Diese Art der Analog-Digital-Umsetzung ist sehr aufwendig. Insbesondere muß die gebildete Differenzspannung erst in vielen Stufen umgeformt werden, bis sie dem Binärzähler zugeführt werden kann. Darüber hinaus hat diese Art des Analog-Digital-Umsetzers die Eigenschaft, daß sich der Digitalwert bei einem Entscheidungsschritt unter Umständen in allen Stellen ändern kann.Analog-to-digital converters are already known in which to approximate a digital value to the analog value to be converted from the analog and one dem A voltage corresponding to the digital value is formed and narrow-banded is reinforced. The oscillator frequency is proportional to the amplified differential voltage of a voltage controlled oscillator and this in a mixer with compared to a fixed frequency. The difference frequency is formed in a downstream differential circuit differentiated and a bipolar gate circuit which is preloaded depending on the polarity of the differential voltage, that the reversible binary counter only those pulses are fed that the Approach the digital value to the analog value to be converted. The value of the binary counter becomes converted back into an analog signal in a digital-to-analog conversion, the is fed to the input of the differential amplifier via a feedback branch and is available there to form the differential voltage. This type of analog-digital conversion is very complex. In particular, the difference voltage formed must first be in many Steps are transformed until they can be fed to the binary counter. About that In addition, this type of analog-to-digital converter has the property that the If necessary, change the digital value in all places during a decision step can.

Weiterhin ist ein Analog-Digital-Umsetzer mit stufenweiser Subtraktion einer aus einem Binärwert abgeleiteten analogen Spannung von dem analogen Meßwert bekannt. Dabei wird zur Erhöhung der Umsetzgeschwindigkeit die Zeitdauer eines Verschlüsselungsschrittes umgekehrt proportional zur Höhe der Spannungsdifferenz zwischen dem analogen Meßwert und der vom Binärwert abgeleiteten Spannung gewählt. Dies berücksichtigt die Eigenschaft eines dort verwendeten Operationsverstärkers, daß seine Ansprechzeit der zu verstärkenden Spannung proportional ist.There is also an analog-to-digital converter with gradual subtraction an analog voltage derived from a binary value from the analog measured value known. The duration of an encryption step is used to increase the conversion speed inversely proportional to the level of the voltage difference between the analog measured value and the voltage derived from the binary value. This takes the property into account an operational amplifier used there that its response time to be amplified Voltage is proportional.

Wesentlich einfacher sind dagegen bekannte Analog-Digital-Umsetzer aufgebaut, die nachdem Stufenverschlüßlerprinzip arbeiten. Sie liefern mit jedem Verschlüsselungsschritt ein Bit des gesuchten Digitalwertes. Nach n Verschlüsselungsschritten findet man daher im Ergebnisregister des Analog-Digital-Umsetzers einen dem Analogwert entsprechenden Digitalwert von n Bits vor. Wird ein derartiger Analog-Digital-Umsetzer, wie allgemein üblich, mit Hilfe eines Taktes konstanter Periode gesteuert, so sind die Zeiten für jeden Verschlüsselungsschritt gleich lang. Ein solcher Analog-Digital-Umsetzer mit einem Ausbaugrad von n Bits benötigt demnach n-mal die Zeit eines Verschlüsselungsschrittes zur Umsetzung eines Analogwertes in einen Digitalwert. Die Zeit für einen Verschlüsselungsschritt wird durch die für i die vorgeschriebene Genauigkeit notwendige Meßzeit bestimmt, beispielsweise durch die Zeit, die zum Abklingen auftretender Schaltstörungen abgewartet werden muß. An die Genauigkeit des Meßvorganges werden aber von Verschlüsselungsschritt zu Verschlüsselungsschritt unterschiedliche Anforderungen gestellt, und zwar niedrige Anforderungen bei großen Differenzspannungswerten und hohe Anforderungen bei kleinen Differenzspannungswerten. Bei gleichen Meßzeiten, also gleichen Zeiten für jeden Verschlüsselungsschritt, muß daher die Taktperiode nach dem Verschlüsselungsschritt mit der höchsten Genauigkeitsanforderung bemessen werden. Da aber die höchste Genauigkeitsstufe nur verhältnismäßig selten beansprucht wird, wird damit zur Verschlüsselung eines Analogwertes in einen Digitalwert erheblich mehr Zeit aufgewendet, als eigentlich erforderlich wäre.In contrast, known analog-digital converters are much simpler built, which work according to the step encryptor principle. They deliver with everyone Encryption step one bit of the searched digital value. After n encryption steps you will therefore find an analog value in the result register of the analog-digital converter corresponding digital value of n bits. If such an analog-to-digital converter, as is generally the case, controlled with the aid of a clock with a constant period the times for each encryption step are the same. Such an analog-to-digital converter with a degree of expansion of n bits, therefore, requires n times the time of an encryption step for converting an analog value into a digital value. The time for an encryption step is determined by the measuring time required for i the prescribed accuracy, for example, by the time it takes for switching faults to subside must become. However, the accuracy of the measuring process depends on the encryption step There are different requirements for the encryption step, and low ones Requirements for large differential voltage values and high requirements for small ones Differential voltage values. With the same measuring times, i.e. the same times for everyone Encryption step, the clock period after the encryption step must therefore be dimensioned with the highest accuracy requirement. But there the highest level of accuracy is only used relatively seldom, it becomes an encryption key Analog value into a digital value significantly more time is spent than actually would be required.

Der Erfindung liegt die Aufgabe zugrunde, die Nachteile der bekannten Anordnungen zu vermeiden und insbesondere die Arbeitsgeschwindigkeit eines nach dem Stufenverschlüßlerprinzips arbeitenden Analog-Digital-Umsetzers über den bisher üblichen Rahmen hinaus zu erhöhen.The invention is based on the disadvantages of the known Avoid arrangements and especially the speed of work one after the analog-to-digital converter working over the previous usual framework to increase beyond.

Diese Aufgabe wird mit Hilfe der bereits beschriebenen Differenzspannung erfindungsgemäß dadurch gelöst, daß diese in einer Schwellwertschaltung ausgewertet wird und die Zeitdauer der aufeinanderfolgenden Verschlüsselungsschritte derart in an sich bekannter Weise der jeweiligen Differenzspannung angepaßt wird, daß sich bei einer hohen Differenzspannung ein kurzer Verschlüsselungsschritt und bei einer niedrigen Differenzspannung ein langer Verschlüsselungsschritt ergibt.This task is done with the help of the differential voltage already described solved according to the invention in that this is evaluated in a threshold value circuit and the duration of the successive encryption steps is such is adapted in a manner known per se of the respective differential voltage that a short encryption step for a high differential voltage and a low differential voltage results in a long encryption step.

Dadurch werden die Nachteile der bekannten Analog-Digital-Umsetzer vermieden und zuverlässig in besonders einfacher Weise mit erhöhter Arbeitsgeschwindigkeit und gleichzeitig bei großer Genauigkeit aus der Differenzspannung ein dem analogen Meßwert entsprechender Digitalwert erzielt.This eliminates the disadvantages of the known analog-to-digital converter avoided and reliable in a particularly simple manner with increased working speed and at the same time with great accuracy from the differential voltage to the analog Measured value corresponding digital value achieved.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigt F i g. 1 eine erfindungsgemäße Schaltungsanordnung im Rahmen eines vereinfachten Blockschaltbildes eines Analog-Digital-Umsetzers, F i g. 2 ein Impulsdiagramm zur Erläuterung der erfindungsgemäßen Gewinnung der Verschlüsselungsschritte.An embodiment of the invention is shown in the drawing and is described in more detail below. It shows F i g. 1 an inventive Circuit arrangement in the context of a simplified block diagram of an analog-digital converter, F i g. 2 is a timing diagram to explain the extraction according to the invention of FIG Encryption steps.

Bei dem in F i g. 1 dargestellten Analog-Digital-Umsetzer sind mit V 1 eine Verstärkerschaltung, mit Schl eine Schwellwertschaltung, mit E ein Ergebnisregister einschließlich seiner Steuerschaltungen und mit D und A die Digital- und die Analogseite eines Digital-Analog-Umsetzers bezeichnet. Der zu dem analogen Meßwert UM gehörende Digitalwert wird durch schrittweises Annähern an den genauen Wert gewonnen. Dabei wird von den im Ergebnisregister E erscheinenden Zwischenergebnissen stets eine entsprechende Näherungsspannung UN als analoge Größe abgeleitet. Die aus der Meßspannung UM und ,der Näherungsspannung UN gebildete Differenzspannung d U wird dann im Verstärker V 1 so weit verstärkt, daß dadurch die Kippstufen des Ergebnisregisters E neu gesetzt werden können. Der Differenzspannungsverstärker V 1 hat daneben- die Funktion eines Null-Detektors, der es gestattet, von jedem Differenzspannungswert mit möglichst hoher Genauigkeit die Polarität zu bestimmen. Je nach dem Ergebnis dieser Polaritätsbestimmung wird das Binärmuster im Ergebnisregister E des Analog-Digital-Umsetzers entsprechend verändert. Nach dem erfindungsgemäßen Verfahren wird über einen weiteren Differenzspannungsverstärker V 2 ein nachgeschaltetes, aus einem Ladekondensator C und einem Vorwiderstand R bestehendes Integrationsglied und eine sich an das Integrationsglied anschließende weitere Schwellwertschaltung Sch2 ge- wissermaßen eine unregelmäßige Taktimpulsfolge erzeugt, bei der der zeitliche Abstand zwischen zwei Taktimpulsen der jeweils erforderlichen Meßgenauigkeit angepaßt ist. Mit jeder sprungartigen Änderung der Differenzspannung d U beginnend steigt die Spannung des Ladekondensators C am Ausgang des Integrationsgliedes linear an, wobei die Steilheit des Anstiegs der Höhe der anliegenden verstärkten Differenzspannung d U proportional ist. Wird in der dem Integrationsglied nachgeschalteten SchwellwertschaltungSch2 eine positive Schwellenspannung -I- US überschritten oder eine negative Schwellenspannung - US unterschritten, so wird der Ladekondensator C des Integrationsgliedes durch kurzfristiges Betätigen eines ihm parallelliegenden Schalters S entladen und von der Schwellwertschaltung Sch 2 ein Schaltimpuls 1 zum übergang auf den nächsten Verschlüsselungsschritt abgegeben.In the case of the one shown in FIG. 1, V 1 denotes an amplifier circuit, Schl denotes a threshold value circuit, E denotes a result register including its control circuits, and D and A denote the digital and analog sides of a digital-analog converter. The digital value belonging to the analog measured value UM is obtained by gradually approaching the exact value. A corresponding approximate voltage UN is always derived as an analog variable from the intermediate results appearing in the result register E. The differential voltage d U formed from the measurement voltage UM and the approximate voltage UN is then amplified in the amplifier V 1 to such an extent that the trigger stages of the result register E can be reset. The differential voltage amplifier V 1 also has the function of a zero detector, which allows the polarity of each differential voltage value to be determined with the greatest possible accuracy. Depending on the result of this polarity determination, the binary pattern in the result register E of the analog-digital converter is changed accordingly. According to the inventive method, a charging capacitor C and a resistor R existing integration element and a subsequent to the integration element further threshold Sch2 as it were to produce a further differential voltage amplifier V 2 a downstream an irregular clock pulse sequence, wherein the time interval between two clock pulses is adapted to the measurement accuracy required in each case. Beginning with every sudden change in the differential voltage d U, the voltage of the charging capacitor C at the output of the integration element rises linearly, the steepness of the rise being proportional to the magnitude of the amplified differential voltage d U applied. If a positive threshold voltage -I- US is exceeded or a negative threshold voltage - US is exceeded in the threshold circuit Sch2 connected downstream of the integration element, the charging capacitor C of the integration element is discharged by briefly pressing a parallel switch S and a switching pulse 1 is transmitted from the threshold circuit Sch 2 submitted to the next encryption step.

An Hand des in F i g. 2 abgebildeten Impulsdiagramms lassen sich die einzelnen Vorgänge besser überblicken. über die Zeit t sind in F i g. 2 a die vom Analog-Digital-Umsetzer gebildete treppenförmige Differenzspannung d U, in F i g. 2b der Verlauf der Kondensatorspannung uc am Ausgang des Integrationsgliedes und in F i g. 2 c die Folge der gewonnenen Schaltimpulse 1 aufgetragen.On the basis of the in FIG. 2 shown pulse diagram, the have a better overview of individual processes. over time t are shown in FIG. 2 a the dated Analog-digital converter formed step-shaped differential voltage d U, in F i g. 2b the course of the capacitor voltage uc at the output of the integration element and in Fig. 2 c, the sequence of switching pulses 1 obtained is plotted.

Das erfindungsgemäße Verfahren besitzt den Vorteil, ,daß die Prüfzeit T, die abgewartet werden muß, bis das Ergebnis einer Polaritätsprüfung vorliegt, nach der Höhe der zu bewertenden Differenzspannung d U gewählt wird. So ergeben sich, wie aus F i g. 2 zu ersehen ist, bei hohen Differenzspannungen d U kurze Prüfzeiten T und bei niedrigen Differenzspannungen d U lange Prüfzeiten T. Das bedeutet, daß gerade dann, wenn genau gemessen werden muß, also bei kleinen Differenzspannungen d U, viel Zeit zur Polaritätsbestimmung zur Verfügung steht und daher das Abklingen von Einschwingstörungen abgewartet werden kann. Bei großen Differenzspannungen d U, wo überlagerte Störungen keine Rolle spielen, sind die Prüfzeiten T entsprechend kurz. Insgesamt resultiert aus dieser erfindungsgemäßen Maßnahme eine wesentliche Erhöhung der Arbeitsgeschwindigkeit des Analog-Digital-Umsetzers.The method according to the invention has the advantage that the test time T, which must be waited for until the result of a polarity test is available, is selected according to the level of the differential voltage d U to be evaluated. As can be seen from FIG. 2, short test times T for high differential voltages d U and long test times T for low differential voltages d U and therefore the subsidence of transient disturbances can be awaited. In the case of large differential voltages d U, where superimposed interferences do not play a role, the test times T are correspondingly short. Overall, this measure according to the invention results in a substantial increase in the operating speed of the analog-digital converter.

Bei dem hier beschriebenen Ausführungsbeispiel wurde die besonders vorteilhafte Lösung eingeschlagen, daß sich die Zeitdauer T der Verschlüsselungsschritte umgekehrt proportional zum Betrag der jeweiligen Differenzspannung d U verhält. Daneben sind eine Reihe weiterer Ausführungsbeispiele möglich: So können z. B. im Rahmen der vorliegenden Erfindung auch aus einer regelmäßigen Taktimpulsfolge eines zentralen Taktgenerators der jeweiligen Genauigkeitsanforderung entsprechende Taktimpulse unterdrückt werden.In the embodiment described here, the special advantageous solution that the duration T of the encryption steps is inversely proportional to the amount of the respective differential voltage d U. In addition, a number of other embodiments are possible. B. in Within the scope of the present invention also from a regular clock pulse train central clock generator of the respective accuracy requirement corresponding clock pulses be suppressed.

Claims

Claims: 1. A method for increasing the operating speed of analog-digital converters working according to the step encryption principle, in which a differential voltage is formed from the analog value to be converted and the analog value assigned to the digital value of the respective result in order to gradually approximate the digital value to an analog value to be converted , characterized in thatthe differential voltage is evaluated in a threshold value circuit and the duration (T) of the successive encryption steps is adapted to the respective differential voltage (d U) in a manner known per se that a short encryption step occurs with a high differential voltage (d U) and a low differential voltage (d U) results in a long encryption step.

2. The method according to claim 1, characterized in that the duration (T) of the encryption steps is inversely proportional to the amount of the respective differential voltage (d U) .

3. Arrangement for performing a method according to claim 2, characterized in that the differential voltage (d U) supplying comparator is connected via an amplifier (V2) to an integration element consisting of an RC combination, the capacitor (C) of which at the end of a each encryption step is discharged by closing a switch (S) lying parallel to it, and that the output of the integration element is connected to the input of a threshold value circuit (Sch2), which at its output when a positive threshold voltage (-I- US) is exceeded and when it falls below a negative threshold voltage (- US) provides a switching pulse (1) for the transition to the next encryption step.