-
Die Erfindung bezieht sich auf eine Anordnung zur Verringerung der
Rechenzeit für die Differenzbildung zwischen zwei in je einer Zählkette gespeicherten
Zahlen in binär codierter Dezimaldarstellung, bei der nach einem Startsignal die
beiden Zählketten durch eine gleichzeitig eingegebene Impulsfolge aufgefüllt und
die nach Auffüllen der einen Zählkette für das Auffüllen der anderen Zählkette noch
benötigte Anzahl von Impulsen in einer dritten Zählkette gezählt werden.
-
Zur Beschleunigung eines Rechenvorgangs mit Hilfe von digitalen elektronischen
Schaltungen ist es bekannt, die Schaltung für eine möglichst hohe Impulsfolgefrequenz
auszulegen. In vielen Fällen ist es bei der Meßwertverarbeitung entweder aus meßtechnischen
Gründen nicht erforderlich, einen größeren Aufwand für hohe Impulsfolgefrequenzen
zu treiben, oder es verbietet die größere Störanfälligkeit der schnelleren Schaltungsanordnung
die Verwendung höherer Impulsfolgefrequenzen.
-
Ein elektronischer Differenzbildner kann z. B. aus drei Zählketten
bestehen. Jede dieser Zählketten soll ein Speichervermögen von 106 Bits haben. In
der ersten Zählkette sei z. B. der Wert 12 320 gespeichert und in der zweiten Zählkette
09 020. Die Differenz zwischen diesen beiden Zahlen kann dadurch gebildet werden,
daß in beiden Zählketten gleichzeitig Impulse einer bestimmten Folgefrequenz, beispielsweise
100 kHz, eingezählt werden. Erreicht die erste Zählkette ihren Endzustand - sie
enthält dann die Zahl 106 -, so wird durch einen Übertragungsimpuls eine bistabile
Kippstufe umgesteuert, diese wiederum beaufschlagt ein UND-Glied. Durch dieses UND-Glied
wird nun auch die dritte Zählkette mit den 100-kHz-Impulsen beaufschlagt, und zwar
so lange, bis durch den Übertragungsimpuls der zweiten Zählkette über die bistabile
Kippstufe das UND-Glied wieder geschlossen wird. Die Differenz der in den beiden
erstgenannten Zählketten enthaltenden Zahlen ist dann in der dritten Zählkette gespeichert.
Die Zeit, die diese Differenzbildung benötigt, wird von dem kleineren der beiden
voneinander abzuziehenden Werten bestimmt. Mit der angenommenen Zählfrequenz von
100 kHz werden bei dem gewählten Zahlenbeispiel zum Aufsummieren von 09 020 auf
106 etwa 0,91 Sekunden benötigt. Die angenommene Zählfrequenz von 100 kHz ist für
normale elektronische Meßwertverarbeitungseinrichtungen ziemlich hoch, bessere Ergebnisse
mit weniger Aufwand werden durch eine Zählfrequenz von nur 10 kHz erzielt. Die Zeit
für die Differenzbildung erhöht sich dann allerdings auf 9,1 Sekunden.
-
In der deutschen Auslegeschrift 1127 634 ist eine Einrichtung
zur Beschleunigung des Additionsvorganges bei einer elektrischen Additionsschaltung
beschrieben, mit Hilfe der die Beschleunigung dadurch erzielt wird, daß die Zähler
statt in Einerschritten in Zweierschritten fortgeschaltet werden. Demgegenüber besteht
die Aufgabe der Erfindung darin, mit einem einzigen Schritt eine noch größere Beschleunigung
zu erzielen.
-
Diese Aufgabe wird erfindungsgemäß bei einer Anordnung zur Verringerung
der Rechenzeit für die Differenzbildung zwischen zwei in je einer Zählkette gespeicherten
Zahlen in binär codierter Dezimaldarstellung, bei der nach einem Startsignal die
beiden Zählketten durch eine gleichzeitig eingegebene Impulsfolge aufgefüllt und
die nach Auffüllen der einen Zählkette für das Auffüllen der anderen Zählkette noch
benötigte Anzahl von Impulsen in einer dritten Zählkette gezählt werden, gemäß der
Erfindung dadurch gelöst, daß einander entsprechende Stufen voneinander im Ziffernwert
entsprechenden Flip-Flop-Schaltungen der höchsten Dekaden der beiden Zählketten
über entkoppelnde Dioden miteinander verbunden sind und die Verbindungspunkte einerseits
über je einen Widerstand an einem Potential, das dem Ausgangspotential der Stufen
im nicht markierten Zustand der Flip-Flop-Schaltungen entspricht, andererseits über
je einen Kondensator an einem dem Ausgangspotential der Stufen im markierten Zustand
der Flip-Flop-;;Schaltungen entsprechenden Potential liegen und die Verbindungspunkte
über entkoppelnde Dioden an Steuereingängen der miteinander verbundenen Stufen angeschlossen
sind und die nicht an den Verbindungspunkten liegenden Anschlüsse der Kondensatoren
von einem durch das Startsignal für die Differenzbildung gesteuerten Schalter auf
das über die Widerstände an die Verbindungspunkte angeschlossene Potential durchschaltbar
sind und so durch das Startsignal die eweils höchsten Dekaden der beiden Zählketten
um- den gleichen Betrag aufgefüllt werden.
-
Die Erfindung erweist sich als besonders vorteilhaft, wenn es sich
um eine Differenzbildung zwischen zwei nur wenig voneinander verschiedenen Meßwerten
handelt. Derartige Rechenaufgaben entstehen beispielsweise bei der automatischen
Kabelader-Widerstandsmessung. Die Erfindung gestattet dabei eine wesentliche Verkürzung
der Rechenzeit.
-
Ein Ausführungsbeispiel der Erfindung wird an Hand zweier Figuren
näher erläutert.
-
F i g. 1 stellt eine bekannte Schaltungsanordnung zur digitalen Differenzbildung
zwischen zwei Meßwerten dar; F i g. 2 stellt eine Schaltungsanordnung zur Verringerung
der Rechenzeit bei einer Schaltung nach der F i g. 1 dar.
-
In den Zählketten I und II der F i g. 1 sind zwei voneinander abzuziehende
Zahlen gespeichert. Von einem Impulsgenerator G werden den beiden Zählketten I und
II parallel Impulse zugeführt, mit denen die Zählketten voll gezählt werden. Gleichzeitig
liegt der Ausgang des Impulsgenerators G am Eingang eines UND-Gliedes T, an dessen
Ausgang eine dritte Zählkette III angeschlossen ist. Sobald die mit der größeren
Zahl beladene Zählkette voll ist, gibt sie einen Übertragungsimpuls an eine bistabile
Kippstufe FF ab. Ein Ausgangsimpuls dieser bistabilen Kippstufe gelangt an das UND-Glied
T und macht dieses durchlässig für die Zählimpulse des Generators G. Diese Impulse
werden in die Zählkette III eingezählt, und zwar so lange, bis auch die mit der
kleineren Zahl gespeicherte Kette der ersten beiden Zählketten aufgefüllt ist und
ein davon ausgehender Übertragungsimpuls die bistabile Kippstufe FF umstellt, worauf
ein Ausgangsimpuls der Kippstufe das UND-Glied wieder schließt.
-
In F i g. 2 sind die jeweils höchsten Dekaden der beiden Zählketten
I und II dargestellt. Sie bestehen aus Flip-Flop-Schaltungen mit an sich bekannten
nicht dargestellten Rückkopplungen, die eine Dezimalzählung ermöglichen (vgl. S
t e i n b u c h, Taschenbuch der Nachrichtenverarbeitung, 1962, S. 554 bis 556).
Die Flip-Flop-Schaltungen haben im markierten Zustand einen bestimmten Ziffernwert
(1, 2, 4, 2*). Bei der Beschreibung des Ausführungsbeispiels wird vorausgesetzt,
daß die binäre »0« durch Null-Potential und das binäre »L« durch ein negatives Potential
dargestellt wird. Ausgangsklemmen einander entsprechender
Stufen
a, a 'bis d, d'sind über entkoppelnde Dioden e miteinander verbunden. Die
Verbindungspunkte B liegen über Widerstände R an Null-Potential »0«. Dieses Potential
ist gleichzeitig das Ausgangspotential der Stufen a bis d und
ä bis d' der Flip-Flop-Schaltungen im nichtmarkierten Zustand. Die
Verbindungspunkte B sind weiterhin über Kondensatoren C mit einer Leitung verbunden,
die an einem negativen Potential »L« liegt. Das negative Potential entspricht dem
Ausgangspotential der Stufen a bis d bzw. ä bis d' im
markierten Zustand. Es ist leicht ersichtlich, daß Flip-Flop-Schaltungen gleicher
Wertigkeit, die beide nicht markiert sind, an ihrem Verbindungspunkt B Null-Potential
führen müssen. Der jeweils zugeordnete Kondensator C wird dabei aufgeladen. Die
Anordnung ist nun so eingerichtet (was im einzelnen nicht dargestellt ist), daß
ein Startsignal für die Differenzbildung gleichzeitig dazu dient, die beispielsweise
über einen Schalter ursprünglich mit dem negativen Potential L verbundene Leitung
auf Null-Potential durchzuschalten. Diejenigen Kondensatoren C, die vorher aufgeladen
waren, geben ihre Ladung ab und steuern damit über Dioden f die zugehörigen Flip-Flop-Schaltungen
um. Für das eingangs genannte Zahlenbeispiel ergibt sich folgendes: In die in F
i g. 2 dargestellten Dekaden werden die Werte 1 bzw. 0 eingegeben. Ungleich sind
daurch die Zustände der Flip-Flop-Schaltungen mit der Wertigkeit 1, d. h., die Stufe
a ist markiert, und die Stufe ä ist nicht markiert. Der gemeinsame Punkt B dieser
beiden Stufen liegt damit auf dem Potential L, und der zugehörige Kondensator C
erhält keine Ladung. Demgegenüber sind die Flip-Flop-Schaltungen 2, 4 und 2* beider
Zählketten alle im nichtmarkierten Zustand. Die dazugehörigen Kondensatoren werden
also aufgeladen. Ein Startimpuls für die Differenzbildung läßt danach diese Flip-Flop-Schaltungen
umkippen, sie werden in ihren Stufen b, e, d bzw. b', c',
d' markiert. Die Differenz wird deshalb nicht aus den ursprünglich in den
Zählketten gespeicherten Zahlen 12 320 und 09 020 gebildet, sondern aus den Zahlen
92 320 und 89 020. Die für die Differenzbildung benötigte Zeit ist dann ungefähr
0,91 Sekunden, also gleich der Zeit, die bei derlOfachen Zählfrequenz erzielt würde.