Schaltungsanordnung zur Bildung der Phasendifferenz bei einem Datenübertragungssystem
mit quatemärer Phasendifferenzumtastung Bei Datenübertragung über Fernsprechleitungen
zeichnen sich übertragungssystemee mit Phasenumtastung durch eine besonders hohe
Sicherheit gegen Störung aus. Für hohe übertragungsgeschwindigkeiten haben sich
dabei Systeme mit vier oder eventuell auch mit acht Phasenlagen als vorteilhaft
erwiesen. Im Empfänger kann eine. Phasenlage immer nur relativ zu ein-cm Bezugsträger
bestimmt werden. Ein solcher Bezugsträger existiert jedoch meist nicht, da durch
die Auf- und Abbereitung in Trägerfrequenzlagen die Sende- und Empfangsfrequenzen
nicht exakt übereinstimmen. Die Träge#rphasen auf der Sende- und Empfangsseite laufen
entsprechend der Differenzfrequenz langsam gegeneinander. Es ist bekannt, in diesen
Fällen das Verfahren der Phasenffifferenzumtastung anzuwenden. Die Nachricht liegt
dabei nicht in der absoluten Phase, bezogen auf einen festen Träger, sondern in
der Differenzphase zwischen zwei einander folgenden Impulsen. Neben der Zuordnung
der zu übertragenden Binärzeichen zu den Phasenwinkeln, und umgekehrt, sind
in diesem Fall der Phasendifferenzumtastung zusätzliche Rechenoperationen notwendig,
und zwar auf der Sendeseite die Bildung einer Phasensumme und auf der Empfangsseitedie
Phasendifferenzbildung.Circuit arrangement for forming the phase difference in a data transmission system with quaternary phase difference keying In data transmission over telephone lines, transmission systems with phase shift keying are characterized by a particularly high level of security against interference. Systems with four or possibly eight phase positions have proven to be advantageous for high transmission speeds. A. The phase position can only be determined relative to a one-cm reference carrier. However, such a reference carrier usually does not exist, since the transmission and reception frequencies do not exactly match due to the preparation and processing in carrier frequency positions. The inertia phases on the sending and receiving side run slowly against each other according to the difference frequency. It is known to use the phase difference shift keying method in these cases. The message is not in the absolute phase, related to a solid carrier, but in the difference phase between two consecutive pulses. In addition to the assignment of the binary characters to be transmitted to the phase angles, and vice versa, additional arithmetic operations are necessary in this case for phase difference keying, namely the formation of a phase sum on the transmitting side and the phase difference formation on the receiving side.
Im Fall der Phasendifferenzbildung ist der die Information enthaltende,
durch zk festgelegte k-te Phasenwinkel 2 ar aus den gesendeten Phasenwinkeln
Zk N
durch Zt und Zk und die Gleichng
zu erhalten, wobei die Komponenten des empfangenen k-ten Sendeimpulses durch
gegeben sind. Dabei bezeichnet N die Anzahl der Phasenlagen und (p. die Anfangsphase.
Die bisher bekannte Lösung dieser Aufgabe ist sehr aufwendig, indem die Differenz
der Empfangsphasen selbsttätig über ein Verzögerungsglied und Rechenschaltung gebildet
wird. Wird aber durch Ver-N-fachung des Datensignals, Mittelwertsbildung der auftretenden
Phasenschwankungen mit einem Schwingkreis und Herunterteilen der Frequenz um
N: 1 ein Referenzträger mit N-dentiger Phasenlage gewonnen,
d. h. ist
dann läßt sich die Differenzrechnung auch digital vornehmen.In the case of the formation of the phase difference, the k-th phase angle which contains the information and is defined by zk is 2 ar from the transmitted phase angles Zk N by Zt and Zk and the equation to obtain, the components of the received k-th transmission pulse through given are. N denotes the number of phase positions and (p. The initial phase. The previously known solution to this problem is very complex, in that the difference between the receiving phases is formed automatically via a delay element and arithmetic circuit of the occurring phase fluctuations with an oscillating circuit and dividing the frequency down by N: 1, a reference carrier with an N-tooth phase position is obtained, i.e. is then the difference calculation can also be carried out digitally.
Der Erlmdung liegt die Aufgabe zugrunde, eine Schaltungsanordnung
zur Bildung der Phasendifferenz bei einem Datenübertragungssystem mit quaternärer
Phasendifferenzumtastung, d. h. mit N = 4 Phasenlagen zu schaffen,
die, von den empfangenen Komponenten x" und yk des k-ten Sendeimpulses ausgehend,
ohne, Umwege die Ziffern ak, bk des zum Phasenwinkel zk gehörenden Binärzeichens
bestimmt und sich durch einen sehr einfachen Aufbau auszeichnet. Diese Aufgabe wird
erfindungsgemäß dadurch gelöst, daß zwei bistabile Kippstufen vorgesehen sind, deren
Eingängen jeweils die beiden Komponenten des demodulierten Signals zugeführt werden
und deren Ausgänge über als zweipolige übertragungsglieder dienende dynamische Und-Schaltungen
mit den Eingängen von zwei weiter-en bistabilen Kippstufen derart verbunden sind,
daß bei einer Zuordnung Z, z = Oon#, 11, Z, z =
1 ini 01, Z, z = 2 ## 00, Z, z
= 3 ## 170 der Signalphasenwinkel zu den Binärzeichen beim Hinüberschieben,
der Information von der ersten Kippstufe auf die zweite Kippstufe. eine übereinstimmung
der Information die Abgabe einer Eins, eine Nichtübereinstimmung die Abgabe einer
Null am Ausgang einer Ausgabe-Kippstufe bewirkt, die üb#er eine Oder-Schaltung mit
den Ausgän-
Cren, der zweiten Kippstufe verbunden ist, und daß Mittel
vorgesehen sind, die das Hinüberschieben, der durch die beiden Signalkomponenten
gegebenen Informationen derart nacheinander erfolgen lassen, daß die Reihenfolge
des Hinüberschi-ebens bei einer Nichtübereinstimmung der Informationen der zweiten
Kippstufen untereinander gegenüber der festgelegten Reihenfolge bei einer übereinstimmung
vertauscht wird.The explanation is based on the object of developing a circuit arrangement for forming the phase difference in a data transmission system with quaternary phase difference keying, d. H. with N = 4 phase positions which, proceeding from the received components x "and yk of the kth transmission pulse, without detours, determines the digits ak, bk of the binary character belonging to the phase angle zk and is characterized by a very simple structure The object is achieved according to the invention in that two bistable multivibrators are provided, the inputs of which are each supplied with the two components of the demodulated signal and the outputs of which are connected to the inputs of two further bistable multivibrators via dynamic AND circuits serving as two-pole transmission elements, that with an assignment Z, z = Oon #, 11, Z, z = 1 ini 01, Z, z = 2 ## 00, Z, z = 3 ## 170 the signal phase angle to the binary characters when moving the information from the first flip-flop to the second flip-flop, if the information matches the output of a one, a non-match causes a zero to be output at the output of an output flip-flop , which is connected to the outputs of the second flip-flop via an OR circuit, and that means are provided which allow the information given by the two signal components to be pushed over in such a way that the order of the overflow occurs if the information of the second flip-flops does not match with one another, the specified sequence is swapped in the event of a match.
Die Zuordnung der Binärzeichen zu den Signalphasen-winkeln wurde entsprechend
der in der F i g. 1
gezeigten Darstellung in der Phasenebene vorgenommen.
Sie ist für den Phasenwinkel Z, z = 0 11,
für den Phasenwinkel Z, z =
1 in#. 01, für den Phasenwinkel Z, z = 2 2n#-
00 und für den Phasenwinkel Z, z = 3 z## 10. Bei7#dieser
Zuordnung wurde zum einen die Notwendigkeit beachtet, die Bitfehler bei gestörten
Signalen möglichst klein zu halten, also einen Code mit dem-I-Iamming-Abstand
1 zu verwen, den. Eine weitere Bedingung ist eine CCITT-Empfehlung für Zweiphasenumtastung,
nach der der Binärziffer 1 bei Phasenumtastung die Bezugsphase oder bei Phasendiffercnzumtastun"g
kein Phasenwechsel zugeordnet ist. Als Ausgangsphasenlage To wurde gt <po
= T gewählt, so daß die Koordinatenachse als Entscheidungsgrenzen:
mitbenutzt werden können. So lassen sich die BmärzIffern in einfacher Weise durch
Komparatorverstärker, Nullverstärker oder Vorzeichenindikatoren, die die Funktion
sign, x oder sign y
bilden, bestimmen. Des weiteren wurde die Zuordüung der
Binärzeichen zu den Signalphasenwinkeln derart gewählt, daß ein wahlweiser Betrieb
von Phasenumtastung oder Phasenffifferenzumtastung möglich ist. Das bedeutet die
Verwendung der gleichen Zuordnung der Signalphasenwinkel z - 2
n zu den Binärzeichen der Nachricht und zu den Binärzeichen, die die Winkelsumme
Z - 2 z + 990 angeben.The assignment of the binary characters to the signal phase angles was carried out in accordance with that shown in FIG . 1 shown in the phase plane. It is for the phase angle Z, z = 0 11, for the phase angle Z, z = 1 in #. 01, for the phase angle Z, z = 2 2n # - 00 and for the phase angle Z, z = 3 z ## 10. With 7 # this assignment, on the one hand, the need to keep the bit errors in disturbed signals as small as possible, i.e. to use a code with the -I-lamming distance 1 , the. Another condition is a CCITT recommendation for Zweiphasenumtastung after which the binary digit 1 for phase shift keying the reference phase or Phasendiffercnzumtastun "g is assigned a phase change as the starting phase position To gt <po = T is selected so that the coordinate axis as decision boundaries. Be shared The BmärzIffern can thus be determined in a simple manner using comparator amplifiers, zero amplifiers or sign indicators that form the function sign, x or sign y This means the use of the same assignment of the signal phase angles z - 2 n to the binary characters of the message and to the binary characters which specify the angle sum Z - 2 z + 990.
In den F i g. 2 und 3 sind ein mögliches Ausführungsbeispiel
einer erfindungsgemäßen Schaltungsanordnung zur Phasendifferenzbildung bei quaternärer
Phasendifferenzumtastung sowie ein Zeitplan der Phasendifferenzbildung dargestellt,
an Hand deren Aufbau und Wirkungsweise der erfindungsgemäßen Schaltungsanordnung
noch etwas näher erläutert werden sollen.In the F i g. 2 and 3 show a possible embodiment of a circuit arrangement according to the invention for phase difference formation with quaternary phase difference keying and a time schedule for phase difference formation, the structure and mode of operation of which the circuit arrangement according to the invention will be explained in somewhat more detail.
Die beiden Komponenten x und y des demodullerte,n Empfangssignals
werden einer Anordnung Y zur Bestimmung des Vorzeichens der beiden Komponenten
zugeführt. Zu bestimmten Abtastzeiten gelangen diese in ihren Vorzeichen
bestimmten Komponenten auf eine Rechenschaltung für fortlaufende Differenzbildung,
die das Kernstück der erfindungsgemäßen Schaltungs-anordnung bildet. Sie besteht
aus den mit der Anordnung zur Vorzeichenbestimmung statisch verbundenen Kippstufen
Ki bzw. K, und den Kipp stuf-en K2 bzw. KJ, deren Eingänge über dynamische Und-Schaltungen
Ul 'bzw. U,', die als zweipolige Übertragungsglieder dienen, mit den Ausgängpn
der Kippstufen Ki bzw. Kl' verbunden sind. Die, Ausgänge der Kippstufen K 2 und
K2' sind über eine dynamische Oder-Schaltung 0 mit dem einen Eingang einer
Ausgabe-Kippstufe K , verbunden, an deren AusgangA die die Information enthaltenden
Binärzeichen in Seriendarstellung abgreifbar sind und die derart ausgebildet ist,
daß der von einer KippstufeK" 0,elieferte invertierte Schiebetakt den AusgangA der
Ausgabekippstufe K, auf 1 stellt, wenn nicht ein stärkerer Impuls von der
dynamischen Oder-Schaltung 0,
herriihrend vom Umkippen der Kippstufen, K2
bzw. K,', sie auf 0 stellt. Die Ausgänge der Kippstufen K, bzw. Kl` sind
mit den Eingängen der Kippstufen K2 bzw. K2' derart verbunden, daß die Kippstufen
K, bzw. - K2' bei übereinstimmung der Information zwischen der vorangehenden
und der nachfolgenden Kippstufe beim Hinüberschieben der Information eine Eins am
Ausgang der Ausgabekippstufe K, abgeben. Erfindungsgemäß -sind weitere Mittel vorgesehen,
die in Abhängigkeit des Inhalts der Kippstufen K2 und K.' die Reihenfolge, des Hinüberschiebens
der Information von den Kippstufen K, bzw. Kl' auf die KippstufenK2 bzw. K2'.derart
steuern, daß bei überei-nstimmung des Inhalts der Kippstufen K2 und K2' erst der
Inhalt der Kippstufe K, auf die Kippstufe K, hinübergeschoben wi.rd, um die, Ziffer
a zu bilden, während bei Nichtübereinstimmung die Reihenfolge umgekehrt wird. Die
Mittel dazu bestehen in einer Antivalenzschaltung AV, deren Eingänge mit den Ausgängen
der Kippstufen. K 2 bzW. K2' verbunden sind. Der eine Ausgang der Antivalenzstufe
A Y ist mit dem statischen Eingang der nachfolgenden Und-Schaltung U., der
komplementäre Ausgang der Antivalenzstufe A Y mit dem statischen Eingang 01 einer
nachfolgenden Und-Schaltung U4 verbunden. Die dynamischen Eingänge der bei-den Und-Schaltungen
U, und U4 sind mit dem Ausgang einer den Abtastimpuls liefernden monostabilen
Kippstufe M verbunden. Weiterhin ist eine bistabile Kippstufe K4 vorgesehen, deren
einer Eingang mit dem Ausgang der Und-Schaltung U deren anderer Ein-C
p
gang mit dem Ausgang der Und-Schaltung U4 zum Zwecke der Einstellung
der richtigen Anfangslage und deren gemeinsamer dynamischer Eingang mit dem Ausgang
der den Schiebetakt fieferhden Kippstufe K, verbunden ist. Die beiden, Ausgänge
der Kippstufe K4 sind jeweils über eine Und,-Schaltung U2
bzw. U2' mit den.
-dynamischen Eingängen der Und-Schaltungen U, bzw. Ul` verbunden. Weiterhin erfolgt
eine Verbindung des komplementären Ausganges der Kippstufe K, mit den dynamischen
Eingängen U2
bzw. Uj.The two components x and y of the demodulated, n received signal are fed to an arrangement Y for determining the sign of the two components. At certain sampling times, these components, which have their sign , are sent to a computing circuit for continuous subtraction, which forms the core of the circuit arrangement according to the invention. It consists of the flip-flop stages Ki or K statically connected to the arrangement for determining the sign, and the flip-flop stages K2 or KJ, the inputs of which are via dynamic AND circuits Ul 'or U, ', which serve as two-pole transmission elements, are connected to the Ausgangspn of the flip-flops Ki and Kl'. Those outputs of the flip-flops K 2 and K2 'are a dynamic OR circuit 0 an input of an output flip-flop circuit K connected to the, at whose AusgangA the binary characters containing the information can be tapped in series representation, and which is designed such that the The inverted shift clock supplied by a flip-flop K "0, sets the output A of the output flip-flop K to 1 , unless a stronger pulse from the dynamic OR circuit 0, caused by the flip-over of the flip-flops, K2 or K, ', sets it to 0. The outputs of the flip-flops K, or Kl` are connected to the inputs of the flip-flops K2 or K2 'in such a way that the flip-flops K, or - K2', if the information between the preceding and the following flip-flop is pushed over, a One at the output of the output flip-flop K. According to the invention, further means are provided which, depending on the content of the flip-flops K2 and K. ' Control the sequence of the shifting of the information from the flip-flops K or Kl 'to the flip-flops K2 or K2' in such a way that if the contents of the flip-flops K2 and K2 'match, only the content of the flip-flop K is transferred to the flip-flop K, is shifted over to form the digit a, while the order is reversed if they do not match an output of the Antivalenzstufe AY is subsequent aND circuit connected to the static input of the next aND circuit U., the complementary output of the Antivalenzstufe AY with the static input 01 of a U4. the dynamic inputs of the in-the aND circuits U, and U4 are connected to the output of a monostable multivibrator supplying the sampling pulse M. A bistable multivibrator K4 is also provided, one input of which is connected to the output of the AND circuit U d is older other A-C p gear to the output of the AND circuit U4 for the purpose of setting the proper initial position and their common dynamic input to the output of the shift clock fieferhden K flip-flop, respectively. The two, outputs of the flip-flop K4 are each via an AND, circuit U2 and U2 'with the. -dynamic inputs of the AND circuits U, or Ul` connected. The complementary output of the trigger stage K is also connected to the dynamic inputs U2 and Uj.
An Hand des in der F ig. 3 dargestellten Zeitplanes der Phasendifferenzbildüng
ist di#e- Wirkungsweise der in der F i g. 2 dargestellten erfmdungsgemäßen
Schaltungsanordnung leicht zu übersehen, wobei die unterschiedliche Vorzeichendefinition
von Signalspannung zu Binärzeichen zu beachten ist:
Zu übertragen sei die Informationsfolge 10, 01, 00,
10, wobei die einzelnen
Binärzeichen in Gruppen zu zwei Bits, sogenannten Dibits, zusammengefaßt sind. Eine
solche Informationszeichenfolge wird bei der Phasendifferenzumtastung durch die
Sendeimpulse 00, 01, 00, 11, 10 übertragen, die auf dcr Sendeseite durch
Summenbildung entsprechend der Gleichung
gebildet wurden. In den Kippstufen K, bzw. Kl' sind jeweils die Komponenten Ak,
Bk des k-ten Sendeimpulses
ZK gespeichert, während in den Kippstufen
K, bzw. K,' die Komponenten A k - 1, Bk - , des vorhergehenden
Sendeimpulses Z,(_, gespeichert sind. Wie aus dem Zeitplan ersichtlich, ergibt
das Hinüberschieben der Null von der Kippstufe Ki auf die Kippstufe K", die vom
vorhergehenden Sendeimpuls eine Null enthält, am Ausgang A der Ausgabekippstufe
eine Eins, da eine übereinstimmung der Information in den Kippstufen K, und K, vorliegt.
Dagegen ergibt das Hinüberschieben der Eins von der Kippsttife Kl` auf die Kippstufe
KJ, die vom vorhergehenden Sendeimpuls eine Null enthält, am Ausgang A eine
Null. Als Phasendifferenz ergibt sich also die zu übertragende Informationszeichenfolge
10 (a # 1, b 0).
Nunmehr enthalten die Kippstufen K,
und K, die Binärzeichen 0 und 1. Da in diesem Fall die beiden Kippstufen
K, bzw. K2" in ihrem Inhalt nicht übereinstimmen, wird die Reihenfolge des Hinüberschiebens
geändert, so daß zuerst die Null von der Kippstufe K,' auf die eine Eins enthaltene
Kippstufe, K2' hinübergeschoben wird, was eine Null (a
= 0) am Ausgang A ergibt. Sodann erfolgt ein Hinüberschieben
der Null von der Kippstufe K, auf dieeine Null enthaltende Kippstufe K2, was eine
Eins (b = 1) am AusgangA ergibt. Nnunmehr ist in den Kippstufen K,
bzw. K,' jeweils eine Null enthalten, so daß beim nächsten Hinüberschieben wieder
die normale Reihenfolge eingehalten wird. Auf diese Weise erfolgt mit der erfindüngsgemäßen
Schaltungsanordnung in einfacher Weise eine Seriendarstellung der zu übertragenden
Informationszeichenfolge aus den Komponenten der empfangenen Sendeimpulse.Using the in fig. The time schedule of phase difference formation shown in FIG. 3 is the mode of action of the one in FIG. 2 easy to overlook the circuit arrangement according to the invention, whereby the different definition of the sign from signal voltage to binary characters must be observed: The information sequence 10, 01, 00, 10 is to be transmitted, the individual binary characters being combined in groups of two bits, so-called dibits. Such an information character sequence is transmitted in the phase difference keying by the transmission pulses 00, 01, 00, 11, 10 , which on the transmission side by summing according to the equation were formed. The components Ak, Bk of the k-th transmission pulse ZK are stored in the flip-flops K, or Kl ', while the components A k - 1, Bk - , of the previous transmission pulse Z, (_ , are stored. As can be seen from the schedule, the shifting of the zero from the flip-flop Ki to the flip-flop K ", which contains a zero from the previous transmission pulse, results in a one at the output A of the output flip-flop, since the information in the Flip-flops K, and K, are present. On the other hand, shifting the one from the flip-flop Kl 'to the flip-flop KJ, which contains a zero from the previous transmission pulse, results in a zero at output A. The phase difference thus results in the information character sequence 10 to be transmitted (a # 1, b 0). The flip-flops K, and K now contain the binary characters 0 and 1. Since in this case the two flip-flops K or K2 "do not match in their content, the sequence of shifting over is changed, so that first the zero is shifted from the flip-flop K 'to the flip-flop' K2 'containing a one, which results in a zero (a = 0) at output A. The zero is then shifted over from the flip-flop K to the flip-flop K2 containing zero, which results in a one (b = 1) at output A. Now the flip-flops K, or K, 'each contain a zero, so that the normal sequence is maintained the next time it is pushed over. In this way, with the circuit arrangement according to the invention, a series display of the information character sequence to be transmitted from the components of the received transmission pulses takes place in a simple manner.