DE1922072C3

DE1922072C3 - Circuit arrangement for forming the phase difference in a data transmission system with quaternary phase difference keying

Info

Publication number: DE1922072C3
Application number: DE19691922072
Authority: DE
Inventors: Bernhard Dipl.-Ing 7900 Ulm Rail
Original assignee: Telefunken Patentverwertungs GmbH
Current assignee: Telefunken Patentverwertungs GmbH
Filing date: 1969-04-30
Publication date: 1978-01-12

Description

und der im Empfänger auszurechnenden Difisrenzphi sen winkeland the difference phi to be calculated in the recipient sen angle

Z "y (Z = 0,1,2,3) Z "y (Z = 0,1,2,3)

zu den Binärzeichen nach dem Schemato the binary characters according to the scheme

Zz= 1 =01, Zz = 1 = 01,

Z, ζ = 2 = 00, Zz= 3 = 10 Z, ζ = 2 = 00, Zz = 3 = 10

beim Hinüberschieben der Information, d. h. der binären Komponenten des empfangenen Winkels Z von der ersten Kippstufe auf die zweite Kippstufe eine Übereinstimmung der Information die Abgabe einer Eins, eine Nichtübereinstimmung die Abgabe einer Null am Ausgang einer Ausgabe-Kippstufe bewirkt, die über eine ODER-Schaltung mit den Ausgängen der zweiten Kippstufen verbunden ist, und bei der Mittel vorgesehen sind, die das Hinüberschieben der durch die beiden Signalkomponenten gegebenen Informationen derart nacheinander erfolgen lassen, daß die Reihenfolge des Hinüberschiebens bei einer Nichtübereinstimmung der Informationen der zweiten Kippstufen untereinander gegenüber der festgelegten Reihenfolge bei einer Übereinstimmung vertauscht wird, nach Patent 12 22 103, dadurch gekennzeichnet, daß die Ausgänge (Q, Q) von zwei ersten, als bistabile Kippschaltungen ausgenutzten Schaltungselementen (51, 52) mit den Eingängen (J, K) von zwei weiteren aus bistabilen Kippstufen mit vorgeordneten Vorspeichern bestehenden Schaltungselementen (53, 54) verbunden sind, in denen die zweipolige Informationsübertragung in ihre bistabilen Kippstufen mittels einer Taktimpulsfolge (A) steuerbar ist und daß für die Feststellung von Übereinstimmungen der aufeinanderfolgenden Informationen an die Eingänge (/, Κ)\ιηά Ausgänge (Q, Q) jeder der beiden weiteren Schaltungselemente (53,54) die Eingänge je einer Torschaltung (NOR I, NOR 2) und für die Feststellung der Schaltzustände der beiden weiteren Schaltungselemente^?3,54) an deren gegenseitige Ausgänge (Q, Q) weitere Torschaltungen (NOR 3, NOR 4) angeschaltet sind, deren Ausgangssignale für die Festlegung der Reihenfolge der Abgabe der Ausgangssignale der beiden ersten Torschaltungen (NOR 1, NOR 2) an die Ausgangsklemme (Ex) ausnutzbar sind.When the information is shifted over, ie the binary components of the received angle Z from the first flip-flop to the second flip-flop, a match of the information results in a one output, a non-match results in a zero output at the output of an output flip-flop, which is via an OR circuit is connected to the outputs of the second flip-flop, and in which means are provided which allow the information given by the two signal components to be pushed over one after the other in such a way that the sequence of the shift-over in the event of a non-correspondence of the information of the second flip-flop with one another compared to the specified sequence a match is interchanged, according to Patent 12 22 103, characterized in that the outputs (Q, Q) of two first circuit elements (51, 52) used as bistable flip-flops with the inputs (J, K) of two further bistable flip-flops with upstream starter Iern existing circuit elements (53, 54) are connected in which the two-pole information transmission in their bistable multivibrators can be controlled by means of a clock pulse train (A) and that for the determination of correspondences of the successive information to the inputs (/, Κ) \ ιηά outputs ( Q, Q) each of the two further circuit elements (53,54) the inputs of a gate circuit (NOR I, NOR 2) and for the determination of the switching states of the two further circuit elements ^? 3,54) at their mutual outputs (Q, Q ) further gate circuits (NOR 3, NOR 4) are switched on, the output signals of which can be used to determine the order in which the output signals of the first two gate circuits (NOR 1, NOR 2) are sent to the output terminal (Ex).

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein als Binärzähler geschaltetes, aus Vorspeichern und einer bistabilen Kippschaltung bestehendes Schaltungselement (55) vorgesehen ist, dessen Steuereingänge (preset, clear) durch eine Taktimpulsfolge (C) mittels Torschaltungen (N3, N4) an die Ausgänge der beiden weiteren Torschaltungen (NOR 3, NOR 4) anschaltbar sind und dessen Ausgangsklemmen (Q, Q) mit dan Steuereingängen von die Reihenfolge der Abgabe der Ausgangssignale an die Ausgangsklemme (Ex) festlegenden Torschaltungen (U3, U4) verbunden sind.2. Circuit arrangement according to claim 1, characterized in that a circuit element (55), which is connected as a binary counter and consists of pre-memories and a bistable multivibrator, is provided, the control inputs (preset, clear) of which by a clock pulse sequence (C) by means of gate circuits (N3, N4) can be connected to the outputs of the two further gate circuits (NOR 3, NOR 4) and whose output terminals (Q, Q) are connected to the control inputs of gate circuits (U3, U4) that determine the order in which the output signals are sent to the output terminal (Ex).

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Takteingang (el) des als Binärzähler geschalteten Schaltelementes (55) an eine um eine halbe Periode gegen die Steuerimpulsfolge (C) phasenverschobene weitere Steuerimpulsfeige (ß) angeschlossen ist3. Circuit arrangement according to claim 2, characterized in that the clock input (el) of the switching element (55) connected as a binary counter is connected to a further control pulse field (ß) which is phase-shifted by half a period with respect to the control pulse train (C)

Das Hauptpatent betrifft eine Schaltungsanordnung zur Bildung der Phasendifferenz bei einem Datenübertragungssystem mit quaternärer Phasendifferenzumtastung, bei der zwei bistabile Kippstufen vorgesehen sind, deren Eingängen jeweils die beiden Komponenten des demodulierten Signals zugeführt werden und deren Ausgänge über als zweipolige Übertragungsglieder dienende dynamische Und-Schaltungen mit den Eingängen von zwei weiteren bistabilen Kippstufen derart verbunden sind, daß bei einer Zuordnung der gesendeten PhasensummenwinkelThe main patent relates to a circuit arrangement for forming the phase difference in a data transmission system with quaternary phase difference keying, in which two bistable multivibrators are provided, the inputs of which the two components of the demodulated signal are supplied and their Outputs via dynamic AND circuits with the inputs that serve as two-pole transmission elements of two further bistable flip-flops are connected in such a way that when the sent Phase sum angle

Z y (Z = O, 1,2,3)Z y (Z = O, 1,2,3)

und der im Empfänger auszurechnenden Differenzphasenwinkel and the differential phase angle to be calculated in the receiver

ζ -y U = O, 1,2,3) ζ -y U = O, 1,2,3)

zu den Binärzeichen nach dem Schema Z, to the binary characters according to the scheme Z,

z = 0= ΙΙ,Ζ,ζ= 1 =Ol,Z,z = 2 = OO,Z,z = 3= 10 z = 0 = ΙΙ, Ζ, ζ = 1 = Ol, Z, z = 2 = OO, Z, z = 3 = 10

beim Hinüberschieben der Information, d. h. der binären Komponenten des empfangenen Winkels Z von der ersten Kippstufe auf die zweite Kippstufe eine Übereinstimmung der Information die Abgabe einer Eins (Komponente des Winkels z), eine Nichtübereinstimmung die Abgabe einer Null am Ausgang einer Ausgabe-Kippstufe bewirkt, die über eine Oder-Schaltung mit den Ausgängen der zweiten Kippstufen verbunden ist, und bei der Mittel vorgesehen sind, die das Hinüberschieben der durch die beiden Signalkomponenten gegebenen Information derart nacheinander erfolgen lassen, daß die Reihenfolge des Hinüberschiebens bei einer Nichtübereinstimmung der Informationen der zweiten Kippstufen untereinander gegenüber der festgelegten Reihenfolge bei einer Übereinstimmung vertauscht wird.when the information is shifted over, ie the binary components of the received angle Z from the first flip-flop to the second flip-flop, a match of the information results in a one (component of the angle z), a non-match results in a zero output at the output of an output flip-flop, which is connected to the outputs of the second flip-flops via an OR circuit, and in which means are provided which allow the information given by the two signal components to be pushed over one after the other in such a way that the sequence of shifting over if the information of the second flip-flop does not match are interchanged in relation to the specified sequence in the event of a match.

Die Erfindung bezieht sich auf eine Weiterbildung des Gegenstandes des Hauptpatents. Bei dem dort beschriebenen Phasendifferenzrechner werden für die Übergabe der Informationen von den beiden ersten zu den beiden zweiten Kippstufen steuerbare zweipolige dynamische Übertragungsglieder benutzt, bei denen die Reihenfolge der Übergabe der Informationen in Abhängigkeit steht von dem Schaltzustand einer durch eine Antivalenzschaltung gesteuerten Kippschaltung.The invention relates to a further development of the subject matter of the main patent. With the one described there Phase difference calculators are used to transfer the information from the first two to the two second flip-flops controllable two-pole dynamic transmission elements are used in which the The order in which the information is transferred depends on the switching status of a an antivalence circuit controlled multivibrator.

Die Antivalenzschaltung prüft ihrerseits die beiden zweiten Kippstufen auf Obereinstimmung ihrer Schaltzustände. The non-equivalence circuit in turn checks the two second flip-flops to ensure that their switching states match.

Es sind seit einiger Zeit sogenannte »integrierte Schaltungsbauelemente« verfügbar, die aus der Zusammenschaltung an sich bekannter Baugruppen bestehend, die Lösung vielfältiger digitaler Umwandlungsoperationen mit räumlich kleinsten Mitteln ermöglichen. Die mit diesen Bauelementen hergestellten Anordnungen zeichnen sich bekanntlich durch größte Betriebssicherheit aus. Wird der Funktionsablauf einer Anordnung auf die besonderen Erfordernisse dieser integrierten Bauelemente ausgerichtet, so sind wesentliche technische Fortschritte erreichbar.For some time, so-called "integrated circuit components" have been available that result from the interconnection consisting of known assemblies, the solution of a wide range of digital conversion operations make possible with the smallest possible space. Draw the arrangements made with these components is known to be characterized by the greatest operational reliability. If the functional sequence of an arrangement is based on the The special requirements of these integrated components are oriented, so are essential technical Progress achievable.

Der Erfindung liegt die Aufgabe zugrunde, den Ablauf der für die Phasendifferenzberechnung erforderlichen digitalen Operationen derart einzurichten, daß der Schaltungsaufbau mit integrierten Bauelementen durchführbar istThe invention is based on the problem of the sequence of the phases required for calculating the phase difference to set up digital operations in such a way that the circuit construction can be carried out with integrated components is

Diese Aufgabe wird dadurch gelöst, daß die Ausgänge von zwei ersten, als bistabile Kippschaltungen ausgenutzten Schaltungselementen mit den Eingängen von zwei weiteren aus bistabilen Kippstufen mit vorgeordneten Vorspeichern bestehenden Schaltelementen, sogenannten J K Flip-Flops verbunden sind, in denen die zweipolige Informationsübertragung in ihre bistabilen Kippstufen mittels einer Taktimpuslfolge steuerbar ist und daß für die Feststellung von Übereinstimmungen der aufeinanderfolgenden Informationen an die Eingänge und Ausgänge jeder der beiden weiteren Schaltelemente die Eingänge je einer Gatterschaltung und für die Feststellung der Schaltzustände der beiden weiteren Schaltelemente an deren gegenseitige Ausgänge weitere Gatterschaltungen angeschaltet sind, deren Ausgangssignale für die Festlegung der Reihenfolge der Abgabe der Ausgangssignale der beiden ersten Gatterschaltungen an die Ausgangsklemme ausnutzbar sind.This object is achieved in that the outputs of two first circuit elements, which are used as bistable multivibrators, are connected to the inputs of two further switching elements, so-called JK flip-flops, consisting of bistable multivibrators with upstream pre-memories, in which the two-pole information transmission in their bistable multivibrators is controllable by means of a clock pulse sequence and that for the determination of matches of the successive information at the inputs and outputs of each of the two further switching elements the inputs of one gate circuit and for the determination of the switching states of the two further switching elements at their mutual outputs further gate circuits are connected, their Output signals can be used to determine the order in which the output signals of the first two gate circuits are delivered to the output terminal.

Hierdurch werden die Vorteile erreicht, daß der Phasendifferenzrechner durch die Anwendung der taktgesteuerten Vorspeicherung in den bistabilen Kippschaltungen trotz der stark verringerten räumlichen Abmessungen eine verringerte Anfälligkeit für Störimpulse und eine erhöhte Betriebssicherheit aufweist. Die Vorspeicher in den Kippstufen dienen dabei als zweipolige gesteuerte Übertragungsglieder. Die Antivalenzschaltung mit ihrer Kippstufe wird eingespart. This has the advantages that the phase difference calculator by using the clock-controlled pre-storage in the bistable multivibrators despite the greatly reduced space Dimensions has a reduced susceptibility to interference pulses and increased operational reliability. The pre-storage in the flip-flops serve as two-pole controlled transmission elements. the No equivalence circuit with its flip-flop is saved.

Die Erfindung wird an Abbildungen erklärt. F i g. 1 zeigt das Schaltbild des neuen Ausführungsbeispiels eines Phasendifferenzrechners. In F i g. 2 sind die gegenseitigen Phasenlagen der benötigten Taktimpulsreihen dargestellt.The invention is explained using illustrations. F i g. 1 shows the circuit diagram of the new exemplary embodiment a phase difference calculator. In Fig. 2 are the mutual phase positions of the required clock pulse series shown.

In F i g. 1 bestehen die schematisch dargestellten Schaltungselemente Sl, S2, S3, S4 jeweils aus einer bistabilen Kippstufe mit ihren beiden Ausgängen Q und Q und zwei der bistabilen Kippstufe vorgeordneten Vorspeichern, deren Informationseingänge mit /und K bezeichnet sind. Die Übergabe der in den Vorspeichern aufgenommenen Informationen in die zugeordnete bistabile Kippstufe erfolgt aufgrund eines an der Klemme c/anliegenden Taktimpulses A. In Fig. 1, the schematically illustrated circuit elements S1, S2, S3, S4 each consist of a bistable multivibrator with its two outputs Q and Q and two pre-memories, the information inputs of which are denoted by / and K, upstream of the bistable multivibrator. The transfer of the information recorded in the pre-memories to the assigned bistable multivibrator takes place on the basis of a clock pulse A applied to terminal c /.

Die beiden Vorzeichenkomponenten sign χ und sign y des in hier nicht zu beschreibender Weise demodulierten Empfangssignals werden den beiden Elementen SI und S2 zugeführt, und zwar den Eingängen J unmittelbar und den Eingängen K über je einen Inverter Kl bzw. V2. Beim nächsten Impuls des Taktgenerators A werden die in den Vorspeichern der Elemente S1 undThe two sign components sign χ and sign y of the received signal demodulated in a manner not to be described here are fed to the two elements SI and S2, specifically to the inputs J directly and to the inputs K via an inverter Kl and V2. At the next pulse of the clock generator A , those in the preliminary memories of the elements S1 and

52 aufgenommenen Informationen in die bistabilen Kippstufen übernommen und erscheinen als statische Signale an den Ausgängen Q und Q. 52 recorded information are transferred to the bistable multivibrators and appear as static signals at the outputs Q and Q.

Die Ausgänge <?und Q der Elemente S1 und S 2 sind bei dem in F i g. 1 gezeigten Ausführungsbeispiel unmittelbar mit den Eingängen / und K der ElementeThe outputs <? And Q of the elements S1 and S 2 are in FIG. 1 embodiment shown directly with the inputs / and K of the elements

53 und S4 verbunden, so daß d>e Information unmittelbar in die Vorspeicher der letztgenannten53 and S4 connected so that the information directly into the pre-storage of the latter

ίο Elemente eingeschrieben wird. Sie wird dann beim nächstfolgenden Taktimpuls A in die zugeordneten. Kippstufen übertragen.ίο elements is inscribed. It is then assigned to the next clock pulse A in the. Transfer flip-flops.

Für die Feststellung von Übereinstimmungen zwischen den Informationen, die an den Ausgängen der Elemente Sl und S3 bzw. der Elemente S2 und S4 anliegen, sind die Torschaltungen NOR 1 bzw. NOR 2 vorgesehen. Außerdem dienen für die Feststellung von Übereinstimmungen zwischen den Informationen der Ausgänge der Elemente S3 und S4 die Torschaltung NOR 3 und für die Feststellung des Nichtübereinstimmens die Torschaltung NOR 4. The gate circuits NOR 1 and NOR 2 are provided for the determination of correspondences between the information which is present at the outputs of the elements S1 and S3 or the elements S2 and S4. In addition, the gate circuit NOR 3 is used to determine correspondences between the information from the outputs of the elements S3 and S4 and the gate circuit NOR 4 is used to determine the inconsistencies.

Jede Torschaltung NOR 1 bis NOR 4 besteht aus zwei UND-Schaltungen Ul, t/2, deren Ausgänge mit einer invertierenden ODER-Schaltung 01 verbunden sind.Each gate circuit NOR 1 to NOR 4 consists of two AND circuits Ul, t / 2, the outputs of which are connected to an inverting OR circuit 0 1.

Die Eingänge der UND-Schaltungen Ui bzw. L'2 der Torschaltung NOR 1 sind an die zueinander komplementären Ein- und Ausgänge /und Qbzw. K und Qdes Elementes S3 angeschlossen. In der gleichen Weise sind die Eingänge der UND-Schaltungen Ul, t/2 der Torschaltung NOR 2 an das Element S 4 angeschaltet.The inputs of the AND circuits Ui and L'2 of the gate circuit NOR 1 are connected to the mutually complementary inputs and outputs / and Q or K and Q of the element S3. In the same way, the inputs of the AND circuits Ul, t / 2 of the gate circuit NOR 2 are connected to the element S 4.

Bei einer Übereinstimmung der Informationen zwischen dem Eingang und Ausgang eines Elementes S3 bzw. S4 bleiben die zugeordneten UND-Schaltungen UX, U2 gesperrt, weil an ihren Eingängen zueinander komplementäre Signale anliegen. Es entsteht in dem Fall der Übereinstimmung am Ausgang der invertierenden ODER-Schaltung O 1 eine »Eins«, im entgegengesetzten Fall eine »Null«. Diese Signale liegen an je einem ersten Eingang der das Ausgangssignal bestimmenden UND-Schaltungen U3 und t/4. Bei Übereinstimmungen der Informationen zwischen den Ausgängen der beiden Elemente S3 und S4 sprechen die beiden UND-Schaltungen U1, U 2 der Torschaltung NOR3an. Im Failedes Nichtübereinstimmens sprechen dagegen die beiden UND-Schaltungen der Torschaltung NOR 4 an, weil ihre Eingänge im Gegensatz zur Torschaltung NOR3 an die zueinander komplementären Ausgänge der Elemente S3, S4 angeschaltet sind. Die Ausgänge dieser UND-Schaltungen sind jeweils zusammengefaßt, werden invertiert und einem Eingang einer negierenden UND-Schaltung Λ/3 bzw. N4 zugeführt. Der andere Eingang der negierenden UND-Schaltungen wird durch Taktimpulse C beaufschlagt, die — wie aus Fig. 2 ersichtlich ist — gegenüber den Taktimpulsen A zeitverzögert sind. Es wird daher nach dem Einwirken eines Taktimpulses C im Falle der Übereinstimmung der Informationen der Ausgänge der Elemente S3 und S4 die Klemme »preset« des Elementes S5 mit einer »Null« beaufschlagt, im Falle des Nichtübereinstimmens dagegen die Klemme »clear«. Hierbei wird das Element S5 bei preset in die Stellung Q = 1, bei clear in Q=O überführt.If the information between the input and output of an element S3 or S4 corresponds, the associated AND circuits UX, U2 remain blocked because signals that are complementary to one another are present at their inputs. In the event of a match at the output of the inverting OR circuit O 1, a “one” occurs, in the opposite case a “zero”. These signals are each applied to a first input of the AND circuits U3 and t / 4, which determine the output signal. If the information between the outputs of the two elements S3 and S4 corresponds, the two AND circuits U 1, U 2 of the gate circuit NOR3 respond. In the event of a disagreement, on the other hand, the two AND circuits of gate circuit NOR 4 respond because, in contrast to gate circuit NOR3, their inputs are connected to the mutually complementary outputs of elements S3, S4. The outputs of these AND circuits are combined, inverted and fed to an input of a negating AND circuit Λ / 3 or N4. The other input of the negating AND circuits is acted upon by clock pulses C, the -. As shown in Figure 2 can be seen - are time-delayed from the clock pulses A. Therefore, after the action of a clock pulse C , if the information from the outputs of elements S3 and S4 match, the “preset” terminal of element S5 has a “zero” applied to it, and if they do not match, the “clear” terminal. In this case, element S5 is transferred to position Q = 1 for preset, and to Q = O for clear.

lr> Falle der Übereinstimmung der Informationenlr> case of information correspondence

(>> zwischen den Ausgängen der Elemente S3, S4 wird daher der Ausgang Q des Elementes S5 beaufschlagt und folglich auch der zweite Eingang der UND-Schaltung t/3, so daß zunächst das von der Torschaltung(>> between the outputs of the elements S3, S4, the output Q of the element S5 is applied and consequently also the second input of the AND circuit t / 3, so that the gate circuit

NOR 1 anstehende Signal dem Ausgang Ex über die Torschaltung NOR 5 zugeleitet wird. Im Falle des Nichtübereinstimmens wird dagegen zunächst das von der Torschaltung NOR 2 anstehende Signal weitergeleitet. NOR 1 pending signal is fed to output Ex via gate circuit NOR 5. In the event of a disagreement, however, the signal pending from gate circuit NOR 2 is first passed on.

An die Taktgeberklemme el des Elementes 55 sind Taktimpulse B angeschaltet, die — wie aus F i g. 2 ersichtlich ist — gegenüber der Taktimpulsfolge C um eine halbe Periode verzögert sind. Außerdem sind die beiden Vorspeichereingänge JK des Elementes S 5 gemeinsam an eine geeignete Vorspannung + angeschaltet, so daß dieses Element 55 als Zählschaltung wirksam ist. Jeder eintreffende Taktimpuls B schaltet das Element 55 in die jeweils andere Lage um. Aus diesem Grunde ist zunächst derjenige Ausgang Q odei Q wirksam, der durch die Voreinstellung an der Klemmen »preset« oder »clear« aktiviert worden ist Nach dem Eintreffen des nächstfolgenden Impulses Bis! dann der jeweils andere Ausgang wirksam. Infolgedessen wird nach der Übertragung des ersten Informationszeichens des Ausganges der einen Torschaltung NOR I oder NOR2 das Informationszeichen der jeweils anderen Torschaltung übertragen. Clock pulses B are connected to the clock generator terminal el of element 55, which - as shown in FIG. 2 can be seen - compared to the clock pulse train C are delayed by half a period. In addition, the two pre-storage inputs JK of the element S 5 are connected together to a suitable bias voltage +, so that this element 55 is effective as a counting circuit. Each incoming clock pulse B switches element 55 to the other position. For this reason, the output Q or Q that has been activated by the presetting at the terminals “preset” or “clear” is effective first. After the arrival of the next pulse Bis! then the other output becomes effective. As a result, after the transmission of the first information character of the output of one gate circuit NOR I or NOR2, the information character of the other gate circuit in each case is transmitted.

Die Ausgangsspannung am Ausgang Ex ist nach CCITT (siehe (Hauptpatent) für eine logische 1 (Übereinstimmung) nicht positiv wie in der Logik sondern negativ und umgekehrt.The output voltage at output Ex is according to CCITT (see (main patent) for a logical 1 (match) not positive as in the logic but negative and vice versa.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1. Circuit arrangement for forming the phase difference in a data transmission system with quaternary phase difference keying in which two bistable multivibrators are provided, the inputs of each of which are the two components of the demodulated signal are supplied and their outputs as two-pole transmission elements Serving dynamic AND circuits with the inputs of two further bistable multivibrators are connected in such a way that when the transmitted phase sum angle is assigned

Z · -! (Z = 0,1,2,3) ' ⁵