DE1216918B

DE1216918B - Method for receiving frequency-shift keyed data characters

Info

Publication number: DE1216918B
Application number: DET28914A
Authority: DE
Inventors: Heinz Kammin
Original assignee: Telefunken Patentverwertungs GmbH
Current assignee: Telefunken Patentverwertungs GmbH
Priority date: 1965-07-01
Filing date: 1965-07-01
Publication date: 1966-05-18
Also published as: GB1154503A

Description

Verfahren zum Empfang frequenzumgetasteter Datenzeichen Die Erfindung betrifft ein Verfahren zum Empfang frequenzumgetasteter Datenzeichen und ist dadurch gekennzeichnet, daß Beginn und Polarität jeder Halbperiode der empfangenen Umtastfrequenzen festgestellt werden und daß vom Beginn jeder Halbperiode bis zu einer Entscheidungsschwelle, die zwischen den Regellängen der Umtastfrequenzhalbperioden liegt, gezählt wird und daß an dieser Entscheidungsschwelle festgestellt wird, ob die bei Beginn des Zählvorganges festgestellte Polarität noch besteht, woraus sich die jeweilige Frequenz und damit die in den Datenzeichen enthaltene Information ergibt.Method of Receiving Frequency Shift Keyed Data Characters The invention relates to a method for receiving frequency-shift keyed data characters and is thereby characterized in that the beginning and polarity of each half cycle of the received keying frequencies can be determined and that from the beginning of each half-period up to a decision threshold, which lies between the regular lengths of the keying frequency half-periods is counted and that at this decision threshold it is determined whether the at the beginning of the The polarity determined by the counting process still exists, from which the respective frequency is derived and thus results in the information contained in the data characters.

Ziel der Erfindung ist es, eine Möglichkeit aufzuzeigen, durch die die bei solchen Anordnungen bisher üblichen analog arbeitenden Demodulationseinrichtungen mit ihren bekannten Schwierigkeiten und-Nachteilen vermieden werden können.The aim of the invention is to show a possibility through which the analog demodulation devices that have hitherto been customary in such arrangements with their known difficulties and disadvantages, can be avoided.

Nachstehend soll ein Ausführungsbeispiel zur Durchführung des Verfahrens nach der Erfindung näher erläutert werden.The following is an exemplary embodiment for carrying out the method are explained in more detail according to the invention.

Zu der erfindungsgemäßen Empfangseinrichtung gehören zunächst die an sich bekannten und bei Datenübertragungssystemen gebräuchlichen Einrichtungen zur Impulsregenerierung. Die Umtastfrequenzen .gelangen von dem Übertragungsweg zunächst an einen Empfangsverstärker und werden anschließend mit Hilfe eines Schwellwertschalters in bekannter Weise zu Rechteckimpulsen regeneriert. Da der Takt der eingehenden Impulse nicht mit .dem Takt des Empfängers übereinstimmt, wird die regenerierte Rechteckimpulsfolge auf eine, mit dem Empfängertakt getastete Eingangskippschaltung gegeben. Das ursprünglich gesendete, frequenzumgetastete Signal erscheint somit im Rhythmus des Empfangstaktes an den Ausgängen der Eingangskippschaltung.The receiving device according to the invention initially includes the devices known per se and used in data transmission systems for pulse regeneration. The keying frequencies. Get from the transmission path first to a receiving amplifier and then using a threshold switch regenerated in a known manner to form square pulses. As the beat of the incoming Impulse does not match the clock of the receiver, the regenerated Rectangular pulse train to an input trigger circuit that is gated with the receiver clock given. The originally sent, frequency-shifted signal thus appears in the rhythm of the reception clock at the outputs of the input trigger circuit.

Die Telegrafiergeschwindigkeit möge in dem gewählten Beispiel 200 Baud betragen. Die Taktfrequenz des Empfängers betrage 3000 Hz, und die den beiden Polaritäten der Binärzeichen entsprechenden Umtastfrequenzen seien mit 300 Hz und 500 Hz angenommen, so daß eine Halbperiode der Umtaktfrequenzen fünf bzw. drei Perioden der Taktfrequenz andauert.The telegraph speed in the selected example should be 200 Baud. The clock frequency of the receiver is 3000 Hz, and that of the two The keying frequencies corresponding to the polarities of the binary characters are 300 Hz and 500 Hz is assumed, so that a half cycle of the clock frequencies is five or three cycles the clock frequency lasts.

Der Grundgedanke der Erfindung ist nun folgender: Zwischen den drei Perioden der Taktfrequenz je Halbperiode der Umtastfrequenz von 500 Hz und den fünf Perioden der Taktfrequenz je Halbperiode der Umtastfrequenz von 300 Hz liegt eine Entscheidungsschwelle bei vier Perioden der Taktfrequenz. Der Zeitpunkt des Beginns jeder Halbperiode und ihre Polarität wird von der Eingangskippschaltung ausgewertet. Mit Hilfe eines Zählers wird vom Beginn bis zu vier Taktperioden gezählt, also bis zur Entscheidungsschwelle. Hat sich der Zustand der Eingangs.kippschaltung bis zum Ende der vierten Taktperiode nicht geändert, so handelt es sich um eine Halbperiode .der Umtastfrequenz 300 Hz. Wird beim Prüfen am Ende der vierten Taktperiode festgestellt, daß :sich der Zustand der Eingangskippschaltung geändert hat, so handelt es sich um eine Halbperiode der Umtastfrequenz 500 Hz, da die Halbperiode kürzer als vier Taktperioden ist.The basic idea of the invention is now as follows: Between the three Periods of the clock frequency per half period of the keying frequency of 500 Hz and the five Periods of the clock frequency per half period of the keying frequency of 300 Hz is one Decision threshold for four periods of the clock frequency. The time of the start every half cycle and its polarity is evaluated by the input trigger circuit. With the help of a counter, up to four clock periods are counted from the beginning, i.e. up to to the decision threshold. Has the status of the input flip-flop switch until If not changed at the end of the fourth clock period, it is a half period .the keying frequency 300 Hz. If during testing at the end of the fourth clock period, it is determined that that: the state of the input flip-flop has changed, so it is by a half cycle of the keying frequency 500 Hz, since the half cycle is shorter than four Clock periods is.

Ist eine Halbperiode bis zur Entscheidungsschwelle noch nicht beendet, so wird der Zählvorgang hinter dieser Schwelle beendet. Ist jedoch eine Halbperiode kürzer als vier Taktperioden, so muß auch der vor der Entscheidungsschwelle eingetretene Zustandswechsel der Eingangskippschaltung festgehalten werden, und unabhängig von der bereits laufenden Zählung muß bei Eintreten des neuen Zustandes ein neuer Zählvorgang eingeleitet werden.If a half-period has not yet ended up to the decision threshold, so the counting process is ended beyond this threshold. However, it is a half-period shorter than four clock periods, the one that occurred before the decision threshold must also be State change of the input flip-flop are held, and independent of the already running counting must start a new counting process when the new status occurs be initiated.

In der Zeichnung ist für eine aus sechs bistabilen Kippschaltungen aufgebaute Empfangsschaltung, die diese Forderungen erfüllt, ein Impulsplan dargestellt, aus dem der zeitliche Zusammenhang der Binärzustände der Kippschaltungen entnommen werden kann.The drawing shows one of six flip-flops built receiving circuit that meets these requirements, a pulse plan is shown, from which the temporal relationship of the binary states of the flip-flop circuits is taken can be.

Die Empfangsschaltung arbeitet folgendermaßen: Entsprechend der Stellung der Eingangskippschaltung D werden zwei weitere Kippschaltungen A, B gesteuert. Die Kippschaltung A nimmt den Binärzustand L ein, wenn die Eingangskippschaltung D den Binärzustand 0 eingenommen hat. Der Binärzustand LderEingangskippschaltungD hat dagegen den Binärzustand L bei der Kippschaltung B zur Folge. Bei getakteten Kippschaltungen, wie sie für die .erfindungsgemäße Empfangsschaltung angenommen sind, erfolgen die Zustandswechsel der beiden weiteren Kippschaltungen A, B gegenüber denen der Eingangskippschaltung D um eine Taktzeit verzögert. Wie aus der Zeichnung weiter hervorgeht, bleibt der Binärzustand L ,der beiden Kippschaltungen A, B jeweils für die Dauer von drei Taktperioden erhalten. Außer diesen Kippschaltungen enthält die Empfangsschaltung einen- Binärzähler, der aus zwei bistabilen Kippschaltungen a, b aufgebaut ist. Dieser Zähler kann nur dann zählen, wenn eine der beiden von der Eingangskippschaltung gesteuerten Kippschaltungen A, B den Binärzustand L aufweist. Wegen der oben schon erwähnten Verzögerung der Schaltvorgänge bei einander steuernden getakteten Kippschaltungen um jeweils eine Taktzeit hat dieser Binärzähler die Stellung 2 dann erreicht, wenn seit der Zustandsänderung der Eingangskippschaltung D vier Taktzeiten vergangen sind. Bei dieser Stellung des Binärzählers wird dann geprüft, ob der den Zählvorgang auslösende Zustand der Eingangskippschaltung D noch besteht. Ist dies der Fall, so geht der Binärzähler noch in die Stellung 3 und danach zurück in die Stellung 0. Hat sich jedoch der Zustand der Eingangskippschaltung D inzwischen geändert, so wird der Zählvorgang sofort abgebrochen, und der Binärzähler geht unmittelbar in die Stellung 0.The receiving circuit works as follows: According to the position of the input trigger circuit D , two further trigger circuits A, B are controlled. The trigger circuit A assumes the binary state L when the input trigger circuit D has assumed the binary state 0. The binary state L of the input trigger circuit D, however, results in the binary state L for the trigger circuit B. In the case of clocked trigger circuits, as assumed for the receiving circuit according to the invention, the state changes of the two further trigger circuits A, B are delayed by one clock time compared to those of the input trigger circuit D. As can also be seen from the drawing, the binary state L i of the two flip-flops A, B is retained for the duration of three clock periods. In addition to these flip-flops, the receiving circuit contains a binary counter which is made up of two bistable flip-flops a, b . This counter can only count when one of the two trigger circuits A, B controlled by the input trigger circuit has the binary state L. Because of the above-mentioned delay of the switching operations with each other controlling clocked flip-flops by one clock time each, this binary counter has reached position 2 when four clock times have passed since the change of state of the input flip-flop D. When the binary counter is in this position, a check is then carried out to determine whether the state of the input flip-flop circuit D that triggered the counting process still exists. If this is the case, the binary counter goes to position 3 and then back to position 0. However, if the state of the input toggle circuit D has changed in the meantime, the counting process is aborted immediately and the binary counter goes immediately to position 0.

Immer wenn der Binärzähler die Stellung 2 erreicht hat, wird am Ende der Taktperiode eine Ausgangskippschaltung S angesteuert. Sie nimmt den Binärzustand 0 ein, wenn die Dauer der betreffenden Halbperiode größer als vier Taktperioden ist, und den Binärzustand L, wenn sich der Zustand der Eingangskippschaltung D vor Ablauf von vier Taktperioden geändert hat. An den Ausgängen der Ausgangskippschaltung S kann die ursprüngliche Information abgenommen werden.Whenever the binary counter has reached position 2, it ends the clock period an output flip-flop S is controlled. It takes the binary state 0 if the duration of the relevant half period is greater than four clock periods is, and the binary state L if the state of the input flip-flop D is before Has changed the expiration of four clock periods. At the outputs of the output trigger circuit S the original information can be removed.

In dem beschriebenen Beispiel sind die Taktfrequenz und die Umtastfrequenzen so angenommen worden, daß der Unteschied zwischen den beiden Regellängen der Halbperioden der Umtastfrequenzen und der Entscheidungsschwelle jeweils nur eine Taktzeit beträgt. In einer praktischen Empfangsschaltung wird man diesen Unterschied durch Erhöhung der Taktfrequenz auf mehrere Taktzeichen erhöhen, um eine größere Unempfindlichkeit gegenüber Verzerrungen :der Datenzeichen zu erreichen:.In the example described, the clock frequency and the keying frequencies are so assumed that the difference between the two regular lengths of the half-periods the keying frequencies and the decision threshold are each only one cycle time. In a practical receiving circuit, this difference is increased by increasing it Increase the clock frequency to several clock symbols in order to achieve greater insensitivity towards distortion: to achieve the data characters :.

Claims

Claim: method for receiving frequency-shift keyed data characters, characterized in that the beginning and polarity of each half-period of the received Shift frequencies are determined and that from the beginning of each half cycle up to a decision threshold between the regular lengths of the keying frequency half-periods is, is counted and that it is determined at this decision threshold whether the polarity determined at the beginning of the counting process still exists, which means the respective frequency and thus the information contained in the data characters results.