DE1152293B - Method for locally limited etching of neighboring pn junctions on semiconductor bodies of electrical semiconductor arrangements - Google Patents

Method for locally limited etching of neighboring pn junctions on semiconductor bodies of electrical semiconductor arrangements

Info

Publication number
DE1152293B
DE1152293B DES59420A DES0059420A DE1152293B DE 1152293 B DE1152293 B DE 1152293B DE S59420 A DES59420 A DE S59420A DE S0059420 A DES0059420 A DE S0059420A DE 1152293 B DE1152293 B DE 1152293B
Authority
DE
Germany
Prior art keywords
semiconductor
etching
liquid
junctions
arrangements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES59420A
Other languages
German (de)
Inventor
Dr Rer Nat Herbert S Dipl-Chem
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DES59420A priority Critical patent/DE1152293B/en
Publication of DE1152293B publication Critical patent/DE1152293B/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/02Local etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)

Description

Verfahren zum örtlich begrenzten Ätzen von pn-Übergängen benachbarten Flächen an Halbleiterkörpern von elektrischen Halbleiteranordnungen Die Erfindung bezieht sich auf ein Verfahren zum örtlich begrenzten Ätzen von pn-Übergängen benachbarten Flächen an Halbleiterkörpern von elektrischen Halbleiteranordnungen, wie Flächengleichrichter oder -transistoren, z. B. auf der Basis eines Halbleiters aus Germanium, Silizium oder eines anderen ähnlichen Halbleiters, an ihrem pn-Übergang. Für solche Halbleiteranordnungen ist vorgeschlagen worden, zunächst das elektrische Gleichrichter- bzw. Transistorsystem, also einschließlich der mit dem Halbleiterkörper zur Legierung gebrachten Elektroden, aufzubauen und dabei die gesamte Anordnung entweder gleichzeitig oder anschließend mit einer besonderen Grundplatte mechanisch zu verbinden. Hierbei muß dafür Sorge getragen werden, daß während des anschließenden Ätzvorganges eines pn-Überganges der Halbleiteranordnung die genannte Grundplatte nicht in nachteiliger Weise beeinflußt wird, insbesondere wenn nachträglich an ihr mechanische Verbindungen mit anderen Körpern vorgenommen werden sollen. Es ist daher erwünscht, daß die Oberfläche dieser Grundplatte für die Zwecke der Verbindung sauber gehalten ist bzw. durch den Ätzvorgang nicht nachteilig beeinträchtigt ist. Es ist aus dierzem Grunde bereits vorgeschlagen worden, bei einer Grundplatte aus unedleren Metallen diese an ihrer Oberfläche mit einem Edelmetall zu überziehen, welches durch die benutzte Ätzmittellösung nicht nachteilig beeinträchtigt werden kann. Hierbei ist aber z. B. in Betracht zu ziehen, daß oftmals ein solcher Überzug nicht so vollkommen hergestellt werden kann, daß nicht doch irgendwelche Flächen an der Grundplatte noch durch die Atzlösung beeinträchtigt werden können. Insbesondere sind auch solche Überzüge nicht geeignet, um beispielsweise einen Schweißprozeß an einer entsprechenden Grundplatte vorzunehmen.Method for localized etching of neighboring pn junctions Areas on semiconductor bodies of electrical semiconductor arrangements The invention relates to a method for localized etching of neighboring pn junctions Areas on semiconductor bodies of electrical semiconductor arrangements, such as surface rectifiers or transistors, e.g. B. on the basis of a semiconductor made of germanium, silicon or another similar semiconductor, at their pn junction. For such semiconductor arrangements it has been proposed to start with the electrical rectifier or transistor system, including the electrodes that are alloyed with the semiconductor body, build up the entire arrangement either at the same time or afterwards to be mechanically connected with a special base plate. Care must be taken here be worn that during the subsequent etching process of a pn junction the semiconductor device does not adversely affect said base plate especially if it is subsequently made mechanical connections with others Bodies are to be made. It is therefore desirable that the surface of this Base plate is kept clean for the purpose of connection or by the etching process is not adversely affected. For this reason it has already been proposed have been, with a base plate made of less noble metals this on its surface to be coated with a precious metal, which is not due to the etchant solution used can be adversely affected. But here is z. B. to consider that often such a coating cannot be produced so perfectly that but not any surfaces on the base plate nor affected by the etching solution can be. In particular, such coatings are not suitable, for example to carry out a welding process on a corresponding base plate.

Es ist bereits vorgeschlagen worden, Grundplatten aus einem unedlen Metall ohne einen besonderen Überzug zu benutzen, jedoch gleichzeitig in Verbindung mit dem Atzvorgang des pn-Überganges durch eine entsprechende Flüssigkeitsspülung dafür zu sorgen, daß keine Säure an die zu schützenden Flächen gelangt. Bei Anwendung von Wasser für die Zwecke einer solchen Bespülung bzw. Waschung der zu schützenden Flächen hat sich jedoch ergeben, da-ß, wenn die für die Ätzung benutzte konzentrierte Säure mit dem Wasser zusammenkommt, die Aggressivität dieser konzentrierten Säure gegenüber dem Material der Grundplatte, z. B. wenn diese aus Eisen besteht, in unerwünschter Weise wesentlich gesteigert werden kann, so daß damit also der erwünschte Effekt nicht erreicht wird. Der vorliegenden Erfindung liegt nun die Erkenntnis zugrunde, daß bei einem Verfahren zum örtlich begrenzten Ätzen von pn-Übergängen benachbarten Flächen an Halbleiterkörpern von elektrischen Halbleiteranordnungen ein wirksamer Schutz der genannten gegen eine nachteilige Beeinflussung durch die Ätzfiüssigkeit bzw. Säure zu neutralisierenden bzw. zu schützenden Flächen erreicht werden kann, indem erfindungsgemäß bei gleichzeitiger Spülung der gegen eine Beeinflussung durch die Ätzflüssigkeit zu schützenden Flächen der Halbleiteranordnung für die Bespülung dieser letztgenannten Flächen ein auf die Ätzfiüssigkeit zerstörend bzw. reduzierend wirkender Stoff als Spülflüssigkeit verwendet wird, der in Abhängigkeit von der Konzentration und der Zeitdauer des gegenseitigen Zusammenwirkens der beiden Stoffe - Ätzmittel und Spülflüssigkeit - mit der Ätzflüssigkeit nur begrenzt mischbar ist.It has already been proposed to base plates from a base Metal without using a special coating, but at the same time in connection with the etching process of the pn junction by flushing the liquid accordingly to ensure that no acid gets on the surfaces to be protected. When applied of water for the purpose of such flushing or washing of those to be protected However, it has been found that areas if the used for the etching concentrated Acid comes together with the water, the aggressiveness of this concentrated acid compared to the material of the base plate, e.g. B. if this consists of iron, in undesirable Way can be increased significantly, so that thus the desired effect is not achieved. The present invention is based on the knowledge that in a method for localized etching of adjacent pn junctions Areas on semiconductor bodies of electrical semiconductor arrangements an effective Protection of the aforementioned against adverse effects from the caustic liquid or surfaces to be neutralized or protected can be reached, by according to the invention with simultaneous rinsing of the against an influence the etching liquid to be protected surfaces of the semiconductor arrangement for the rinsing these last-mentioned areas have a destructive or reducing effect on the etching liquid acting substance is used as a rinsing liquid, which depends on the Concentration and the duration of the mutual interaction of the two substances - Etching agent and rinsing liquid - can only be mixed with the etching liquid to a limited extent.

Als ein bevorzugt geeignetes Mittel wurde beispielsweise Äthylalkohol erkannt. Im Sinne dieses beispielsweise genannten Stoffes können naturgemäß auch andere Alkohole oder diesen ähnliche bzw. verwandte Substanzen im Rahmen der Erfindung zur Anwendung gelangen, insoweit sie den angegebenen Bedingungen genügen. Es kommt dabei nicht auf den speziellen organischen Charakter des Stoffes an, d. h. die funktionelle Gruppe braucht nicht unbedingt z. B. eine Alkoholgruppe bzw. OH-Gruppe vom Charakter bzw. Aldehydgruppe vom Charakter zu sei.Ethyl alcohol, for example, has been recognized as a particularly suitable agent. In the context of this substance mentioned as an example, other alcohols or substances similar or related to them can naturally also be used within the scope of the invention, provided that they meet the specified conditions. It does not depend on the special organic character of the substance, ie the functional group does not necessarily need z. B. an alcohol group or OH group of character or aldehyde group of character to be.

Die Erfindung ist an sich grundsätzlich bei jeder Art der Bespülung bzw. Waschung der zu schützenden Flächen anwendbar. Vorzugsweise wird sie jedoch in Verbindung mit einem sogenannten Ätzschleuderverfahren benutzt. Bei diesem Verfahren wird die Halbleitervorrichtung in Umlauf gesetzt, und es werden gegen die zu behandelnden Flächen der Halbleiteranordnung aus Düsen die entsprechenden Flüssigkeiten, also die Ätzflüssigkeit bzw. die Waschflüssigkeit, gespritzt. Bei diesem Verfahren wird also die jeweilige Flüssigkeit kurzzeitig, nachdem sie mit den entsprechenden Flächen in Berührung gekommen ist, wieder durch Zentrifugalkraft von diesen Flächen abgeschleudert und in. entsprechenden Abläufen gefangen.In principle, the invention applies to any type of purging or washing of the surfaces to be protected. Preferably, however, it will used in connection with a so-called etching centrifugal process. In this procedure the semiconductor device is put into circulation, and there will be against those to be treated Areas of the semiconductor arrangement from nozzles the corresponding liquids, that is the etching liquid or the washing liquid, sprayed. In this procedure so the respective liquid briefly after it with the corresponding surfaces came into contact, is thrown off these surfaces again by centrifugal force and caught in. appropriate processes.

Es war für das Putzen der Oberflächen von Metallen bekannt, Reduktionsmittel zu benutzen, durch welche die Oxyd- oder Sulfidschichten, z. B. beim Silber, wieder in das reine Metall verwandelt werden sollen. Es ist ferner zum Reinigen feinerer Eisen- und Stahlgegenstände die Benutzung von Reduktionsmitteln angegeben worden, welche keine schädlichen Nachwirkungen, wie erneute Rostbildung durch zurückgebliebene Säurespuren usw., haben.It was known for cleaning the surfaces of metals, reducing agents to use through which the oxide or sulfide layers, e.g. B. with silver, again to be transformed into the pure metal. It is also finer for cleaning Iron and steel objects have been given the use of reducing agents, which have no harmful after-effects, such as renewed rust formation from remaining Have traces of acid etc.

Bei diesen Verfahren hat es sich also lediglich um die Behandlung von Oberflächen von Metallkörpern gehandelt, wobei aber keine Aufgabestellung oder Lösung für ein eindeutig örtlich begrenztes Atzen in Betracht gezogen worden ist, so daß örtlich begrenzten Flächen benachbarte Flächenteile bzw. Körperteile beim Ätzprozeß keine nachteilige Beeinflussung erfahren können.So these procedures are all about treatment of surfaces of metal bodies traded, but no task or Solution for a clearly localized etching has been considered, so that locally limited surfaces adjacent surface parts or body parts when Etching process can experience no adverse influence.

Zur näheren Veranschaulichung der Durchführung eines erfindungsgemäßen Verfahrens wird nunmehr auf die schematische Darstellung nach den beiden einander entsprechenden Rissen der Fig. 1 und 2 der Zeichnung Bezug genommen.For a more detailed illustration of the implementation of an inventive Procedure is now on the schematic representation after the two each other corresponding cracks of FIGS. 1 and 2 of the drawing are referred to.

In diesen ist mit 1 eine Grundplatte bezeichnet. Diese weist einen nach oben ausladenden Teil 2 auf. Die Endfläche dieses Teiles 2 trägt die Halbleiteranordnung 3, die in den einzelnen Teilen ihres elektrischen Systemaufbaus nicht besonders dargestellt ist. Handelt es sich z. B. um eine Diode, so kann sie z. B. aus einem Halbleiterkörper aus schwach p-leitendem Silizium bestehen, von dessen unterer Fläche nach Auflegen einer Aluminiumfolie und von dessen oberer Fläche nach Auflegen einer Folie aus Gold mit einem Zusatz von Antimon von kleinerer Flächenausdehnung, als sie die obere Fläche des Halbleiterkörpers besitzt, aus zur Erzeugung der in dem Halbleiterkörper erwünschten- dotierten Bereiche und zur Bildung eines pn-Überganges einlegiert worden sind. An der unteren Fläche kann auch der Einlegierungsprozeß der Aluminiumfolie gleichzeitig dazu benutzt werden, um an diese Aluminiumfolie in bekannter Weise eine Hilfsträgerplatte aus einem Werkstoff, der in seinem thermischen Ausdehnungskoeffizienten demjenigen des Halbleiterkörpers möglichst benachbart liegt, wie z. B. Molybdän, anzulegieren bzw. durch eine Lötung zu befestigen, wobei das Aluminium die Rolle des Lotes übernimmt. Eine in dieser Weise aufgebaute Halbleiteranordnung 3 ist mit ihrer unteren Fläche auf den Sockelteil von 2 aufgelegt bzw. in diesen eingesetzt, so daß an ihrer oberen Fläche am Halbleiterkörper der pn-Übergang heraustritt und diesem benachbart Oberflächenteile des Halbleiterkörpers liegen. 4 und 5 bezeichnen zwei Düsen, aus welchen Flüssigkeit gegen die zu behandelnden Flächen der Halbleiteranordnung gespritzt werden kann. So dient die Düse 5 dazu, Atzflüssigkeit gegen die entsprechenden Stellen der oberen Fläche des Halbleitersystems 3 zu spritzen, um den pn-Übergang zu ätzen. Aus der Düse 4 wird eine Waschflüssigkeit gegen die Flächen der Teile 1 und 2 der Trägerplatte der Halbleiteranordnung gespritzt, so daß keine Ätzflüssigkeit an diese Flächen gelangen kann. Sie wird vielmehr unmittelbar von der Waschflüssigkeit übernommen und wieder weggeführt. Die Anordnung der Düse 4 ist derart in der Darstellung gewählt, daß der aus ihr austretende Flüssigkeitsstrom gegen die freiliegende Kante 2 a gerichtet ist, so daß er sich in zwei Teilströme 6 und 7 aufteilt und somit die Flächen des Körpers 1, 2 in wirksamer Weise bespült und durch die Waschung schützt. Die Düse 5 kann nach Durchführung des Ätzvorganges unmittelbar dazu benutzt werden, um die geätzten Flächen durch eine Waschflüssigkeit zu behandeln. Es kann natürlich statt dessen auch eine besondere Düse vorgesehen sein, aus welcher Waschflüssigkeit gegen die durch Atzung behandelten Flächenteile gespritzt wird. Durch den an dem Teil 1 in Fig. 2 eingetragenen Umlaufpfeil ist angedeutet, daß die Anordnung während der Bespülung durch -die aus den Düsen 4 bzw. 5 ausgespritzten Flüssigkeiten in Umlauf gesetzt ist, so daß die bereits angeführte Zentrifugalwirkung auf die an die zu behandelnden Flächen gelangte Flüssigkeit ausgeübt wird. Die Düsen 4 bzw. 5 können, in der Umfangsrichtung gegeneinander versetzt, auch mehrfach vorhanden sein.In these, 1 denotes a base plate. This has an upwardly projecting part 2. The end face of this part 2 carries the semiconductor device 3, which is not particularly shown in the individual parts of its electrical system structure. Is it z. B. a diode, it can be, for. B. consist of a semiconductor body made of weakly p-conductive silicon, from the lower surface after placing an aluminum foil and from the upper surface after placing a foil made of gold with an addition of antimony of a smaller area than the upper surface of the semiconductor body has, have been alloyed in to produce the doped regions desired in the semiconductor body and to form a pn junction. On the lower surface, the alloying process of the aluminum foil can also be used at the same time to attach to this aluminum foil in a known manner an auxiliary carrier plate made of a material whose thermal expansion coefficient is as close as possible to that of the semiconductor body, such as. B. molybdenum to be alloyed or to be fixed by soldering, the aluminum taking on the role of solder. A semiconductor arrangement 3 constructed in this way is placed with its lower surface on the base part of 2 or inserted into it, so that the pn junction emerges on its upper surface on the semiconductor body and surface parts of the semiconductor body are adjacent to it. 4 and 5 designate two nozzles from which liquid can be sprayed against the surfaces of the semiconductor arrangement to be treated. The nozzle 5 is used to spray etching liquid against the corresponding locations on the upper surface of the semiconductor system 3 in order to etch the pn junction. A washing liquid is sprayed from the nozzle 4 against the surfaces of the parts 1 and 2 of the carrier plate of the semiconductor arrangement, so that no etching liquid can reach these surfaces. Rather, it is taken over directly by the washing liquid and carried away again. The arrangement of the nozzle 4 is chosen in the illustration that the liquid flow emerging from it is directed against the exposed edge 2 a, so that it is divided into two partial flows 6 and 7 and thus the surfaces of the body 1, 2 in an effective manner rinsed and protected by washing. After the etching process has been carried out, the nozzle 5 can be used immediately to treat the etched surfaces with a washing liquid. Of course, instead of this, a special nozzle can also be provided, from which washing liquid is sprayed against the surface parts treated by etching. The rotating arrow on part 1 in FIG. 2 indicates that the arrangement is circulated during purging by the liquids sprayed from the nozzles 4 and 5, so that the centrifugal effect already mentioned on the to be treated Liquid is applied to surfaces. The nozzles 4 and 5, offset from one another in the circumferential direction, can also be present several times.

Ist z. B. in der Ätzlösung Salpetersäure benutzt und gelangt solche in den Bereich des als Waschflüssigkeit z. B. benutzten Äthylalkohols, so tritt eine Zerstörung der Salpetersäure ein, indem Stickoxyde entstehen und gleichzeitig der Alkohol aufoxydiert wird.Is z. B. used in the etching solution nitric acid and gets such in the area of the washing liquid z. B. used ethyl alcohol, so occurs a destruction of nitric acid by creating nitrogen oxides and at the same time the alcohol is oxidized.

Claims (4)

PATENTANSPRÜCHE: 1. Verfahren zum örtlich begrenzten Atzen von pn-Übergängen benachbarten Flächen an Halbleiterkörpern von elektrischen Halbleiteranordnungen, dadurch gekennzeichnet, daß bei gleichzeitiger Spülung der gegen eine Beeinflussung durch die Ätzflüssigkeit zu schützenden Flächen der Halbleiteranordnung für die Bespülung dieser letztgenannten Flächen ein auf die Ätzflüssigkeit zerstörend bzw. reduzierend wirkender Stoff als Spülflüssigkeit verwendet wird, der in Abhängigkeit von der Konzentration und der Zeitdauer des gegenseitigen Zusammenwirkens der beiden Stoffe - Ätzmittel und Spülflüssigkeit - mit der Ätzllüssigkeit nur begrenzt mischbar ist. PATENT CLAIMS: 1. Method for localized etching of pn junctions adjacent surfaces on semiconductor bodies of electrical semiconductor arrangements, characterized in that, with simultaneous flushing, the counteracting influence surfaces of the semiconductor arrangement to be protected by the etching liquid for the Rinsing these last-mentioned surfaces will destroy or damage the etching liquid. reducing substance is used as a rinsing liquid, depending on the on the concentration and the duration of the mutual interaction between the two Fabrics - Etching agent and rinsing liquid - with the etching liquid can only be mixed to a limited extent. 2. Verfahren nach Anspruch 1., dadurch gekennzeichnet, daß als reduzierender Stoff ein niederer Alkohol benutzt wird. 2. The method according to claim 1, characterized in that that a lower alcohol is used as a reducing substance. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß als reduzierender Stoff Äthylalkohol benutzt wird. 3. Procedure according to Claim 2, characterized in that ethyl alcohol is used as the reducing substance will. 4. Verfahren nach Anspruch 1 oder einem der folgenden. dadurch gekennzeichnet, daß eine die Halbleiteranordnung tragende Vorrichtung derart in Umlauf gesetzt wird, daß die auf die entsprechenden Flächen der Halbleiteranordnung durch Düsen hindurch auftreffenden Flüssigkeiten durch Zentrifugalwirkung wieder abgeschleudert werden. In Betracht gezogene Druckschriften: W. M a c h u, »Oberflächenvorbehandlungvon Eisen-und Nichteisenmetallen«, 2. Auflage, 1957, S. 780; O. Vogel, »Handbuch der Metallbeizerei«, Bd.II, 1951, S. 484.4. The method according to claim 1 or one of the following. characterized, that a device carrying the semiconductor device is put into circulation in such a way that that the on the corresponding surfaces of the semiconductor device through nozzles liquids are thrown off again by centrifugal force. Publications considered: W. M a c h u, »Surface pre-treatment of Ferrous and non-ferrous metals ", 2nd edition, 1957, p. 780; O. Vogel, »Handbook of Metallbeizerei ", Vol. II, 1951, p. 484.
DES59420A 1958-08-12 1958-08-12 Method for locally limited etching of neighboring pn junctions on semiconductor bodies of electrical semiconductor arrangements Pending DE1152293B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DES59420A DE1152293B (en) 1958-08-12 1958-08-12 Method for locally limited etching of neighboring pn junctions on semiconductor bodies of electrical semiconductor arrangements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES59420A DE1152293B (en) 1958-08-12 1958-08-12 Method for locally limited etching of neighboring pn junctions on semiconductor bodies of electrical semiconductor arrangements

Publications (1)

Publication Number Publication Date
DE1152293B true DE1152293B (en) 1963-08-01

Family

ID=7493292

Family Applications (1)

Application Number Title Priority Date Filing Date
DES59420A Pending DE1152293B (en) 1958-08-12 1958-08-12 Method for locally limited etching of neighboring pn junctions on semiconductor bodies of electrical semiconductor arrangements

Country Status (1)

Country Link
DE (1) DE1152293B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1514683B1 (en) * 1966-02-12 1970-04-02 Siemens Ag Method for generating electrical shunts for bridging pn junctions in semiconductor bodies

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1514683B1 (en) * 1966-02-12 1970-04-02 Siemens Ag Method for generating electrical shunts for bridging pn junctions in semiconductor bodies

Similar Documents

Publication Publication Date Title
DE1248169B (en) Process for the surface treatment of semiconductor components with a flowing etchant
DE1018555B (en) Method for producing a semiconductor arrangement, in particular a crystal diode or a transistor, the semiconducting body of which is provided with at least one fused electrode
DE1614995B1 (en) Method for producing aluminum contacts on planar semiconductor devices
DE1258941B (en) Process for making multilayer thin film circuit boards
DE1152293B (en) Method for locally limited etching of neighboring pn junctions on semiconductor bodies of electrical semiconductor arrangements
DE1170555B (en) Method for manufacturing a semiconductor component with three zones of alternating conductivity types
DE1160547B (en) Method for electrolytic etching of a semiconductor component with an essentially single-crystalline semiconductor body and a pn junction emerging on the surface
DE2327878C3 (en) Process for etching semiconductor wafers provided with electrodes for semiconductor components
DE69215956T2 (en) Method of making contact on a semiconductor device
DE1771555A1 (en) Process for coating a metal with a metallic coating
DE1546014A1 (en) Process for etching metal layers with different compositions along the length of the layer thickness
DE1015541B (en) Process for etching electrically asymmetrically conductive semiconductor arrangements
DE1292761B (en) Planar semiconductor device and method for its manufacture
DE2430560C3 (en) Process for the production of semiconductor components by shaping treatment with an etching solution
DE1947026A1 (en) Method for manufacturing a semiconductor component
DE1564720A1 (en) Process for the simultaneous production of a multiplicity of semiconductor components
AT227778B (en) Process for the surface treatment of semiconductor devices
DE2141235C3 (en) Etchant for metal-coated silicon semiconductor wafers
DE1464687A1 (en) Method for etching semiconductor arrangements
DE493743C (en) Procedure for derusting
DE1297951B (en) Process for etching semiconductor bodies
AT218571B (en) Process for the surface treatment of semiconductor elements with a flowing etchant
DE826175C (en) Process for the production of dry rectifiers, in particular selenium rectifiers
DE1621342A1 (en) Process for producing vapor-deposition contacts with contact heights greater than 10 μm, in particular for planar components
DE2430560B2 (en) METHOD OF MANUFACTURING SEMICONDUCTOR COMPONENTS BY MOLDING TREATMENT WITH AN ETCHING SOLUTION