DE1151571B

DE1151571B - Method and circuit arrangement for the detection of signal pulses arriving on signal lines in a random sequence, in particular of counting pulses in telecommunications systems

Info

Publication number: DE1151571B
Application number: DES73732A
Authority: DE
Inventors: Guenther Gattner; Dipl-Ing Karl-Heinz Widdel
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1961-04-28
Filing date: 1961-04-28
Publication date: 1963-07-18
Also published as: NL142854B; NL277495A; BE616934A; GB995150A; SE313348B; CH392635A

Description

Zur Erfassung von auf Signalleitungen in wahlloser Folge, jedoch mit einem bestimmten zeitlichen Mindestabstand eintreffenden Signalimpulsen, z.B. von Gebührenimpulsen in Fernmelde-, insbesondere Fernsprechanlagen, ist es bereits bekannt, den Signalleitungen bistabile Speicherelemente, ζ. Β. ferromagnetische Ringkerne, zur vorübergehenden Speicherung jeweils eines der einlaufenden Signalimpulse individuell zuzuordnen, so daß der zu registrierende Signalimpuls in einfacher Weise über die eigentliche Impulsdauer hinaus verlängert wird. Da solche bistabilen Speicherelemente nicht zum Zählen geeignet sind, muß jedes Speicherelement bis zum Eintreffen des nachfolgenden Signalimpulses abgefragt und die Information an anderer Stelle aufgezeichnet werden. Das Abfragen der einzelnen Speicherelemente erfolgt periodisch, und zwar derart, daß jeweils einer der periodisch anliegenden Abfrageimpulse in die Pause zwischen zwei aufeinanderfolgenden Signalimpulsen fällt. Bei den bekannten Anordnungen mit ferromagnetischen Ringkernen als Speicherelemente ist der Abfrageimpuls so bemessen, daß er beim Zusammentreffen mit einem zu registrierenden Signalimpuls keine Ummagnetisierung des Ringkernes bewirkt und somit kein Nutzsignal an die zentrale Registrier- und Speichereinrichtung abgegeben wird. Registriert wird lediglich ein bei einer Ummagnetisierung innerhalb der Pause zwischen zwei aufeinanderfolgenden Signalimpulsen auf dem Lesedraht induzierter Nutzimpuls.For the detection of signals on signal lines in random order, but with a specific time Minimum distance between incoming signal pulses, e.g. from charge pulses in telecommunications, in particular Telephone systems, it is already known, the signal lines bistable storage elements, ζ. Β. ferromagnetic Toroidal cores, for the temporary storage of one of the incoming signal pulses to be assigned individually, so that the signal pulse to be registered can be easily transferred to the actual Pulse duration is also extended. Since such bistable storage elements are not suitable for counting are, each memory element must be queried until the arrival of the following signal pulse and the Information is recorded elsewhere. The individual storage elements are queried periodically, in such a way that in each case one of the periodically applied interrogation pulses is in the pause falls between two successive signal pulses. In the known arrangements with ferromagnetic Toroidal cores as storage elements, the interrogation pulse is dimensioned in such a way that it occurs when they meet a signal pulse to be registered does not cause any magnetization of the toroidal core and thus no useful signal is sent to the central registration and storage device. Only one is registered in the event of a magnetization reversal within the pause between two successive ones Signal pulses induced useful pulse on the reading wire.

Da im allgemeinen die auf den periodisch abzufragenden Signalleitungen einlaufenden Signalimpulse durch Schließen bzw. Öffnen von Kontakten gebildet werden und diese sehr leicht zu Prellungen neigen, wobei jede Prellung einen Störimpuls bedeutet, besteht die Gefahr, daß ein und derselbe Signalimpuls mehrmals ausgewertet wird, nämlich jedesmal dann, wenn der Abfrageimpuls in eine Prellücke fällt.As in general, the periodic inquiries Signal lines incoming signal pulses formed by closing or opening contacts and these tend to bruise very easily, each bruise being a glitch the danger that one and the same signal pulse will be evaluated several times, namely each time when the interrogation pulse falls into a bounce gap.

Um die durch Prellung der Signalimpulskontakte bedingten Mehrfachzählungen ein und desselben Signalimpulses zu vermeiden, ist es weiterhin bekannt, bei einer Abtastfolge, die kürzer ist als die zwischen zwei aufeinanderfolgenden Signalimpulsen liegende Mindestpausenzeit, jedes zu einem Registrierkriterium führende Abfrageergebnis »1« einem sekundären binären Speicherelement zuzuführen, das im gleichen Rhythmus wie das jeweils zugehörige primäre Speicherelement abgefragt und gegebenenfalls in die Ruhelage zurückgeführt wird. Dabei wird das Abfrageergebnis »1« eines primären Speicherelementes, das mit einem Abfrageergebnis »0« des zugehörigen sekundären Speicherelementes zusam-Verfahren und Schaltungsanordnung
zur Erfassung von auf Signalleitungen
in wahlloser Folge einlaufenden Signalimpulsen, insbesondere von Zählimpulsen
in FernmeldeanlagenIn order to avoid the multiple counts of one and the same signal pulse caused by the bruising of the signal pulse contacts, it is also known to feed each query result "1" leading to a registration criterion to a secondary binary storage element for a scanning sequence that is shorter than the minimum pause time between two successive signal pulses , which is queried in the same rhythm as the respective associated primary storage element and, if necessary, returned to the rest position. The query result "1" of a primary storage element becomes the method and circuit arrangement together with a query result "0" of the associated secondary storage element
for the detection of on signal lines
signal pulses arriving in random order, in particular counting pulses
in telecommunications systems

Anmelder:
Siemens & Halske Aktiengesellschaft,Applicant:
Siemens & Halske Aktiengesellschaft,

Berlin und München,
München 2, Wittelsbacherplatz 2Berlin and Munich,
Munich 2, Wittelsbacherplatz 2

Günther Gattner und Dipl.-Ing. Karl-Heinz Widdel,Günther Gattner and Dipl.-Ing. Karl-Heinz Widdel,

München,
sind als Erfinder genannt wordenMunich,
have been named as inventors

so menfällt, als Kriterium für die Registrierung eines Signalimpulses gewertet. Weiterhin werden die Speicherelemente beim Zusammenfallen eines Abfrageimpulses mit einem Signalimpuls nicht, wenn auch nur kurzzeitig, in die Ruhelage übergeführt, sondern nur dann, wenn ein Abfrageimpuls in eine Prellücke oder in die Impulspause zwischen zwei Signalimpulsen fällt. Von Nachteil bei diesem Verfahren ist, daß trotz Anwendung des bekannten »Last-Look-Prinzips« auf das zuerst genannte Verfahren Mehrfachzählungen ohne weiteres möglich sind und daß es nur beschränkt anwendbar ist. Mehrfachzählungen sind beispielsweise dann möglich, wenn zwei aufeinanderfolgende Abtastimpulse in Prellücken desselben Zählimpulses fallen. Um derart bedingte Mehrfachzählungen zu vermeiden, muß die Abtastfolgezeit größer sein als die Dauer der durch Prellimpulse verzerrten Zählerimpulse. Da andererseits, bedingt durch das »Last-Look-Prinzip«, mindestens zwei in die eigentliche Pause zwischen zwei aufeinanderfolgenden Signalimpulsen fallende Abtastimpulse für das sichere Erfassen eines Signalimpulses erforderlich sind, darf die Abtastfolgezeit maximal nur halb so groß sein wie die zur Verfügung stehende Pausenzeit zwischen zwei Signalimpulsen. Infolge dieser Zeitbedingungen können mit diesem Verfahren nur Impulsfolgen überwacht werden, deren Impulspausenverhältnis kleiner ist als 1:2. Ausgehend von dem zuletzt genannten Verfahren betrifft die vorliegende Erfindung ein Verfahren zur Erfassung von auf mehreren Signalleitungen in wahlloser Folge, jedoch mit einem bestimmten zeitlichen Mindestabstand einlaufendenas a criterion for registering a The signal pulse. Furthermore, the storage elements are when an interrogation pulse coincides not, even if only briefly, transferred to the rest position with a signal pulse, but only when an interrogation pulse is in a bounce gap or in the pulse pause between two Signal pulses falls. The disadvantage of this method is that, despite the use of the known "Last-Look-Principle" on the first-mentioned method, multiple counting is easily possible and that it can only be used to a limited extent. Multiple counts are possible, for example, if two consecutive sampling pulses fall in bounce gaps of the same counting pulse. To such To avoid conditional multiple counts, the sampling sequence time must be greater than the duration of the counter pulses distorted by bounce pulses. On the other hand, due to the »last-look principle«, at least two falling in the actual pause between two successive signal pulses Sampling pulses are required for the reliable detection of a signal pulse, the sampling sequence time may be be a maximum of only half as long as the available pause time between two signal pulses. As a result of these time conditions, only pulse trains can be monitored with this method whose pulse pause ratio is less than 1: 2. Based on the last-mentioned procedure The present invention relates to a method for detecting signals on a plurality of signal lines in random order, but with a certain minimum time interval

309 647/65309 647/65

Signalimpulsen, ζ. B. Gebührenimpulsen in Fernsprechanlagen, unter Verwendung von den Signalleitungen individueE zugeordneten bistabilen Speicherelementen (z. B. Ferritkernspeicherelementen) zur vorübergehenden Speicherung jeweils eines Signalimpulses, die periodisch nacheinander in einer zeitlichen Folge abgefragt werden, die kürzer ist als die zwischen zwei aufeinanderfolgenden Signalimpulsen liegende unverzerrte Mindestpausenzeit, wobei das Speicherelement durch Abfrageimpulse in die Ausgangslage geschaltet wird und als Kriterium für die endgültige Registrierung eines Signalimpulses durch die zentrale Registrier- und Speichereinrichtung die den Übergang von der Speicher- in die Ausgangslage kennzeichnenden beiden aufeinanderfolgenden Abfrageergebnisse gewertet werden. Dieses Verfahren vermeidet die Nachteile der bekannten Verfahren dadurch, daß auch bei gleichzeitigem Vorliegen eines Signalimpulses (z. B. Gebührenimpulses) jeder Abfrageimpuls das jeweils abzufragende Speicherelement in die Ausgangslage schaltet.Signal pulses, ζ. B. Charge pulses in telephone systems, using bistable memory elements assigned to the signal lines individueE (z. B. ferrite core storage elements) for the temporary storage of one signal pulse each, which are periodically one after the other in a temporal Sequence are queried, which is shorter than that between two successive signal pulses lying undistorted minimum pause time, the memory element being returned to its starting position by interrogation pulses is switched and as a criterion for the final registration of a signal pulse the central registration and storage device that controls the transition from the storage position to the initial position characterizing two successive query results are evaluated. This method avoids the disadvantages of the known method in that even with the simultaneous presence of one Signal pulse (z. B. charge pulse) each query pulse the memory element to be queried switches to the starting position.

Durch die Zurückstellung eines im Speicherzustand»!« befindlichen Speicherelementes in die Ausgangslage »0« durch jeden Abfrageimpuls, auch für den Fall, daß der Signalimpuls auf der überprüften Signalleitung noch andauert, wird nicht nur während der eigentlichen Signalimpulsdauer, sondern auch für die Gesamtzeit der den Signalimpuls einleitenden und verlängernden Prellimpulse eine kontinuierliche Folge gleicher Abfrageergebnisse, die alle den Speicherzustand »1« kennzeichnen, erzielt. Das gilt gleichfalls für den Fall, daß ein Abfrageimpuls in eine Prellücke fallen sollte.By resetting a memory element in the memory status "!" To the Starting position "0" by every interrogation pulse, also in the event that the signal pulse is on the checked Signal line still lasts, is not only during the actual signal pulse duration, but also for the total time of the bounce impulses initiating and lengthening the signal impulse a continuous one The result is the same query results, all of which indicate the memory status "1". This also applies in the event that an interrogation pulse should fall into a bounce gap.

Die größte zulässige Abtastfolgezeit wird dabei allein durch die zwischen zwei durch Prellungen verzerrten Signalimpulsen liegende Mindestpausenzeit bestimmt. Bedingt durch das »Last-Look-Prinzip« darf die Abtastfolgezeit nicht größer sein als die Hälfte der Mindestpausenzeit, damit bei jeder möglichen Phasenlage der Abtastimpulse bezogen auf die zu erfassenden Signalimpulse mit Sicherheit zwei Abtastimpulse in die unverzerrte Pause zwischen zwei Signalimpulsen fallen, von denen der erste das bespeicherte Speicherelement in die Ruhelage zurückschaltet und der nachfolgende zweite die Ruhelage bestätigen kann. Neben den beiden Vorteilen des der Erfindung zugrunde liegenden Verfahrens, nämlich sichere Ausschaltung von Mehrfachzählungen und allgemeine Anwendbarkeit der zu überwachenden Impulsfolgen, bietet das neue Verfahren weiterhin die Voraussetzung zur Überwachung einer größeren Anzahl von Signalleitungen als bei dem bekannten, nach dem »Last-Look-Prinzip« arbeitenden Verfahren. Bekanntlich ist die Zahl der mit einer Einrichtung zu überwachenden Signalleitungen beschränkt durch die maximal zulässige Abtastfolgezeit, da jede Abtastung eine gewisse Zeit beansprucht und die Zahl der in einem Abtastzyklus abtastbaren Signalleitungen bestimmt ist durch den Quotienten von Abtastfolgezeit und Abtastdauer je Leitung, die wiederum abhängig ist von der Verarbeitungsgeschwindigkeit der angeschlossenen Registriereinrichtung. Ändert man daher gemäß einer Weiterbildung das der Erfindung zugrunde liegende Verfahren dahingehend ab, daß jeder Abfrageimpuls aus zwei kurzzeitig aufeinanderfolgenden Impulsen gleicher Polarität gebildet wird, deren Zeitabstand größer ist als der größte auftretende Abstand von zwei aufeinanderfolgenden Prellimpulsen, und daß die Impulsfolgezeit der periodisch wiederkehrenden Abfrageimpulse kleiner oder höchstens gleich der zwischen zwei aufeinanderfolgenden Signalimpulsen derselben Signalleitung liegenden unverzerrten Mindestpausenzeit ist, so läßt sich bei gleicher Verarbeitungsgeschwindigkeit der Registriereinrichtung normalerweise eine größere, annähernd doppelt so große Anzahl von Signalleitungen überwachen.The largest permissible scanning sequence is only distorted by the bruises between the two Determines the minimum pause time lying next to the signal pulses. Due to the "last-look principle" the sampling sequence must not be greater than half of the minimum pause time, so for every possible Phase position of the scanning pulses related to the signal pulses to be detected definitely two Sampling pulses fall within the undistorted pause between two signal pulses, the first of which is the stored memory element switches back to the rest position and the subsequent second the rest position can confirm. In addition to the two advantages of the method on which the invention is based, namely safe elimination of multiple counts and general applicability of those to be monitored Pulse trains, the new method continues to provide the prerequisite for monitoring a larger Number of signal lines than with the known method that works according to the “last look principle”. It is known that the number of signal lines to be monitored by a device is limited by the maximum permissible sampling sequence time, since each sampling requires a certain amount of time and the The number of signal lines that can be scanned in a scanning cycle is determined by the quotient of Sampling sequence time and sampling duration per line, which in turn depends on the processing speed the connected registration facility. If one changes therefore according to a further training the method underlying the invention to the effect that each interrogation pulse from two Short-term successive pulses of the same polarity is formed, the time interval is greater as the greatest occurring interval of two successive bounce pulses, and that the pulse repetition time the periodically recurring interrogation pulses less than or at most equal to that between undistorted minimum pause time lying undistorted between two successive signal pulses of the same signal line is, then with the same processing speed of the registration device can normally monitor a larger number of signal lines, almost twice as large.

ίο Alle diese Verfahren erfordern auf dem zentralen und der Registrierung der auf den einzelnen Signalleitungen einlaufenden Signalimpulse dienenden Hauptspeicher neben den Speicherbits für die Zählung der einzelnen Signalleitungen ein besonderes Merkbit je Signalleitung. Dieses Merkbit dient der Speicherung des beim Abfragen eines Speicherelementes erhaltenen Abfrageergebnisses, das den Speicherzustand »1« des Speicherelementes kennzeichnet. Durch Vergleich der im Merkbit erhaltenen Information mit dem jeweils nachfolgenden Abfrageergebnis wird der Übergang von der Speicher- in die Ausgangslage der einzelnen den Signalleitungen individuell zugeordneten Speicherelemente ermittelt und dann in bekannter Weise die Registrierung des so festgestellten Signalimpulses veranlaßt.ίο All of these procedures require on the central and the registration of the signal pulses arriving on the individual signal lines Main memory is a special one besides the memory bits for counting the individual signal lines Notice bit per signal line. This marker bit is used to store the when a memory element is queried obtained query result, which identifies the memory status »1« of the memory element. By comparing the information received in the note bit with the respective subsequent query result becomes the transition from the memory to the starting position of the individual signal lines individually assigned memory elements are determined and then in a known manner the registration of the so determined signal pulse caused.

Dieses je Signalleitung erforderliche Merkbit des zentralen Hauptspeichers läßt sich dagegen vermeiden, wenn jeweils die durch den als Doppelimpuls ausgebildeten Abfrageimpuls gewonnenen Abfrageergebnisse zur Wertung für die endgültige Registrierung verwendet werden. Diese an sich erhebliche Aufwandsminderung ist allerdings mit der Zulässigkeit eines geringeren Fehlers verbunden. Da nämlich das Eintreffen der Signalimpulse auf den zu überwachenden Signalleitungen mit dem Abfragezyklus der individuellen Speicherelemente nicht synchron ist, kann es vorkommen, daß das Ende eines zu registrierenden Signalimpulses in die Pause zwischen den beiden den Abfrageimpuls bildenden Impulsen fällt, so daß beide Abfrageergebnisse den Speicherzustand»!« kennzeichnen, während die beiden Abfrageergebnisse des periodisch nachfolgenden Doppelimpulses den Ausgangszustand »0« des abgefragten Speicherelementes kennzeichnen. In diesem Falle würde der zu registrierende Signalimpuls nicht erfaßt. Eine Mehrfachzählung ein und desselben Signalimpulses wäre aber auch bei diesem Verfahren ausgeschlossen. Es würde also beispielsweise eine Anwendung des zuletzt genannten Verfahrens auf die Gebührenerfassung in Fernsprechanlagen keinesfalls eine irrtümliche Mehrbelastung der einzelnen Fernsprechteilnehmer ergeben. Andererseits ist infolge der geringen Wahrscheinlichkeit, daß ein Signalimpulsende in die Pause des abfragenden Doppelimpulses fällt, der auftretende Fehler sehr gering.On the other hand, this flag bit of the central main memory, which is required for each signal line, can be avoided. if in each case the query results obtained by the query pulse formed as a double pulse used to score for the final registration. This in itself is considerable However, a reduction in effort is associated with the admissibility of a smaller error. Namely there the arrival of the signal pulses on the signal lines to be monitored with the interrogation cycle of the individual memory elements is not synchronous, it can happen that the end of a Signal pulse in the pause between the two pulses forming the interrogation pulse falls, so that both query results indicate the memory state "!", while the two query results of the periodically following double pulse the output state »0« of the queried Identify the storage element. In this case the signal pulse to be registered would not be detected. Multiple counting of one and the same signal pulse would also be excluded with this method. For example, it would be an application of the last-mentioned method to the Billing in telephone systems by no means an erroneous additional burden for the individual telephone subscribers result. On the other hand, due to the low probability that a signal pulse end falls into the pause of the interrogating double pulse, the error that occurs is very small.

Eine weitere Ausgestaltung der Erfindung ergibt sich aus der Verwendung von Bandringkernen als den Signalleitern individuell zugeordnete Speicherelemente. Während nämlich die bisher üblichenAnother embodiment of the invention results from the use of band ring cores as storage elements individually assigned to the signal conductors. While the previously usual

6u Ferritringkerne eine Mindesterregung eine Mindestzeitlang angeboten bekommen müssen, um vollständig kippen zu können, kann man bei Bandringkernen die Erregung bis zu einer bestimmten Grenze auch niedriger wählen, wenn man diese Erregung dafür längere Zeit einwirken läßt. Die Ausnutzung dieser Eigenschaften bringt den Vorteil, daß man bei Signalimpulsen genügender Länge weniger Windungen für die Eingabewicklung benötigt.6u ferrite ring cores a minimum excitation for a minimum time have to be offered in order to be able to tilt completely, you can with band ring cores the excitement up to a certain limit also choose lower, if one uses this excitement for it lets act for a long time. Taking advantage of these properties has the advantage that one can learn Signal pulses of sufficient length need fewer turns for the input winding.

In der Zeichnung sind drei Ausführungsbeispiele zur Durchführung der einzelnen Verfahren in Form von Blockschaltbildern dargestellt, und zwar zeigtThe drawing shows three exemplary embodiments for carrying out the individual processes shown in the form of block diagrams, namely shows

Fig. 1 eine Schaltungsanordnung zur Durchführung des Verfahrens mit Einfachimpulsabfrage, Fig. 1 a ein dazugehöriges Impulsdiagramm,1 shows a circuit arrangement for carrying out the method with single-pulse interrogation, Fig. 1 a is an associated timing diagram,

Fig. 2 eine Schaltungsanordnung zur Durchführung des Verfahrens mit Doppelimpulsabfrage, Fig. 2 a ein dazugehöriges Impulsdiagramm,2 shows a circuit arrangement for implementation of the method with double pulse query, Fig. 2a shows an associated pulse diagram,

Fig. 3 eine Schaltungsanordnung zur Durchführung des Verfahrens mit Doppelimpulsabfrage und Wertung der jeweils durch den Doppelimpuls gewonnenen beiden Abfrageergebnisse,3 shows a circuit arrangement for carrying out the method with double-pulse interrogation and evaluation the two query results obtained by the double pulse,

Fig. 4 ein Abfrageimpulsdiagramm,4 shows an interrogation pulse diagram,

Fig. 5 eine Variante zur Schaltungsanordnung gemäß Fig. 1.FIG. 5 shows a variant of the circuit arrangement according to FIG. 1.

Auf die Darstellung der schaltungsmäßigen Ausbildung der verschiedenen Einrichtungen, durch die die erfindungsgemäßen Verfahren verwirklicht werden können, wurde verzichtet, weil die Erfindung nicht an irgendwelche Speichersysteme sowie an die spezielle Gestaltung der Abtast- und Addiereinrichtung gebunden ist. Sie kann vielmehr mit Vorteil für alle nur möglichen Speicher- und Abtastsysteme verwendet werden.On the representation of the circuit design of the various facilities through which the method according to the invention can be implemented was dispensed with because the invention not to any memory systems or to the special design of the sampling and adding device is bound. Rather, it can be used with advantage for all possible storage and scanning systems will.

Alle drei dargestellten Schaltungsanordnungen bestehen in gleicher Weise aus einem Teil A und einem Teilif, die beide durch ein Auswahlschaltglied AS miteinander verknüpft sind.All three circuit arrangements shown consist in the same way of a part A and a Teilif, both of which are linked to one another by a selection switching element AS.

Der Teil/4 dient der Einordnung der auf den Signalleitungen 11 bis xy eines Ortsmultiplexsystems in wahlloser Folge eintreffenden Signalimpulse in ein Zeitmultiplexsystem. Jeder Signalleitung 11 bis xy ist zu diesem Zweck ein bistabiles Speicherelement KIl bis Kxy, z.B. ein Bandringkern, zugeordnet, die zweckmäßigerweise in Form einer Matrix ZSP zusammengefaßt sind.Part / 4 is used to classify the signal pulses arriving in random sequence on the signal lines 11 to xy of a location multiplex system in a time division multiplex system. For this purpose, each signal line 11 to xy is assigned a bistable storage element KIl to Kxy, for example a toroidal tape core , which are expediently combined in the form of a matrix ZSP .

Das zyklische Abfragen der einzelnen Speicherelemente erfolgt entsprechend einer bereits bekannten Anordnung derart, daß mit einem einzigen Abfrageimpuls jeweils die Speicherelemente, z. B, KU bis KIy, einer ganzen Zeile gleichzeitig abgefragt und die in den abgefragten Speicherelementen enthaltenen Informationsinhalte parallel über die Spaltenleitungen 1 bis y an ein Abfrageregister AR weitergeleitet werden. Durch schrittweises Abtasten der einzelnen Informationsinhalte des Abfrageregisters wird dann die zugeführte Informationsgruppe in eine Informationsserie umgesetzt. Das Abfragen der den einzelnen Signalleitungen individuell zugeordneten Speicherelemente und des Abfrageregisters erfolgt durch zentral gesteuerte Taktverteiler TVZ und TVS. The cyclical interrogation of the individual memory elements takes place in accordance with an already known arrangement in such a way that with a single interrogation pulse the memory elements, e.g. B, KU to KIy, a whole row is queried at the same time and the information contents contained in the queried memory elements are forwarded in parallel via the column lines 1 to y to an interrogation register AR. By gradually scanning the individual information contents of the query register, the information group supplied is then converted into an information series. The interrogation of the memory elements individually assigned to the individual signal lines and of the interrogation register is carried out by centrally controlled clock distributors TVZ and TVS.

Der Teil B wird von der zentralen Registrier- und Speichereinrichtung mit der zentralen Ablaufsteuerung gebildet. Der Hauptspeicher SP enthält eine der Zahl der zu überwachenden Signalleitungen entsprechende Zahl von Einzelspeichern — beispielsweise in Form von Speicherfeldern auf einer Magnettrommel oder einer Ringkernzeile eines Ringkernspeichers—, von denen jeweils einer einer Signalleitung fest zugeordnet ist. Diese Einzelspeicher dienen der eigentlichen Speicherung der auf der jeweils zugeordneten Signalleitung einlaufenden Zahl von Signalimpulsen. Die Speicherung erfolgt zweckmäßig in einem Binärcode, beispielsweise in Tetradenverschlüsselung. Die Speicherkapazität richtet sich nach der maximal zu speichernden Signalimpulszahl.Part B is formed by the central registration and storage device with the central sequence control. The main memory SP contains a number of individual memories corresponding to the number of signal lines to be monitored - for example in the form of memory fields on a magnetic drum or a ring core row of a ring core memory - one of which is permanently assigned to a signal line. These individual memories are used to actually store the number of signal pulses arriving on the respectively assigned signal line. The storage is expediently carried out in a binary code, for example in tetrad encryption. The storage capacity depends on the maximum number of signal pulses to be stored.

Das Aufsummieren der je Signalleitung wahllos einlaufenden Signalimpulse erfolgt mittels des zentralen Addierwerkes AD. Zu diesem Zweck werden die jeweils im Hauptspeicher SP enthaltenen, die Gesamtzahl der je Signalleitung bisher angefallenen Signalimpulse kennzeichnenden Informationen laufend über einen Leseverstärker LV dem Addierwerk und von dort wieder dem Hauptspeicher zugeführt. Dabei ist es gleichgültig, ob die nicht geänderte Information jedesmal neu eingeschrieben wird oder ob eine Neueinschreibung nur dann erfolgt, wenn die vorliegende Information sich wie bei den gezeigten Ausführungsbeispielen geändert hat.The totaling of the random incoming signal pulses per signal line takes place by means of the central adder AD. For this purpose, the information contained in the main memory SP and characterizing the total number of signal pulses that have occurred so far per signal line is continuously fed via a read amplifier LV to the adder and from there again to the main memory. It does not matter whether the information that has not been changed is rewritten each time or whether a rewrite only takes place when the information at hand has changed as in the exemplary embodiments shown.

Dieser sich gegebenenfalls ständig wiederholende Kreislauf ist über die zentrale Ablaufsteuerung Ab-St mit dem Abfragezyklus des Teiles A der Einrichtung synchronisiert, und zwar derart, daß mit jeder Übergabe einer Information an die Addiereinrichtung der Informationsinhalt des der zugehörigen Signalleitung zugeordneten Speicherelementes K . .. gleichzeitig zur Auswertung gelangt.This possibly continuously repeating cycle is synchronized via the central sequential control system Ab-St with the interrogation cycle of part A of the device in such a way that with each transfer of information to the adding device, the information content of the memory element K assigned to the associated signal line. .. reaches the evaluation at the same time.

Die Entscheidung darüber, wann eine Addition erfolgen soll, trifft das Auswahlschaltglied AS, das die beiden Teilet und B der Einrichtung miteinander verknüpft. Dieses Auswahlschaltglied besteht je nach Art des zugrunde liegenden Verfahrens aus einem oder mehreren an sich bekannten logischen Bausteinen, wie Koinzidenz-, Sperr- und Mischgatter.The decision as to when an addition should take place is made by the selection switching element AS, which links the two parts and B of the device to one another. Depending on the type of method on which it is based, this selection switching element consists of one or more logical modules known per se, such as coincidence, blocking and mixing gates.

Im weiteren seien die einzelnen Verfahren an Hand der Ausführungsbeispiele näher beschrieben. Fig. 1 a zeigt das der Einfachimpulsabfrage zugrunde liegende Impulsdiagramm. Die obere Impulskurve gibt die auf irgendeiner Signalleitung, z. B. 11 der Fig. 1, auftretende Signalspannung wieder. Darunter folgen die auf das zugehörige Speicherelement KU einwirkende Abfrageimpulsfolge, der Speicherzustandsverlauf und das mit jedem Abfrageimpuls gewonnene Abfrageergebnis. Solange sich das Speicherelement in der Speicherlage »1« befindet, ergibt sich als Abfrageergebnis eine Eins. Das gilt auch, wenn ein Abfrageimpuls in eine Prellücke fallen sollte, da mit jedem nachfolgenden Impuls die Speicherlage wiederhergestellt wird. Eine endgültige Zurückschaltung in die Ausgangslage kann daher erst mit dem ersten in der wirklichen Pause t_v-_imin fallenden Abfrageimpuls erzielt werden.The individual methods are described in more detail below with reference to the exemplary embodiments. Fig. 1 a shows the pulse diagram on which the single pulse query is based. The upper pulse curve gives the signal on any signal line, e.g. B. 11 of Fig. 1, signal voltage occurring again. This is followed by the interrogation pulse sequence acting on the associated storage element KU , the memory state curve and the interrogation result obtained with each interrogation pulse. As long as the storage element is in storage position "1", the query result is one. This also applies if an interrogation pulse should fall into a bounce gap, since the memory position is restored with each subsequent pulse. A final switch back to the starting position can therefore only be achieved with the first interrogation pulse falling in the real pause t _v - _imin.

Diese für die Abfrageimpulsfolge maßgebende Pausenzeit ergibt sich aus der zwischen zwei aufeinanderfolgenden Signalimpulsen I und II liegenden Mindestpausenzeit t_v__h die vom Ende eines Signalimpulses bis zum Beginn des ersten der den nachfolgenden Signalimpuls einleitenden Prellimpulse zu rechnen ist, abzüglich der durch die Prellimpulse am Ende eines Signalimpulses hervorgerufenen Störzeit tpreb ^um die jeder Signalimpuls verlängert wird.This pause time, which is decisive for the interrogation pulse sequence, results from the minimum pause time t _v _ _h lying between two successive signal pulses I and II, which is to be calculated from the end of a signal pulse to the beginning of the first of the bounce pulses initiating the subsequent signal pulse, minus the bounce pulses at the end of a signal pulse ^{caused disturbance time tpreb by} which each signal pulse is extended.

Da der das Speicherelement endgültig in die Ausgangslage zurückschaltende Abfrageimpuls wie jeder mit dem Signalimpuls zusammenfallende Abfrageimpuls als Abfrageergebnis eine Eins liefert, ist mindestens ein weiterer in die wirkliche Pause fallender Abfrageimpuls erforderlich, der als Abfrageergebnis eine Null liefert. Denn erst die Ergebnisfolge »l«-»0« gibt ein sicheres Kriterium dafür, daß ein Signalimpuls zu registrieren ist. Da des weiteren die Abfrageimpuls mit den wahllos eintreffenden Signalimpulsen nicht synchron sind und daher beliebige Phasendifferenzen zwischen einem Signalimpulsende und einem Abfrageimpuls auftreten können, ergibtSince the interrogation pulse that finally switches the memory element back to its original position, like everyone else query pulse that coincides with the signal pulse delivers a one as query result, is at least another query pulse falling in the real pause is required, which is the query result returns a zero. Because only the result sequence "1" - "0" provides a sure criterion for a Signal pulse is to be registered. Furthermore, the interrogation pulse with the randomly arriving signal pulses are not synchronous and therefore any phase differences between a signal pulse end and an interrogation pulse can occur

sich als maximal zulässige Impulsfolgezeit t_Fab für die Abfrageimpulse folgende Bedingung:The following condition turns out to be the maximum permissible pulse repetition time t _Fab for the interrogation pulses:

tp-i — tprel tp-i - tprel

Übertragen auf das Ausführungsbeispiel gemäß Fig. 1 werden die Zeilen, z. B. 1, der in Matrixform angeordneten Speicherelemente mit Abfrageimpulsen dieser oder auch kleinerer Impulsfolgezeiten₄ beschickt und die Abfrageergebnisse dem Abfrageregister AR übergeben. Da jeweils nur eine Zeile auf einmal abgefragt werden kann, erfolgt das Abfragen der einzelnen Zeilen 1 bis χ durch den Zeilentaktverteiler mit einer Zeilenfolgezeit vonTransferred to the embodiment of FIG. 1, the lines, for. B. 1, the memory elements arranged in matrix form with interrogation pulses of this or smaller pulse repetition times ₄ and passed the interrogation results to the interrogation register AR . Since only one line can be queried at a time, the individual lines 1 to χ are queried by the line clock distributor with a line sequence time of

tFabtFab

gelangt bei Parallelausgabe aus dem Hauptspeicher direkt zum Eingang e2 des Auswahlschaltgliedes AS. Informationsinhalt des Merkbits und das jeweilige Abfrageergebnis bilden die Eingangskriterien des Auswahlschaltgliedes ^4S, das die einzelnen Steuerkriterien für die Registrierung entsprechend der Funktionstafel liefert.In the case of parallel output from the main memory, it arrives directly at the input e2 of the selection switching element AS. The information content of the marker bit and the respective query result form the input criteria of the selection switching element ^ 4S, which supplies the individual control criteria for the registration according to the function table.

EingängeEntrances

elel

Abfrageergebnis Query result

1
1
0
0
Das1
1
0
0
That

elel

MerkbitMerkbit

0
1
1
00
1
1
0

alal

Additionaddition

0
0
1
00
0
1
0

Ausgänge
al I a3Outputs
al I a3

Schreiben
MerkbitTo write
Merkbit

; ^a4, ; ^a4 ,

I Schreiben Löschen j geänderte Merkbit ! Infor-I write delete j changed memory bit! Information

■ mation■ mation

1
0
0
01
0
0
0

0
0
1
00
0
1
0

Sperrgatter 51 liefert den Additionsbefehl,Lock gate 51 supplies the addition command,

richtung abgegeben hat. Daraus folgt als Bedingung für die Impulsfolgezeit des Spaltentaktverteilers TVS: has given direction. From this it follows as a condition for the pulse repetition time of the column clock distributor TVS:

Da die Impulsfolgezeit des Spaltentaktverteilers andererseits durch die maximal erforderliche ZeitBecause the pulse train time of the column clock distributor on the other hand by the maximum required time

Dabei ist zu beachten, daß die Fortschaltung von einer Zeile auf die nächste erst erfolgen darf, wennIt should be noted that switching from one line to the next may only take place if

das Abfrageregister AR alle gespeicherten Informa- ao das Sperrgatter 52 den Schreibbefehl für das Merkbit, tionen an die zentrale Registrier- und Speicherein- Schreibbefehl für das Merkbit und Additionsbefehlthe interrogation register AR all stored information, the blocking gate 52 the write command for the memory bit, functions to the central registration and memory write command for the memory bit and addition command

geben über das Mischgatter M 'gleichzeitig den Schreibbefehl für die geänderte Information. Mit jedem Additionsbefehl ist gleichzeitig das Löschen des vorhandenen Merkbits gekoppelt.simultaneously issue the write command for the changed information via the mixer M '. With each addition command, the deletion of the existing memory bit is coupled at the same time.

Fig. 2 a zeigt das dem Verfahren mit der Doppelimpulsabfrage zugrunde liegende Impulsdiagramm. Es unterscheidet sich von dem gemäß Fig. 1 a lediglich dadurch, daß der zweite in die wirkliche Signalfür die Verarbeitung einer im Abfrageregister ent- 30 impulspause fallende Abfrageimpuls an den ersten haltenen Information, also die Gesamtzeit eines In- herangerückt ist, so daß ein Doppelimpuls entstehtFig. 2a shows the method with the double pulse query underlying timing diagram. It only differs from that according to FIG. 1 a in that the second becomes the real signal for the processing of an interrogation pulse falling in the interrogation register retained information, i.e. the total time of one in, so that a double pulse is created

fonnationsumlaufes in der zentralen Additions- und j _d Impulsfolgezeit T _Fab < u ,· . und einer Im-fonnationsumlaufes in the central addition and j _d pulse train time T _Fab <u , ·. and an im-

Speicheremnchtung, bestimmt ist, ist die Zahl der ^{F ö f} "" = "~'^mm Speicheremnchtung, is determined, is the number of ^{F ö f} "" = "~ ' ^mm

insgesamt von einer zentralen Einrichtung zu über- pulsbreite von Γ_β Ξ> i_p_p_rei. Damit ergibt sich überwachenden Signalleitungen abgesehen von der fest- 35 tragen auf die Anordnung gemäß Fig. 2 eine größere liegenden effektiven Pausenzeit zwischen zwei auf- Zeilenfolgezeit für den Zeilentaktverteiler TVZ alsoverall from a central facility to pulse width of Γ _β Ξ> i _p _p _rei . Thus, the monitored signal lines results apart from the fixed support 35 to the arrangement of FIG. 2 is a more effective lying pause time between two line sequence up time for the line clock distributor as TVZ

beim Ausführungsbeispiel gemäß Fig. 1.in the embodiment according to FIG. 1.

Zur Aufnahme der durch die den Zeilenabfrageimpuls bildenden Impulse α und b gewonnenen Abfrageergebnisse dient analog zum Ausführungsbeispiel gemäß Fig. 1 ein zwei Speichereinheiten E1 und E 2 umfassendes Abfrageregister AR 1, die abwechselnd von der Zeilensperre ZSp aufnahmebereit geschaltet werden, derart, daß jeweils die durch den ersten Impuls a , A two memory units E 1 and E is used for receiving by the α lines interrogation pulse forming pulses and b obtained query results analogous to the embodiment according to Fig. 1 2 comprehensive interrogation register AR 1, which are switched alternately from the line lock ZSp receptive, so that in each case the by the first pulse a

werden. Zu diesem Zweck ist innerhalb jedes Einzel- 45 gewonnenen Abfrageergebnisse auf die Speichereinheit Speichers des Hauptspeichers SP unter anderem ein El und die durch den zweiten Impuls b gewonnenen Speicherbit vorgesehen, das zusammen mit der Abfrageergebnisse auf die Speichereinheit E 2 gelan-Signalleitung individuellen Information ständig ein- gen. Die Ausgabeleitungen beider Speichereinheiten und ausgespeichert wird. Dieses Merkbit wird bei sind über einen Verstärker Va bzw. Vb mit einem Serienausgabe aus dem Speicher SP über ein Koinzi- 50 Eingangel bzw. e2 des Auswahlschaltgliedes AS denzgatter G2 von der zum Addierwerk gelangenden verbunden. Der Eingange3 bildet die Eingabe für Information abgezweigt, indem dieses Gatter von der den Informationsinhalt des jeweiligen Merkbits aus zentralen Ablaufsteuerung her nur für die Zeit den dem Hauptspeicher SP. Für das Auswahlschaltglied anstehenden Merkbits geöffnet wird, oder aber es ergibt sich daraus folgende Funktionstabelle:will. For this purpose 45 query results obtained is provided to the memory unit the memory of the main memory SP, inter alia, an El and b by the second pulse storage bit obtained within each individual, which together with the query results to the memory unit E 2 gelan signal line individual information constantly a - gen. The output lines of both storage units and is stored. This flag bit is connected via an amplifier Va or Vb to a series output from the memory SP via a Koinzi- 50 input or e2 of the selection switching element AS denzgatter G2 from the adder reaching the adder. The input 3 forms the input for information by branching off this gate from the central sequence control of the information content of the respective marker bit only for the time of the main memory SP. Note bits pending for the selector switch are opened, or the following function table results from this:

einanderfolgenden Signalimpulsen abhängig von der Arbeitsgeschwindigkeit ,der zentralen Addier- und Speichereinrichtung, insbesondere von der Zugriffszeit des zentralen Hauptspeichers. successive signal pulses depending on the operating speed, the central adding and Storage device, in particular the access time of the central main memory.

Infolge der Abhängigkeit der Registrierung eines Signalimpulses von der Ergebnisfolge »l«-»0« muß jedes Abfrageergebnis mindestens bis zum Vorliegen des nachfolgenden Abfrageergebnisses gespeichertAs a result of the dependency of the registration of a signal pulse on the result sequence "1" - "0" must each query result is stored at least until the following query result is available

elel EingängeEntrances e3e3 alal AusgängeOutputs alal o3o3 aAaA erstes
Abfrageergebnisfirst
Query result elel MerkbitMerkbit Additionaddition Schreiben
MerkbitTo write
Merkbit Löschen
MerkbitExtinguish
Merkbit Schreiben
geänderte
InformationTo write
modified
information 00 zweites
Abfrageergebnissecond
Query result 00 00 11 00 11 11 11 11 00 00 11 00 11 22 11 11 00 11 00 11 11 33 00 00 00 00 00 00 00 44th 00 00 11 11 11 00 11 55 11 11 11 00 00 00 00 66th 11 11 11 11 00 11 11 77th 00 00 11 11 00 11 11 88th 00

Von den in der Funktionstabelle angegebenen acht Eingangskombinationen führen lediglich die Kombinationen 1 bis 3, 5 und 7 bis 8 zu Steuerbefehlen an den Ausgängen al bis a4. Die Indizes der Sperrgatter 51 bis 53, 55, 55' und 57 bis 58 des dargestellten Auswahlschaltgliedes AS in Fig. 2 entsprechen diesen sechs Kombinationen. Dementsprechend ermitteln die Sperrgatter 53, S 5, 57 und 58 den Additionsbefehl, der über das Mischgatter M 4 zum Ausgang al gelangt, und die Sperrgatter 51, 52, 55 den Schreibbefehl für das Merkbit, der über das Mischgatter M 3 an den Ausgang α 2 gelangt. Mit diesen beiden Befehlen ist des weiteren der Schreibbefehl der geänderten Information einschließlich Merkbit gekoppelt, der über das Mischgatter MS an den Ausgang a 4 gegeben wird. Bis auf die Kombination 5 der Funktionstabelle führt der Additionsbefehl gleichzeitig zur Abgabe des Löschbefehls für das Merkbit am Ausgang α 3. Da bei der Eingangskombination 5 mit dem Additionsbefehl gleichzeitig ao der Schreibbefehl für ein Merkbit gegeben wird, muß in diesem einen Fall der Löschbefehl für das Merkbit unterdrückt werden, was durch das Spergatter55' erreicht wird.Of the eight input combinations specified in the function table, only the combinations 1 to 3, 5 and 7 to 8 lead to control commands at the outputs a1 to a4. The indices of the blocking gates 51 to 53, 55, 55 'and 57 to 58 of the selection switching element AS shown in FIG. 2 correspond to these six combinations. Correspondingly, the blocking gates 53, S 5, 57 and 58 determine the addition command, which arrives at the output al via the mixer M 4, and the blocking gates 51, 52, 55 determine the write command for the flag bit which is sent via the mixer M 3 to the output α 2 arrives. The write command for the changed information, including the flag bit, which is sent to the output a 4 via the mixing gate MS, is also coupled to these two commands. With the exception of combination 5 of the function table, the addition command simultaneously results in the deletion command for the flag bit at output α 3 being issued Merkbit are suppressed, which is achieved by the Spergatter55 '.

Dem Ausführungsbeispiel der Fig. 3 liegt das gleiche Impulsdiagramm wie dem der Fig. 2 zugrunde. Ausgewertet wird aber lediglich die sich aus den Impulsen α und b des abfragenden Doppelimpulses ergebende Ergebnisfolge, so daß das Auswahlschaltglied AS aus einem einzigen Sperrgatter besteht, das nur bei der Ergebnisfolge »l«-»0« einen Additionsbefehl an das Addierwerk AD und gleichzeitig mit diesem einen Schreibbefehl für die geänderte Information an das Koinzidenzgatter Gl abgibt.The embodiment of FIG. 3 is based on the same pulse diagram as that of FIG. However, only the result sequence resulting from the pulses α and b of the interrogating double pulse is evaluated, so that the selection switching element AS consists of a single blocking gate which only sends an addition command to the adder AD and simultaneously with the result sequence "1" - "0" this issues a write command for the changed information to the coincidence gate Gl.

Während bei der Anordnung gemäß Fig. 1 die Zeilenfolgezeit t_FZ, die in ihrem unteren Grenzwert durch die Zeilenabfragezeit und die Ausspeicherzeit des Abfrageregisters bestimmt ist, durch die Zeilenabfragezeit, die in erster Linie gleich der Abfrageimpulsdauer ist, nicht wesentlich beeinträchtigt wird, da diese im allgemeinen klein ist gegenüber der Ausspeicherzeit des Abfrageregisters, kann bei dem Doppelimpulsabfrageverfahren die Zeilenfolgezeit durch die Doppelimpulsdauer t_D wesentlich verlängert werden. Es ist daher zweckmäßig, ein zweites Abfrageregister AR 2, wie in Fig. 2 dargestellt, vorzusehen und die Zeilenabfrageergebnisse abwechselnd in das eine und in das andere Abfrageregister zu geben. Dadurch wird erreicht, daß noch während der Ausgabe aus dem einen Abfrageregister die nächste Zeile bereits abgefragt werden kann, so daß die Ausspeicherung des Abfrageregisters unmittelbar an die Ausspeicherung des anderen Abfrageregisters ohne Zeitverlust anschließen kann. Die Zeilenfolgezeit ist damit unabhängig von der Doppelimpulsdauer. Fig. 4 zeigt die Gegenüberstellung der beiden möglichen Zeilenabfrageimpulsfolgen bei gleich großer Ausspeicherzeit t_s des Abfrageregisters.While in the arrangement according to FIG. 1, the line sequence time t _FZ , which is determined in its lower limit by the line scan time and the retrieval time of the query register, is not significantly affected by the line scan time, which is primarily equal to the query pulse duration, since this is in the is generally small compared to the retrieval time of the query register, the line sequence time can be significantly lengthened by the double pulse duration t _{D in the double pulse query method.} It is therefore expedient to provide a second query register AR 2, as shown in FIG. 2, and to enter the line query results alternately into one and the other query register. This ensures that the next line can be queried while the output from one query register is still in progress, so that the retrieval of the query register can immediately follow the retrieval of the other query register without any loss of time. The line repetition time is therefore independent of the double pulse duration. FIG. 4 shows the comparison of the two possible line interrogation pulse sequences with an equally large unloading time t _{s of} the interrogation register.

Die wechselweise Ansteuerung der beiden Abfrageregister ARl und AR2 kann gemäß Fig. 2 aus in einfacher Weise aus einem Koinzidenzgatter m und einem Sperrgattern aufgebaute Steuerschalter5il bis Sty erfolgen, deren Steuereingänge parallel an eine gemeinsame Steuerleitung geschaltet sind, die vom Zeilentaktverteiler TVZ mit Steuerimpulsen der halben Zeilenfrequenz beschickt wird, so daß beispielsweise beim Abfragen jeder ungeradzahligen Zeile das AR 1 und beim Abfragen jeder geradzahligen Zeile das Abfrageregister AR 2 angeschaltet wird.The alternating control of the two query registers AR1 and AR2 can be done according to FIG. 2 from control switches 5il to Sty , which are constructed in a simple manner from a coincidence gate m and a blocking gate, the control inputs of which are connected in parallel to a common control line from the line clock distributor TVZ with control pulses of half the line frequency is charged, so that, for example, when interrogating every odd-numbered line, the AR 1 and when interrogating each even-numbered line, the interrogation register AR 2 is switched on.

Ebenso ist es möglich, die im Hauptspeicher verstreuten Merkbits in Form eines Schieberegisters zusammenzufassen, so daß noch Platz für weitere Informationen geschaffen würde oder aber die Speicherkapazität des Hauptspeichers verdoppelt werden könnte.It is also possible to summarize the memory bits scattered in the main memory in the form of a shift register. so that there is still space for further information or the storage capacity of main memory could be doubled.

Fig. 5 zeigt ein Ausführungsbeispiel in Anlehnung an das Ausführungsbeispiel gemäß Fig. 1. Dargestellt ist lediglich die Abfrageeinrichtung der Matrix. Der fehlende Teil B entspricht dabei dem Ausführungsbeispiel gemäß Fig. 3. Wie bereits beschrieben, gelangen bei der Abfrage einer Zeile der in Matrixform angeordneten individuellen Speicherelemente KU bis Kxy die Abfrageergebnisse in das Abfrageregister AR. Der Ausgang dieses Abfrageregisters führt auf den Eingang des Schieberegisters SR, so daß mit jeder Ausspeicherung des Abfrageregisters die einzelnen Abfrageergebnisse in derselben Reihenfolge in das Schieberegister übertragen werden. Bei den mit dem nächsten Abfragezyklus der Matrix ZSP beginnenden Ausspeicherungen des Abfrageregisters werden die im Schieberegister zwischengespeicherten Abfrageergebnisse im gleichen Takt aus dem Schieberegister herausgeschoben, so daß jeweils zwei aufeinanderfolgende Abfrageergebnisse ein und desselben Speicherelementes, z. B. KIy, gleichzeitig an die Eingänge des als einfaches Sperrgatter ausgebildeten Auswahlschaltgliedes gelangen, das lediglich nachzuprüfen hat, ob eine Ergebnisfolge »l«-»0« vorliegt.FIG. 5 shows an exemplary embodiment based on the exemplary embodiment according to FIG. 1. Only the interrogation device of the matrix is shown. The missing part B corresponds to the exemplary embodiment according to FIG. 3. As already described, when a row of the individual memory elements KU to Kxy arranged in matrix form is interrogated, the interrogation results arrive in the interrogation register AR. The output of this interrogation register leads to the input of the shift register SR, so that each time the interrogation register is saved, the individual interrogation results are transferred to the shift register in the same order. When the interrogation register begins with the next interrogation cycle of the matrix ZSP , the interrogation results cached in the shift register are pushed out of the shift register in the same cycle, so that two successive interrogation results of one and the same memory element, e.g. B. KIy, at the same time reach the inputs of the selection switching element designed as a simple blocking gate, which only has to check whether a result sequence "1" - "0" is present.

Zweckmäßigerweise kann das Schieberegister SR aus den einzelnen Zeilen individuell zugeordneten Einzelschieberegistern aufgebaut sein, deren Eingänge über individuelle Koinzidenzgatter entsprechend den einzelnen Zeilen der Reihe nach angesteuert werden, während die Ausgänge über ein Mischgatter zusammengefaßt zum Verstärker Vr führen. Eine andere Möglichkeit besteht darin, statt des Schieberegisters eine Ringkernmatrix entsprechend der Eingabematrix ZSP vorzusehen, die in bekannter Weise unter Ausnutzung der bereits vorhandenen Taktverteiler TVZ und TVS angesteuert wird und die gleiche Funktion wie das eben besprochene Schieberegister ausübt, lediglich mit dem Unterschied, daß nicht die einzelnen Informationen, sondern der Ausspeicherort von Kern zu Kern wandert. The shift register SR can expediently be constructed from the individual lines assigned individual shift registers, the inputs of which are controlled in sequence via individual coincidence gates according to the individual lines, while the outputs are combined via a mixer gate and lead to the amplifier Vr . Another possibility is to provide a ring core matrix corresponding to the input matrix ZSP instead of the shift register, which is controlled in a known manner using the existing clock distributors TVZ and TVS and performs the same function as the shift register just discussed, with the only difference that not the individual pieces of information, but the withdrawal location moves from core to core.

Claims

PATENT CLAIMS:

1. Procedure for the detection of signals on several signal lines in random order, but with a certain minimum time interval incoming signal pulses, z. B. Charge pulses in telephone systems, using bistable individually assigned to the signal lines Storage elements (e.g. ferrite core storage elements) for temporary storage a signal pulse, which are queried periodically one after the other in a time sequence, which is shorter than the undistorted one between two successive signal pulses Minimum pause time, the memory element being returned to its starting position by interrogation pulses is switched and as a criterion for the final registration of a signal pulse through the central registration and storage device that enables the transition from the storage to the initial situation characterizing the two

309 647/65

successive query results are evaluated, characterized in that even if a signal pulse (e.g. charge pulse) is present at the same time, each query pulse switches the respective memory element (ζ. B. Kxy) to be queried to the initial position "0".

2. The method according to claim 1, characterized in that each interrogation pulse is formed from two short-term successive pulses (a, b) of the same polarity, the time interval is greater than the largest occurring interval (tp-prei) ^{of 2} ^ i successive bounce pulses, and that the pulse repetition time (t _Fab ) of the periodically recurring interrogation pulses is less than or at most equal to that between two successive signal pulses of the same Si

signal lines lying undistorted minimum pause time (i _p _ _{im> j} ).

3. The method according to claim 2,
ii

p thereby

indicates that in each case the
Double pulse formed query pulse obtained query results are used for evaluation for the final registration.

4. The method according to any one of the preceding claims, characterized by the use of band ring cores as storage elements individually assigned to the signal lines.

Considered publications:
German Auslegeschrift No. 1 064114,
991

1 sheet of drawings