DE1133163B - Logische Verknuepfungsschaltung - Google Patents
Logische VerknuepfungsschaltungInfo
- Publication number
- DE1133163B DE1133163B DET19445A DET0019445A DE1133163B DE 1133163 B DE1133163 B DE 1133163B DE T19445 A DET19445 A DE T19445A DE T0019445 A DET0019445 A DE T0019445A DE 1133163 B DE1133163 B DE 1133163B
- Authority
- DE
- Germany
- Prior art keywords
- inputs
- threshold
- inhibition
- excitation
- circuit according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
- G06F7/5013—Half or full adders, i.e. basic adder cells for one denomination using algebraic addition of the input signals, e.g. Kirchhoff adders
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/0813—Threshold logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/084—Diode-transistor logic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/48—Indexing scheme relating to groups G06F7/48 - G06F7/575
- G06F2207/4802—Special implementations
- G06F2207/4818—Threshold devices
- G06F2207/4822—Majority gates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Biomedical Technology (AREA)
- Mathematical Optimization (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Computational Mathematics (AREA)
- Biophysics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Health & Medical Sciences (AREA)
- Artificial Intelligence (AREA)
- Software Systems (AREA)
- Molecular Biology (AREA)
- General Health & Medical Sciences (AREA)
- Algebra (AREA)
- Evolutionary Computation (AREA)
- Data Mining & Analysis (AREA)
- Computational Linguistics (AREA)
- Neurology (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Description
Für die Durchführung von Ziffernrechnungen und logischen Kalküls, insbesondere in elektronischen
Rechenmaschinen, werden logische Verknüpfungsschaltungen benutzt, die auch als logische Elemente,
Logiktore oder Logikstufen bezeichnet werden. Bekannte Schaltungen dieser Art sind die Und-Tore,
Oder-Tore und Negatoren sowie weitere Verknüpfungen, wie etwa exklusives Oder, Sheffer-Strich usw.,
die untereinander und mit den erstgenannten nach den Regeln der Booleschen Algebra in Beziehungen
stehen. Die Verknüpfungen können mit unterschiedlichen Mitteln, wie Dioden, Transistoren, ummagnetisierbaren
oder parametrisch erregbaren Elementen, realisiert werden.
Eine Entwicklungstendenz geht dahin, zwecks Vereinfachung und schnellerer Arbeitsweise des gesamten
logischen Netzes Logikstufen auszubilden, die komplexere logische Operationen bewältigen können.
Insbesondere von der Parametrontechnik ausgehend, ist hierbei das Prinzip der Mehrheitsentscheidung
nutzbar gemacht worden, das auch so beschrieben werden kann, daß in der Verknüpfungsschaltung eine
Schwelle gesetzt wird, die nur durch Erregung einer bestimmten Anzahl von Eingängen überwunden werden
kann; nach Überwindung der Schwelle ändert sich das Ausgangssignal des Tores. Ferner ist es bekannt,
Hemmungseingänge in Form von Gegenwicklungen bei Magnetkernen vorzusehen; auch diese
können eine Schwelle setzen, derart, daß es nur nach Überwindung dieser Schwelle zu einer Kernummagnetisierung
kommt. Dabei hängt das Niveau der Schwelle von der Anzahl der jeweils erregten Hemmungswicklungen
ab.
Weiterhin ist eine Schaltung bekannt, die unter Benutzung von drei Transistoren sowie einer in Abhängigkeit
von drei Binärgrößen veränderlichen Ansteuerung der Eingänge von zwei der Transistoren
eine logische Verknüpfung der drei Eingangsgrößen so bewirkt, wie es zur Durchführung einer binären
Volladdition erforderlich ist. Auch hierbei werden Schwellen benutzt, nämlich Spannungsschwellen, bei
deren Überschreitung der betreffende Transistor eingeschaltet wird; die drei Logikeingänge wirken parallel
auf zwei derartige Schwellen, und bei Überschreitung einer Schwelle und dadurch bewirkte
Einschaltung des zugehörigen Transistors erzeugt dieser über den dritten Transistor ein Potential,
das die andere Schwelle, nämlich Erregungsschwelle, um einen konstanten Betrag erhöht. Es
wird also eine Hemmung wirksam, die die Erregungsschwelle von einem ersten auf einen zweiten
Wert umschaltet.
Logische Verknüpfungsschaltung
Anmelder:
Telefunken
Telefunken
Patentverwertungsgesellschaft m. b. H.,
Ulm/Donau, Elisabethenstr. 3
Ulm/Donau, Elisabethenstr. 3
Erhard Czok
und Salomon Klaczko-Ryndzium, Konstanz,
sind als Erfinder genannt worden
sind als Erfinder genannt worden
Die Erfindung benutzt ebenfalls eine erste und eine durch Hemmungseingänge einschaltbare zweite
Erregungsschwelle, gestattet es aber, eine große Zahl unterschiedlicher logischer Verknüpfungen herzustellen,
so daß eine nach dem Erfindungsgedanken aufgebaute Schaltung als Logikstufe entsprechend vielfältig
einsetzbar ist. Mit einer Schaltung gemäß der Erfindung, die sich in einer bevorzugten Ausführungsform als relativ einfach darbietet, können unter
anderem auch die eingangs erwähnten logischen Verknüpfungen hergestellt werden.
Gemäß der Erfindung wird eine logische Verknüpfungsschaltung so ausgebildet, daß Erregungseingängen wählbarer Anzahl eine in ihrer Höhe verschieden
einstellbare erste Schwelle entgegengesetzt und eine durch Hemmungseingänge wählbarer Anzahl
einschaltbare zweite derartige Schwelle in ihrem Abstand gegenüber der ersten Schwelle ebenfalls verschieden
einstellbar ist.
Dabei ist vorzugsweise vorgesehen, daß die über die Hemmungseingänge bewirkbare Einschaltung der
zweiten Schwelle von einer dritten, ebenfalls in ihrer Höhe verschieden einstellbaren Schwelle abhängig ist.
Weiterhin ist vorgesehen, daß Erregungseingänge
und Hemmungseingänge voneinander unabhängig logisch steuerbar sind. Eine große Gruppe logischer
Ausgangsfunktionen läßt sich jedoch dadurch erhalten, daß Erregungseingänge und Hemmungseingänge, wie das an sich von der vorerwähnten
Addierschaltung her bekannt ist, an einem gemein-
209 619/354
samen Logikeingang liegen. Es können ferner gemäß einem weiteren Erfindungsgedanken einzelne logische
Eingänge in mehreren Erregungseingängen oder/und in mehreren Hemmungseingängen wirksam gemacht
werden. Ein weiterer Vorschlag der Erfindung besteht darin, daß mindestens ein Eingang vorgesehen ist,
der bei Aktivierung; die hemmende Wirkung der Hemmungseingänge aufhebt. Ferner kann es zweckmäßig
sein, daß mindestens ein Erregungseingang eingeschaltet oder einschaltbar ist, der konstant
logisch »L« führt.
Zur näheren Erläuterung der Wirkungsweise seien zunächst zwei Ausführungsbeispiele für eine Verknüpfungsschaltung
gemäß der Erfindung beschrieben, wobei als bevorzugte Ausführungsform eine
Transistor-Dioden-Schaltung verwendet wird.
An die Klemmen U1 und U2 der Schaltung nach
Fig. 1 a seien Gleichspannungen gelegt, wobei U2-U1
positiv ist und etwa gleich +10V sein möge. U2
liegt am Emitter eines p-n-p-Transistors T1, dessen
Kollektor über Widerstand R5 an U1 liegt. Seine
Basis ist über Serienwiderstände R1 ebenfalls an U1
gelegt und kann über diese Widerstände Strom ziehen, der den Transistor T1 bis ins Sättigungsgebiet aufschaltet
und geöffnet hält. An der Basis von T1 liegen ferner parallel die Kathoden von Dioden D1, deren
Anoden über Widerstände A1 mit Erregungseingängen
er verbunden sind. Den Widerständen ,R1 parallel
geschaltete Kondensatoren C, dienen zur Schaltbeschleunigung. Nicht erregte Eingänge er führen ein
niedrigeres Potential (= 0), das kleiner als CZ1 ist, so
daß die nachgeschalteten Dioden D1 in Sperrichtung
beansprucht sind. Durch Anlegen positiveren Potentials (= L) an einen Erregungseingang oder deren
mehrere kann unter Leitendwerden der betreffenden Dioden D1 das Basispotential für T1 so weit erhöht
werden, daß T1 gesperrt wird. Die Schwelle, bei der
dies geschieht, kann stufenweise geändert werden durch Zu- oder Abschalten (Überbrücken) einzelner
Widerstände i?4. Wird diese Schwelle überschritten
und Transistor T1 gesperrt, so geht der an dessen
Kollektor liegende Ausgang A von höherem Potential (= 0) auf niedrigeres Potential (= L). Eine
Diode D3 am Ausgang dient zur Entkopplung beim Zusammenschalten mit anderen Verknüpfungselementen.
Das Vorbeschriebene gilt, solange ein zweiter Transistor T2, der in einem Parallelweg zu A4 zwischen
U1 und der Basis von T1 liegt, gesperrt ist.
Dieser Parallelweg enthält zwischen EZ1 und dem
Kollektor von T2 die Serienwiderstände R2. Wird
Transistor T2 leitend gemacht, so wird (sämtliche
Erregungseingänge er mögen zunächst auf »0« liegen)
Transistor T1 über die Widerstände .R4 und R2 (in
der hier vorliegenden Schaltung auch über den anschließend noch zu besprechenden Widerstand R3)
mit größerem Basisstrom aufgesteuert. Dadurch wird eine zweite, höhere Schwelle gesetzt, die durch positiveres
Potential von den Erregungseingängen er her überwunden werden muß, um den Transistor T1 zu
sperren und so in A einen Ausgang »L« herbeizuführen. Diese Schwelle kann durch Zu- oder Abschalten
(Überbrücken) von Widerständen R2 ebenfalls gestuft verändert werden.
Um den Transistor T2 leitend zu machen, ist ein
normalerweise an seiner Basis liegendes Potential von positiverem sperrendem Niveau genügend zu erniedrigen.
Dies kann über einen steuernden Eingang (etwa über ein Flip-Flop) geschehen, der, weil er
beim Wirksamwerden eine Schwelle bzw. höhere Schwelle einschaltet, einen Hemmungseingang darstellt.
Vorzugsweise ist jedoch vorgesehen, daß zur Steuerung von T2 mehrere hemmende Eingänge hs
in geeigneter Verknüpfung wirksam werden. Gemäß Fig. 1 a ist die Basis von T2 über den oben bereits erwähnten
Widerstand R3 mit U1 verbunden.
Ferner liegen an der Basis die Kathoden von
ίο η parallelen Dioden D2, an deren Anoden die Hemmungseingänge
hs liegen. Für diese soll gelten: »0« ist eine positivere Spannung (größer als U2) und »L«
eine negativere Spannung, mit der die betreffende Diode D2 in Sperrichtung gelangt. Solange an mindestens
einem Hemmungseingang »0« liegt, erhält dann die Basis von T2 über D2 genügend positives
Potential, das den Transistor gesperrt hält. Erst wenn an sämtlichen Hemmungseingängen hs negativeres
Potential »L« liegt, kann die Basis von T2 über R3 Strom ziehen, der den Transistor einschaltet.
Die Hemmungseingänge hs werden mithin in konjunktiver
Verknüpfung wirksam.
Bei der Schaltung nach Fig. Ib sind drei feste Spannungen
CZ1, U2, U3 angelegt, wobei U3
> U2 > U1
ist. Die Hemmung wird hier durch Sperren eines Transistors T2 eingeschaltet, der vom n-p-n-Typ ist.
Zunächst sei angenommen, daß dieser Transistor T2
leitend ist. Das über Punkt ρ für die Basis des p-n-p-Transistors T1 sich ergebende Potential wird nach
dem gleichen Grundprinzip wie bei Fig. la so eingestellt,
daß es, solange kein Erregungseingang er ein Potential >
U2 (-L) führt, negativer ist als U2 und
mithin den Transistor T1 leitend hält. Dieses bei ρ
anstehende Potential wird gebildet durch die Wirkung der Spannungsquelle CZ1 über die Serienwiderstände i?4
gemeinsam mit der Wirkung der Spannungsquelle CZ3 über Serienwiderstände R6 und kann durch Zu- oder
Abschalten (Überbrücken) von Widerständen .R4, R6
variiert werden. Es bestimmt wie bei Fig. 1 a als Schwelle av wieviel Erregungseingänge er mit L-Potential
beaufschlagt werden müssen, um das Basispotential für T1 so weit anzuheben, daß Transistor T1
in den Sperrzustand übergeht und mithin der Ausgangswert bei A von »0« nach »L«.
Wenn jedoch der Transistor T2 gesperrt wird, dann
fällt die positivere Komponente für ρ weg, und die Basis von T1 wird nunmehr durch CZ1 über A4 allein
in stärkerem Maße negativ angesteuert. Diese negativere Ansteuerung ergibt, als Schwelle aü, daß mehr
Erregungseingänge er als zuvor positiv angesteuert
werden müssen, um den Transistor T1 zu sperren und
damit den Ausgang »L« zu erzeugen. Diese Schwelle kann durch Zu- oder Abschalten von Widerständen R4
variiert werden.
Der Transistor T2 wird normalerweise in leitendem
Zustand gehalten durch positives Potential, das von CZ3 aus über Serienwiderstände R7 an seiner Basis
liegt. Ferner liegen an der Basis aber auch die Anoden parallel geschalteter Dioden D4, an deren
Kathoden über Widerstände R8 die Hemmungseingänge hs angeschlossen sind. Kondensatoren C2,
die die Widerstände R8 überbrücken, dienen wiederum
zur Schaltbeschleunigung. »0«-Potential für die Hemmungseingänge hs ist ein genügend positives
Potential, das die Dioden D4 in Sperrichtung beansprucht
hält. Durch Anlegen negativeren »L«-Potentials <C U2 an Hemmungseingänge hs, das die betreffenden
Dioden D8 leitend werden läßt, kann das
Basispotential für T2 so weit erniedrigt werden, daß
T2 in den Sperrzustand übergeht. Die Schwelle b, bei
der dies geschieht, mit anderen Worten die Zahl der Hemmungseingänge, die mit negativem »L« angesteuert
werden müssen, um Transistor T2 auszuschalten, ist durch Zu- oder Abschalten von Widerständen
R7 und damit Veränderung des Grades der positiven Basisansteuerung von T2 verschieden einstellbar.
Eine in der beschriebenen Art wirkende Verknüpfungsschaltung kann man durch ein Schema nach
Fig. 2 darstellen. An der Basis eines Dreiecks — die »Haupt«-Verknüpfung mit dem logischen Ausgang A
darstellend — liegen die Erregungseingänge eT
(r = 1, 2 ... m); an der Basis des Nebendreiecks — der Verknüpfung für die hemmenden Eingänge —
liegen die Hemmungseingänge hs (s = 1, 2 . .. ή),
während der Ausgang k in das Hauptdreieck führt. Er hat die Wirkung, dort eine Schwelle zu setzen, die
mit a2 bezeichnet ist. at ist die Schwelle, die bei unwirksamer
Hemmung den Erregungseingängen er entgegengesetzt ist. b ist die Schwelle, die von den
Hemmungseingängen überwunden werden muß, bevor ein Ausgang in k entsteht, der die Schwelle a2
einschaltet. Verknüpfungen, bei denen, wie im vorliegenden Falle, hemmende Eingänge eine Rolle spielen,
hat man nach dem Vorbild der aus der Physiologie bekannten Neuronen, bei denen ähnliches
stattfindet, auch als neuronenähnliche Elemente bezeichnet.
Interessante Verknüpfungswirkungen einer derartigen Neuronenschaltung kann man nun gemäß
der weiteren Erfindung dadurch erhalten, daß man Erregungs- und Hemmungseingänge miteinander verknüpft,
indem man sie an einen gemeinsamen logischen Eingang legt. In Fig. 3 ist der Fall dargestellt,
daß bei einer Neuronenschaltung nach Fig. 2 sämtliche Erregungseingänge je mit einem Hemmungseingang
verbunden sind. Ein gestrichelt eingezeichneter (m+l)-ter Erregungseingang, der ständig
»L« führt, kann zusätzlich vorgesehen werden, wenn eine Verknüpfung gewünscht wird, die »L«
ergibt, wenn alle Eingänge »0« sind.
Das Schema nach Fig. 4 macht die erzielbaren Verknüpfungen anschaulich. Links sind Niveaulinien
eingetragen, die die Anzahl der ein »L« führenden Eingänge angeben, at ist die untere Schwelle, die
überschritten werden muß, bevor im Ausgang ein »L« erscheint; b ist die Schwelle, bei der die Hemmung
eingeschaltet und die zweite Schwelle gesetzt
ίο wird, oberhalb der dann erst wieder ein »L« im Ausgang
erscheinen kann. An Hand dieses Schemas kann man die Art der Verknüpfungen erkennen, die durch
Variationen der Schwellen erzielbar sind. Die Schwellen at bzw. ß2 sollen Schwelle η heißen, wenn sie zwisehen
η und n+1 Hegen. Die Schwellet wird unmittelbar
mit Erreichen des Niveaus η wirksam. Eine untere Schwelle at
> 0 hat nur dann einen Sinn, wenn sie um mehr als eine Einheit unter der Schwelle b sowie a2 liegt. Bei der eingezeichneten
Schwellenlage ergibt sich ein Ausgang »L« dann und nur dann, wenn drei, acht oder neun Eingänge ein
»L« führen. Wenn man die Schwelle a2 auf 9 anhebt,
so ergibt sich ein »L« dann und nur dann, wenn drei Eingänge ein »L« führen. Wenn man etwa die
Schwelle ax auf Null setzt und die Schwelle a.2=b=n
macht, ferner den Eingang m+1=L wirksam macht, so ergibt sich dann und nur dann der Ausgang »0«,
wenn η Eingänge ein »L« führen. Im Falle n=m ist
dies die negierte Und-Schaltung.
In der nachstehenden Tabelle sind weitere Möglichkeiten
angegeben. In der ersten Spalte sind Schwellenwerte eingetragen, ferner ist angegeben,
wenn Eingang m+1=L vorhanden ist. In der zweiten
und dritten Spalte ist angegeben, wann sich der Ausgang »0« bzw. »L« ergibt, dabei ist χ die Anzahl
der ein »L« führenden Eingänge. Abschnitt 1 entspricht
dem Schema nach Fig. 4. In den Abschnitten 2 bis 7 sind einige Spezialfälle aufgeführt, die
bekannte, in der vierten Spalte benannte Verknüpfungen ergeben. Es sind dies aber natürlich nur einige
herausgegriffene Möglichkeiten.
■— | O | 0 | L | ί") | Λ | |
[ | b> α2 < |
m | * _; U1 | Ci1 < χ < ö | ||
1. I | m+1 = | L | b <i χ <a2 | η aus m | ||
ö = | 0 m |
|||||
2. . | α2 = | m + 1 | x= m | ^<Cm | Verallgemeinertes | |
ö = «2 = |
n-1
n+1 m |
Exklusiv-Oder | ||||
3. ■ | U1 = | 0 |
x£n- 1
n+ l£x |
λ; = η | ||
b = | (SI | |||||
4. ■ | a2 = | m | 2£x | ^ = I | ||
1 | 7. · | Ot + I = L | O | L | Negation | |
O1 = O b= 1 |
||||||
5. - | O2 = OT + 1 | l = x | X = O | |||
OT=2 Ot+ 1 = L |
Äquivalenz | |||||
6= 1 | X = O | |||||
6. - | α2 = 2 | χ= 1 | x = 2 | Antivalenz (Exklusiv-Oder) | ||
ö = 2 | ||||||
x=0 χ= 2 |
x = l | |||||
Zu dem Abschnitt 7 ist in Fig. 5 das Schema der Neuronenschaltung angegeben. Wenn beide Eingänge
ex und eä »0« führen, so erscheint im Ausgang A
ebenfalls »0«, Führt einer der Eingänge »0« und der
andere »L«, so erscheint im Ausgang »L«. Führen beide Eingänge et und e2 ein »L«, so ist die Schwelle
b = 2 erreicht, bei der die Hemmung (in diesem Fall z. B. durch eine Konjunktion wie nach Fig, I) eingeschaltet
wird. Sie schaltet von der Schwelle ax = 0
auf die Schwelle a2 = 2 um, so daß die beiden »L«
keinen Ausgang »L« erzeugen können, vielmehr das Ergebnis »0« ist. Es ergibt sich also die als Antivalenz
bzw. als Exklusiv-Oder bezeichnete Verknüpfung (0,0) = 0; (0, L) = L; (L, 0) = L; (L, L) = 0.
'η, η 4- 1, η + 2,
H.+
40
Zu der Verknüpfung (M gemäß Abschnitt 3 der
Tabelle, die nur dann einen Ausgang L ergibt, wenn von m Eingängen η erregt sind, sei bemerkt, daß sie
insbesondere für die Prüfung von in einem I "J-Code verschlüsselten Daten von Wichtigkeit ist. Man erkennt ohne weiteres, daß man durch Erweiterung des
Bereichs zwischen den Schwellen O1 und b (vgl. Fig. 4)
auch Codes der Form
55
wo n+r<Cm ist, entdecken kann. Weiterhin ist
unter Zuhilfenahme des Schemas nach Fig. 4 z.B. leicht erkennbar, daß man zu jeder logischen Ausgangsfunktion,
die unter Anlegung einer oberen Schwelle a2 >■ m erzeugbar ist, die komplementäre
bzw. negierte Funktion dadurch erhalten kann, daß man die Schwelle a2 nach vorher b, b nach vorher Ci1
und O1 nach Null verschiebt. Hierdurch wird in den
dann beim Schema der Fig. 4 bestehenden drei Bereichen jeweils L in 0 und 0 in L verwandelt. Unter
anderem ist so die Form
η, η + 1, η
OT
2,
n + r
realisierbar. Das Vier-Bereichs-Schema nach Fig. 4, entsprechend Abschnitt 1 der Tabelle, läßt sich auch
schreiben als die Funktion ("+'· r+e), wobei v, Q=X, 2
... und r+Qmax = m, n+vmax<r.
Es sei ferner der oft mit Vorteil anwendbare Fall genannt, daß an einem der Hemmungseingänge ein
Flip-Flop liegt, das die Funktion der Enthemmung der gesamten Schaltung übernehmen kann. Legt man
beispielsweise in der Schaltung nach Fig. 1 a an eine (n+l)-te Diode D2 ein solches Flip-Flop, das je nach
seiner Stellung entweder »0« oder »L« ausgibt (wie in Verbindung mit Fig. la definiert), so kann die
Konjunktion der η Hemmungseingänge nur dann die Hemmung einschalten, wenn das Flip-Flop ebenfalls
auf »L« steht. Andernfalls ist die gesamte Hemmung ausgeschaltet oder, mit anderen Worten, die Verknüpfungsschaltung
»enthemmt«. Man kann insbesondere mit der Verknüpfung nach der Erfindung die Stellung eines Flip-Flops abfragen, ohne es zu löschen.
Hierzu ist der abfragende Impuls an einen Erregungseingang zu legen, der mit einem Hemmungseingang
verbunden ist, während ein zweiter Hemmungseingang an dem Flip-Flop liegt und die Schwellen auf
O1 = 0, b = 2, a2 2; 1 eingestellt sind.
Allgemein sei bemerkt, daß man jede logische Funktion als Polynom in der disjuntiven Normalform
/ = (JST11, JST,j, JST,,...) V (Xn, Xiv X19 ...) V (...) V ( ...)
darstellen kann, wobei die Klammerausdrücke als Monome bezeichnet werden. Die mit der Neuronenverknüpfung
erzeugbaren Funktionen sind für diejenigen Variablen symmetrisch, die sowohl an der
10
Erregung als auch an der Hemmung angelegt sind, denn diese Variablen sind vertauschbar. Durch das
Schema nach Fig. 4 sind sämtliche möglichen Kombinationen von symmetrischen monomialen Funktionen,
die disjunktiv Polynome bilden, darstellbar, wobei die jeweiligen Werte der Differenzen Ox-0, b—at,
a2—b, m—a2 das symmetrische disjunktive Polynom
bestimmen. Die Symmetrie gilt nicht hinsichtlich der nicht miteinander verknüpften Erregungs- und Hemmungseingänge.
Man wird bei der Konstruktion einer logischen Verknüpfung zunächst den symmetrischen
Teil bestimmen; die Monome, die Variable verknüpfen, die entweder bloß an der Erregung oder bloß an
der Hemmung wirksam werden, kann man konjunktiv mit dem jeweiligen symmetrischen Teilpolynom
verknüpfen, so daß nach dem Schema
n\ 1 r χ
V V ... Λ (Jn1...) V (Tn2...),
ml \ml
wobei die Mv nicht zur Menge der m gehören, das volle Polynom gebildet wird, das die zu erzeugende
Funktion darstellt.
Hierbei kann man sich mit Vorteil der weiteren, bereits früher erwähnten erfindungsgemäßen Maßnähme
bedienen, die darin besteht, daß einzelne logische Eingänge in mehreren Erregungseingängen
bzw. Hemmungseingängen wirksam werden. Den Variablen werden dadurch Gewichte erteilt, nämlich
Erregungsgewichte ge (x,·) als Anzahl der Erregungseingänge,
die von ein und demselben Signal X1 beaufschlagt
werden, und Hemmungsgewichte gh (*,·) als
Anzahl der von einem Signal X1 beaufschlagten Hemmungseingänge.
Man kann nun als Symmetrie in einem Booleschen Polynom den Fall definieren, daß eine Variable bzw.
eine Gruppe von immer gleichartig verknüpften Variablen gleichzeitig in mehreren Monomen des
Polynoms vorkommt, wobei dann ein Polynom mehrere derartige Symmetrien aufweisen kann
[und eine symmetrische Funktion, wie beispielsweise f(a, b, c) = a\/b\/c, ohne solche Symmetrien in
dem definierten Sinne sein kann]. Wenn dann für jede Variable X1 der Funktion ge (xt) — gh (xt) ist, so ist die
Funktion symmetrisch, ihr Ausgang ist Funktion der Erfüllung oder Nichterfüllung der Bedingung, daß
von insgesamt m Eingängen alle Eingänge
15 n + ν r 4- ο s + σ
m
mit demselben logischen Wert 0 oder L behaftet sind, wobei η</·<ϊ...</η, η, r, s = 1, 2, 3 ...,
V, ρ, σ = 0, 1, 2 ... Liegt nun eine nichtsymmeirische Funktion mit ν Variablen und u Symmetrien
vor, so kann man ein lineares Gleichungssystem von u Gleichungen mit ν Unbekannten aufstellen, wobei
die jeweiligen Gewichte der betrachteten Variablen die Unbekannten sind. Diese können für den Fall
as M^v eindeutig ermittelt werden unter Benutzung nur
einer Schwelle — nämlich der unteren —, während die Hemmungseingänge nicht eingeschaltet zu werden
brauchen.
Ist u < v, so nehme man das gegebene Polynom, in
irredundanter disjunktiver Normalform geschrieben, d. h. wenn irgendeines der Monome in einem anderen
längeren vorkommt, dann soll das längere gestrichen werden, z. B.
abcV beV ceV deV abceVbde = abcVbeV ceV de.
(1)
Ein Monom kann auch aus einer einzigen Variablen bestehen, sofern der Wert L der Variablen genügen
soll, um der ganzen Funktion den Wert L zu verleihen, z. B.
abcVbeVceVd (rf = Monom) . " (2)
Gleichzeitig nehme man ein konjunktives Polynom, bestehend aus allen monomialen Kombinationen der
gleichen Variablen, die nicht zulässig sind, z. B.
äbH Λ äcä Λ b~cä /\ He für abc V be Y ce V de . (3)
Sollte in diesem neuen Polynon ein Monom in einem anderen längeren enthalten sein, so ist das kürzere zu
streichen, z. B.
abd Λ acd Λ bed /\ab /\cd = abH Λ äcä /\ Tjcä. (4)
Dieses neue Polynom kann man mit dem Distributiritätsgesetz zu einer disjunktiven Form minimisieren, z. B.
abd /\acd Abcd /\ae =
Es kann geschehen, daß ein Faktor der Monome in diesem Polynom gleichzeitig in Monomen im ersten
Polynom vorkommt. In diesem Fall sollen diese Monome im ersten Polynom, die als abhängige bezeichnet
werden, von den übrigen unabhängigen abgeteilt werden. Man nehme jetzt jede Variable, der
Einfachheit halber, an Stelle ihres Gewichtes ge, und
stelle jedes Monom als eine Gleichung dar, wo sich die in ihm vorkommenden Variablen addieren. Für
jedes unabhängige Monom muß gelten, z. B. im Falle der Funktion abc V be V ce V de:
a + b + C^a1
c + e ^ U1
c) /\äe.
Für jede Abhängige muß gelten
+ e — az ·
Für jede Abhängige muß gelten
+ e — az ·
(5)
Für jedes Monom des nicht minimisierten konjunktiven Polynoms {nicht zugelassene Kombinationen)
muß gelten
a + b + ^2x
a + c + d ^La
b+ c + " ^ «2-1
a + e ^a2-I
a + e ^a2-I
erhält somit ein Gleichungssystem, mit dem man durch Einsetzung von gewissen angenommenen
Werten bei bestimmten Variablen zu einer Lösung
203 61W354
kommen kann, falls die Anzahl der Unbekannten größer als die der Gleichungen ist. Um die Anzahl
der Gleichungen zu erhöhen, kann man zusätzlich die Symmetrien dazunehmen. Angenommen, die dis-
junktiven Faktoren der verschiedenen Symmetrien besitzen nicht alle die gleiche Anzahl von Variablen,
so wählt man diejenigen Faktoren, die die Maximalzahl von Variablen zeigt. In
b (acVe); c(abVe); e (6 VeVd) für abcVbeVcey de,
z. B. haben sie alle je drei Variable. Dann kann man resultierender Übertrag, so lautet das Verknüpfungsdiese
Faktoren wieder als Gleichungen der Form io schema
a + c + e a + c + e
b 4- c +
darstellen, wobei sich daraus in der Annahme, daß jede der Variablen wenigstens das Gewicht 1 besitzt,
die zusätzliche Gleichung
X | y | »1-1 | R | U1 |
L | L | L | L | L |
L | L | O | O | L |
L | O | L | O | L |
O | L | L | O | L |
L | O | O | L | O |
O | L | O | L | O |
O | O | L | L | O |
O | O | O | O | O |
ergibt. Bei der obigen Gruppe von drei Gleichungen sind die Variablen wiederum als Erregungsgewichte
zu betrachten. Alle bisherigen Gleichungen sind als System zusammenzufassen und zu lösen. Die Erregungsgewichte
und -schwellen sind so zu finden.
Für die Monome des minimisierten konjunktiven Polynoms [z. B (5)] können die konjunktiven Faktoren
wiederum als algebraische Gleichungen dargestellt werden. In diesem Fall soll nun x' = gh(x) sein.
Dann muß sein
e'\ii (b = Hemmungsschwelle)
Der Ausgang für R hat also ein »L« zu erhalten,
as wenn von den Eingängen x, y, U1-1 einer oder drei
erregt sind, der Ausgang für Üt dann, wenn zwei oder
drei Eingänge erregt sind. Die Verknüpfung nach Fig. 7 leistet das Gewünschte, wie man in Anwendung
des Vorerläuterten ohne weiteres nachprüft. Statt dessen kann man aber auch die Verknüpfung
nach Fig. 8 verwenden, bei der vor den Ausgang R ein Negator iV gelegt ist, während die obere Neuronenverknüpfung,
wie man wiederum leicht nachprüft, bei Erregung von einem Eingang oder drei Eingängen »0« und bei Erregung von zwei Eingängen
»L« liefert. Die Einschaltung der oberen Schwelle 3 kann hierbei durch die einfache Konjunktion
der drei Hemmungseingänge bewirkt werden.
In der Annahme, daß jede Variable wenigstens das Gewicht = 1 besitzt, gilt: b ^ 2. Die letzten drei Beziehungen
sind als Gleichungssystem zu betrachten und zu lösen. Daraus ergeben sich die Hemmungsgewichte bzw. die Hemmungsschwelle.
Bei der betrachteten Funktion
/ (α, b, c, d, e) = abc V be V ce V de
ergibt sich auf diese Weise ge (d) = 2, gft (a) = 1,
&0) = 1, **Ο0 = Ο, Ge (c) = l, g„ (c) = 0,
ge (d) = 2, ge (β) = 3, gh (e) = 1, Schwelle O1 = 4,
Schwelle a2 = 6, Schwelle b = 2. Das entsprechende
Symbol der Verknüpfung ist in Fig. 6 dargestellt.
Die erfindungsgemäße logische Verknüpfungsschaltung hat nach allem Eigenschaften, die sie
bestens geeignet machen, um als Modul (nämlich Element mit variierbarer Verknüpfungswirkung) in
nachrichtenverarbeitenden oder regelnden Systemen eingesetzt zu werden. Von großem Vorteil ist dabei
auch, daß sie, wie man aus der Wirkungsweise der Schaltungen ersieht, die Verknüpfung in einem Takt
erledigt. Als ein letztes Beispiel für die Anwendung sei der Aufbau einer binären Addierstufe aus erfindungsgemäßen
Verknüpfungselementen genannt. Sind χ und y zwei zu addierende Binärstellen, U^1 ein zu
berücksichtigender Übertrag von der nächstniedrigeren Stelle, R der resultierende Stellenwert, U1 ein
Claims (10)
1. Logische Verknüpfungsschaltung mit schwellenabhängigem Durchlaß, bei der erregenden Eingängen
eine erste Schwelle und durch Wirkung von Hemmungseingängen eine zweite Schwelle
entgegengesetzt wird, dadurch gekennzeichnet, daß Erregungseingängen wählbarer Anzahl (er)
eine in ihrer Höhe verschieden einstellbare erste Schwelle (O1) entgegengesetzt und eine durch
Hemmungseingänge wählbarer Anzahl (hs) einstellbare
zweite derartige Schwelle (a2) in ihrem Abstand gegenüber der ersten Schwefle ebenfalls
verschieden einstellbar ist.
2. Logische Verknüpfungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die über
die Hemmungseingänge (hs) bewirkbare Einschaltung
der zweiten Schwelle (a2) von einer dritten, ebenfalls in ihrer Höhe verschieden einstellbaren
Schwelle Qj) abhängig ist.
3. Logische Verknüpfungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß Erregungseingänge (er) und Hemmungseingänge (hs) voneinander
unabhängig logisch steuerbar sind.
4. Logische Verknüpfungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß Erregungseingänge (er) und Hemmungseingänge (hs) jeweils
an einem gemeinsamen Logikeingang liegen.
5. Logische Verknüpfungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß einzelne
logische Eingänge in mehreren Erregungseingängen oder/und in mehreren Hemmungseingängen
wirksam werden.
6. Logische Verknüpfungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß den Hemmungseingängen
mindestens ein Eingang zugeordnet ist, der bei Aktivierung die hemmende Wirkung der Hemmungseingänge aufhebt.
7. Logische Verknüpfungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß mindestens
ein Erregungseingang eingeschaltet oder einschaltbar ist, der konstant logisch »L« führt.
8. Logische Verknüpfungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß ihr Ausgang
von einem aus einem in einen anderen Leitfähigkeitszustand umschaltbaren Schaltelement,
insbesondere einem Transistor (T1) gesteuert wird, daß ein im Sinne einer Umschaltung dieses
Elements (T1) wirkender Strom durch Erregung eines Erregungseinganges (er) oder deren mehreren
kompensierbar ist, daß dieser Strom durch
Umschaltung eines zweiten Schaltelements, insbesondere Transistors (T2), veränderbar ist und
daß die Umschaltung des zweiten Schaltelements (T2) durch Erregung eines Hemmungseinganges
(hs) oder deren mehrerer bewirkbar ist.
9. Logische Verknüpfungsschaltung nach Anspruch 8, dadurch gekennzeichnet, daß der im
Sinne einer Umschaltung des ersten Schaltelements (Transistors T1) wirkende Strom über Widerstandskombinationen
(R4, R2) wirksam und durch
Zu- bzw. Abschalten von Widerständen veränderbar ist.
10. Logische Verknüpfungsschaltung nach Anspruch 8, dadurch gekennzeichnet, daß Erregungseingänge (er) in kombinierter Wirkung die Basis
des ersten Transistors (T1) und Hemmungseingänge
(hs) in kombinierter Wirkung die Basis des zweiten Transistors (T2) steuernd beeinflussen.
In Betracht gezogene Druckschriften:
Deutsche Auslegeschrift Nr. 1 026 996.
Deutsche Auslegeschrift Nr. 1 026 996.
Hierzu 1 Blatt Zeichnungen
© 209 619/354 7.62
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL272700D NL272700A (de) | 1960-12-20 | ||
DET19445A DE1133163B (de) | 1960-12-20 | 1960-12-20 | Logische Verknuepfungsschaltung |
FR877830A FR1361308A (fr) | 1960-12-20 | 1961-11-03 | Montage logique permettant de réaliser de nombreuses interconnexions logiques |
US158436A US3278755A (en) | 1960-12-20 | 1961-12-11 | Logic gate with regular and restraining inputs |
GB45609/61A GB1002575A (en) | 1960-12-20 | 1961-12-20 | Logical circuits |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DET19445A DE1133163B (de) | 1960-12-20 | 1960-12-20 | Logische Verknuepfungsschaltung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1133163B true DE1133163B (de) | 1962-07-12 |
Family
ID=7549322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DET19445A Pending DE1133163B (de) | 1960-12-20 | 1960-12-20 | Logische Verknuepfungsschaltung |
Country Status (4)
Country | Link |
---|---|
US (1) | US3278755A (de) |
DE (1) | DE1133163B (de) |
GB (1) | GB1002575A (de) |
NL (1) | NL272700A (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1295648B (de) * | 1964-04-03 | 1969-05-22 | Saint Gobain | Elektronischer Schaltkreis zur Durchfuehrung logischer Funktionen |
DE2627574A1 (de) * | 1975-06-30 | 1977-01-13 | Signetics Corp | Integrierte mehrpegel-injektionslogik |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3423728A (en) * | 1963-11-29 | 1969-01-21 | Avco Corp | Decoding arrangement with magnetic inhibitor means for providing a failsafe command signal |
US3814951A (en) * | 1972-11-15 | 1974-06-04 | Bell Telephone Labor Inc | Multiple function logic circuit |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1026996B (de) * | 1954-02-26 | 1958-03-27 | Ibm Deutschland | Binaerer Additionskreis mit Transistoren |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2843837A (en) * | 1955-12-08 | 1958-07-15 | Thaler Samuel | Digital comparison gate |
US3050642A (en) * | 1959-08-03 | 1962-08-21 | Collins Radio Co | Combined squelch circuit and amplifier |
US3155841A (en) * | 1959-10-28 | 1964-11-03 | Nippon Electric Co | Logical nu out of m code check circuit |
-
0
- NL NL272700D patent/NL272700A/xx unknown
-
1960
- 1960-12-20 DE DET19445A patent/DE1133163B/de active Pending
-
1961
- 1961-12-11 US US158436A patent/US3278755A/en not_active Expired - Lifetime
- 1961-12-20 GB GB45609/61A patent/GB1002575A/en not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1026996B (de) * | 1954-02-26 | 1958-03-27 | Ibm Deutschland | Binaerer Additionskreis mit Transistoren |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1295648B (de) * | 1964-04-03 | 1969-05-22 | Saint Gobain | Elektronischer Schaltkreis zur Durchfuehrung logischer Funktionen |
DE2627574A1 (de) * | 1975-06-30 | 1977-01-13 | Signetics Corp | Integrierte mehrpegel-injektionslogik |
Also Published As
Publication number | Publication date |
---|---|
US3278755A (en) | 1966-10-11 |
GB1002575A (en) | 1965-08-25 |
NL272700A (de) |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1499843B2 (de) | Anordnung mit mindestens einer Speicherzelle mit mehreren Transistoren | |
DE3904901A1 (de) | Integrierte gegentakt-ausgangsstufe | |
DE1011181B (de) | Matrix-Schaltung | |
DE3339498C2 (de) | ||
EP0024468B1 (de) | Injektionsstrom-gesteuerte Schaltung mit Josephson-Elementen und deren Verwendung in logischen Schaltungsanordnungen | |
DE1942420C3 (de) | Antivalenz/ Äquivalenz-Schaltung mit Feldeffekt-Transistoren | |
DE3904910C2 (de) | ||
DE1133163B (de) | Logische Verknuepfungsschaltung | |
DE2422123A1 (de) | Schaltverzoegerungsfreie bistabile schaltung | |
DE1537236A1 (de) | Im Takt geschalteter,ein- und rueckstellbarer Flip-Flop | |
DE1814213B2 (de) | J-K-Master-Slave-Flipflop | |
EP0042576B1 (de) | Störspannungen unterdrückende Schaltungsanordnung aus mehreren gemeinsam gespeisten Treiberschaltungen | |
EP0015364B1 (de) | Multivibrator aus Feldeffekt-Transistoren | |
DE2522588A1 (de) | Treiberschaltung in komplementaer- feldeffekttransistor-technologie | |
DE1292186B (de) | Logische Schaltung mit Tunneldioden | |
DE1240928B (de) | Gleichstromgekoppelter elektronischer Binaerzaehler | |
DE1487630C3 (de) | Mehrstufiges Matrix-Schaltnetzwerk für Fernmelde-, insbesondere Fernsprechvermittlungsanlagen | |
DE1512518C3 (de) | Binäre Verknüpfungsschaltung | |
DE1159504B (de) | Logische Schaltungsanordnung, die fuer mindestens zwei verschiedene Werte eines Eingangssignals zwei diskrete Werte eines Ausgangssignals liefert, mit Tunneldioden und Transistoren | |
DE1158291B (de) | Logisches Element zur Ausfuehrung logischer Mehrheitsoperationen | |
DE2660842C2 (de) | Als Vergleicher ausgebildete logische Schaltungsanordnung | |
DE1524774C (de) | Elektronisches Speicherelement | |
DE1549482A1 (de) | Mehrzweckregister mit bistabilen Kippschaltungen | |
DE1253759B (de) | In integrierter Schaltungstechnik ausgefuehrte Schaltungsanordnung zur Durchfuehrunglogischer Funktionen | |
DE1537636C (de) | Binär arbeitende taktsignalgesteuerte Schaltanordnung in MOS-Schaltungstechnik |