DE112022003514T5

DE112022003514T5 - SYSTEM MIT MEHREREN ANALOG-DIGITAL-WANDLERN, DAS GLEICHZEITIG EINEN GROßEN FREQUENZBEREICH, EINE HOHE BANDBREITE UND EINE HOHE AUFLÖSUNG BIETET

Info

Publication number: DE112022003514T5
Application number: DE112022003514.5T
Authority: DE
Inventors: Alexander Krauska
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 2021-07-12
Filing date: 2022-07-12
Publication date: 2024-05-02
Also published as: CN117751524A; US20240223200A1; WO2023287820A2; WO2023287820A3; US20230020628A1; US11936397B2

Abstract

Ein zusammengesetzter Analog-Digital-Wandler (ADC) hat einen ADC mit niedriger Auflösung, der ausgebildet ist, um analoge Daten zu empfangen und zu digitalisieren, wobei der ADC mit niedriger Auflösung eine niedrige Auflösung und eine hohe Betriebsgeschwindigkeit hat, einen oder mehrere ADCs mit hoher Auflösung, die ausgebildet sind, um die analogen Daten zu empfangen und zu digitalisieren, wobei der eine oder die mehreren ADCs mit hoher Auflösung eine höhere Auflösung als der ADC mit niedriger Auflösung haben, und eine Betriebsgeschwindigkeit haben, die niedriger ist als die hohe Betriebsgeschwindigkeit des ADC mit niedriger Auflösung, einen Abtasttaktgenerator, um ein Abtasttaktsignal an den ADC mit niedriger Auflösung und an einen Taktteiler zu liefern, einen Mischer, um die analogen Daten zu empfangen, und der mit dem einen oder den mehreren ADCs mit hoher Auflösung verbunden ist, einen lokalen Oszillator, der mit dem Mischer verbunden ist, um es dem einen oder den mehreren ADCs mit hoher Auflösung zu ermöglichen, abgestimmt zu werden, um einen Teil eines Spektrums des ersten ADC abzutasten. Ein Test- und Messinstrument enthält einen zusammengesetzten ADC. Ein Verfahren zum Betreiben eines zusammengesetzten Analog-Digital-Wandlers (ADC) umfasst das Empfangen eines analogen Signals an einem ADC mit niedriger Auflösung, der mit einer hohen Geschwindigkeit arbeitet, das Empfangen des analogen Signals an einem oder mehreren ADCs mit hoher Auflösung, die mit einer höheren Auflösung als der ADC mit niedriger Auflösung und mit einer niedrigeren Geschwindigkeit als die Betriebsgeschwindigkeit des ADC mit niedriger Auflösung arbeiten, Abstimmen des hochauflösenden ADC, um einen Signalpfad für den einen oder die mehreren hochauflösenden ADCs mit dem Signalpfad für den niedrigauflösenden ADC phasen- und zeitmäßig abzugleichen, Erzeugen eines Spektrums von dem niedrigauflösenden ADC und Erzeugen eines Teils des Spektrums von dem einen oder den mehreren hochauflösenden ADCs.

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
Diese Offenbarung beansprucht die Vorteile der US-Provisional Anmeldung Nr. 63/220,923 mit dem Titel „MULTIPLE ANALOG-TO-DIGITAL CONVERTER SYSTEM TO PROVIDE SIMULTANEOUS WIDE FREQUENCY RANGE, HIGH BANDWIDTH, AND HIGH RESOLUTION“, die am 12. Juli 2021 eingereicht wurde und deren Offenbarung hier durch Bezugnahme in vollem Umfang enthalten ist.
GEBIET DER TECHNIK
Diese Offenbarung bezieht sich auf Test- und Messinstrumente und insbesondere auf Digitalisierungssysteme zur Verwendung in einem Test- und Messinstrument, wie z. B. einem Oszilloskop.
HINTERGRUND
Herkömmliche Test- und Messinstrumente verwenden Analog-Digital-Wandler (ADC), um die von den zu testenden Vorrichtungen (DUT) empfangenen Wellenformen zu digitalisieren. In der Regel verwenden sie einen ADC mit hoher Geschwindigkeit und relativ geringer Auflösung. Ein 10-Bit-ADC kann beispielsweise mit einer Taktrate von 100 Gigasamples pro Sekunde (100 GS/s) abtasten, wobei jedes Sample 10 Bits umfasst. Die Abtastwerte werden zur weiteren Verarbeitung nachgeschaltet.
Ein herkömmlicher ADC kann aus mehreren Sub-ADCs bestehen, z. B. 256 ADCs mit geringerer Geschwindigkeit. Durch die Verschachtelung der Ausgänge dieser ADCs wird die oben erwähnte Geschwindigkeit von 100 GS/s erreicht. Die Kombination mehrerer ADCs führt zu Störsignalen, die auch als Oberschwingungen oder verschachtelte Störsignale bezeichnet werden und oft als „Spurs“ bezeichnet werden. Diese stören die Integrität des Signals und erfordern eine Verarbeitung, um das Rauschen so weit wie möglich zu entfernen oder zu begrenzen. Einige der Spurs (Störsignale) sind jedoch zeit- und temperaturabhängig, so dass sie bei der weiteren Verarbeitung nur schwer zu entfernen sind.
Die Verwendung eines ADCs mit geringerer Geschwindigkeit hat den Vorteil, dass die Spurs geringer sind und die Auflösung höher ist, allerdings ist die Abtastrate geringer.
KURZE BESCHREIBUNG DER ZEICHNUNGEN

1 zeigt einen herkömmlichen ADC-Datenstrom in einem Test- und Messinstrument.
2 zeigt ein Diagramm eines Test- und Messinstruments mit mehreren Analog-Digital-Wandlern.
3 zeigt eine Ausführungsform, bei der zwei Analog-Digital-Wandler mit niedriger Geschwindigkeit und hoher Auflösung verwendet werden.
4 zeigt eine grafische Darstellung repräsentativer Frequenzanzeigen von zwei einer Gruppe von Analog-Digital-Wandlern.
5 zeigt eine grafische Darstellung repräsentativer Zeitanzeigen von zwei einer Gruppe von Analog-Digital-Wandlern.
6 und 7 zeigen eine grafische Darstellung der Rauschentfernung mit einem zusammengesetzten Analog-Digital-Wandler.

BESCHREIBUNG
Die vorliegenden Ausführungsformen offenbaren ein Test- und Messinstrument mit mehreren Analog-Digital-Wandlern (ADC), das gleichzeitig eine große Bandbreite und eine hohe Auflösung mit einer Verbesserung von 40 dB oder mehr gegenüber einem einzelnen ADC bietet, basierend auf einer relativ größeren effektiven Anzahl von Bits (ENOB) des ADC mit niedriger Geschwindigkeit im Vergleich zum ADC mit hoher Geschwindigkeit. Dies ist besser als der derzeitige Stand der Technik. Die Ausführungsformen ermöglichen die automatische oder geführte Entfernung von Störsignalen, die hier auch als Spurs bezeichnet werden, aus Hochgeschwindigkeits-ADCs, wie sie im normalen Instrumentenbetrieb oder während der Instrumentenkalibrierung auftreten. Dies verbessert den Dynamikbereich und die Größenunsicherheit des Fehlervektors, der zur Messung der Leistung einer elektronischen Komponente verwendet wird, die Signale sendet und/oder empfängt.
Die hier verwendeten Begriffe „hohe Geschwindigkeit“ und „niedrige Geschwindigkeit“ bedeuten, dass die Komponenten im Verhältnis zueinander mit hoher oder niedriger Geschwindigkeit arbeiten. Die Diskussion bezieht sich auf einen ADC mit hoher Geschwindigkeit, was bedeutet, dass er mit einer höheren Geschwindigkeit arbeitet als die anderen ADCs. Ebenso bedeutet die Bezeichnung „hohe Auflösung“ und „niedrige Auflösung“ für einen ADC, dass er eine höhere Bittiefe als der andere hat.
1 zeigt einen herkömmlichen Hochgeschwindigkeits-ADC. Der ADC 14 verarbeitet die analogen Wellenformdaten von Anschluss 12. Der Anschluss kann über einen Stecker oder eine Sonde an eine zu testende Vorrichtung angeschlossen werden, um die analogen Wellenformdaten an den Hochgeschwindigkeits-ADC zu liefern. In einem Beispiel kann es sich um einen 10-Bit-ADC 14 handeln. Der ADC tastet die analogen Daten mit einer Taktrate von f_clock ab, die typischerweise von einem Abtasttaktgenerator wie 16 bereitgestellt wird. Der ADC 14 kann die Wellenform mit 100 GigaSamples/sec (GS/s) und 10 Bits abtasten und die Abtastwerte zur weiteren Verarbeitung, z. B. im Prozessor 18, weitergeben. Der resultierende Datenstrom kann mehrere Spurs aufweisen, die der Prozessor möglicherweise nicht entfernen kann. Dadurch verringert sich die Signalqualität.
Der hier verwendete Begriff „Hochgeschwindigkeits-ADC mit niedriger Auflösung“ bezieht sich auf „einen“ ADC, einschließlich solcher Ausführungsformen dieses ADC, die mehrere ADCs umfassen, die ein kombiniertes oder verschachteltes Hochgeschwindigkeits-Signal mit niedriger Auflösung erzeugen. Die folgenden Ausführungen können sich auf mehrere hochauflösende ADCs mit niedriger Geschwindigkeit in einer Ausführungsform beziehen, wobei der Unterschied darin besteht, dass die mehreren ADCs jeweils ihr eigenes Signal getrennt von den anderen hochauflösenden ADCs mit niedriger Geschwindigkeit erzeugen.
2 zeigt einen zusammengesetzten oder hybriden ADC 22 in einem Test- und Messinstrument 20. Das Instrument hat zwei Signalwege. Der erste Signalweg für DATASTREAM1 bleibt wie in 1. Der ADC1 14 mit hoher Geschwindigkeit und niedriger Auflösung empfängt die analogen Wellenformdaten und erzeugt mit dem Abtasttakt 16 Abtastwerte mit hoher Geschwindigkeit und niedriger Auflösung. In den vorliegenden Ausführungsformen verfügt der zusammengesetzte ADC 22 über einen zweiten Signalweg DATASTREAM2. Die analogen Wellenformdaten gelangen in einen zweiten Signalpfad, typischerweise in einen zweiten Kanal des Messinstruments 20. Der zweite Datenpfad hat einen zweiten ADC2 24, der mit höherer Auflösung, aber geringerer Geschwindigkeit arbeitet. Um die Unterschiede zwischen den beiden Beispielen zu verdeutlichen, kann ADC2 24 mit 1 GS/s und 16 Bit Auflösung arbeiten.
Der in 2 gezeigte zusammengesetzte ADC überwindet den Nachteil jedes einzelnen ADC und löst viele der Probleme des hochauflösenden ADC2 mit niedrigerer Geschwindigkeit und des hochauflösenden ADC1 mit höherer Geschwindigkeit und niedriger Auflösung. Der ADC2 kann aus zwei oder mehr Kopien von ADC2 und dem Mischer bestehen, um die Störungskorrektur in verschiedenen Teilen des Spektrums des ADC1 mit niedriger Auflösung zu erweitern. Der Mischer kann als Zweiseitenband-, Einseitenband- oder Direktumsetzer ausgeführt sein, wobei ADC2 mit ADC2A und ADC2B implementiert ist (siehe 3). In der Ausführungsform von 3 verwendet ein Direktumwandlungstyp eine von mehreren Möglichkeiten zur Erzeugung eines LO mit Quadratur-cos- und -Sin-Ausgängen. In der Ausführungsform von 3 umfasst der Mischer 28 einen Splitter 40 und zwei Mischer 41 und 46, die einen Quadraturausgang durch Mischer 41, Filter 42 und ADC2A 44 erzeugen, wobei der LO1 26-Ausgang als sin(2*pi*LO1*t) verwendet wird. Der Mischer 28 erzeugt den In-Phase-Ausgang über Mischer 46, Filter 48 und ADC2B 50, wobei der LO1 26-Ausgang als cos (2*pi*LO1*t) verwendet wird. Der Ausgang der direkten Umwandlung erzeugt phasengleiche (I) und quadraturgleiche (Q) digitale Ausgänge der ADC2A 44 und ADC2B 46. Durch die direkte Umwandlung kann LO1 genau auf die gewünschte Abtastfrequenz abgestimmt werden, während bei der Zweiseitenband- und Einseitenband-Umwandlung eine Offset-Frequenz erforderlich war.
Zurück zu 2: Das Instrument 20 enthält auch ein Prozessornetzwerk, das aus einem oder mehreren digitalen Signalprozessoren, wie z. B. 32 und 34, besteht. Das Prozessornetzwerk kann auch andere Arten und Anzahlen von Prozessoren umfassen, einschließlich einer allgemeinen oder zentralen Verarbeitungseinheit. Die Prozessoren können eingebettet sein oder beispielsweise aus einem FPGA (Field-Programmable Gate Array), einer GPU (Graphics Processing Unit) oder einem spezialisierten DSP (Digital Signal Processor) bestehen. Der eine oder die mehreren Prozessoren können so ausgebildet sein, dass sie einen Code ausführen, der die Prozessoren zur Steuerung des zusammengesetzten ADC veranlasst. Das Instrument kann auch eine Anzeige 36 und eine Benutzerschnittstelle (U/I) 38 enthalten.
Der ADC2 wird mit einer niedrigeren geteilten Taktgeschwindigkeit arbeiten relativ zum Abtasttakt f_clock. Im obigen Beispiel, das nur zum besseren Verständnis der Ausführungsformen dient, arbeitet der ADC1 mit hoher Geschwindigkeit mit 100 GS/s und der ADC2 mit niedriger Geschwindigkeit mit 1 GS/s. Der Taktteiler 23 teilt den Takt vom Oszillator 16 um einen Faktor K von 100. Dieser Takt kann auch dem lokalen Oszillator (LO Synth oder LO1) 26 zugeführt werden. Der Puffer 30 puffert das eingehende Signal, bevor es in den Mischer 28 gelangt. Der Puffer isoliert den Mischer von dem Signalweg zwischen den Wellenformdaten und dem Hochgeschwindigkeits-ADC1 14. Er verhindert auch, dass Verluste aus dem Mischer 28 und dem LO 26 den Wellenformeingang erreichen. Der Mischer 28 erhält ein Synchronisationssignal vom lokalen Oszillator 26. Der lokale Oszillator 26 ermöglicht es, das Spektrum des ADC 24 mit niedriger Geschwindigkeit auf einen Teil des Spektrums des ADC 14 mit hoher Geschwindigkeit abzustimmen.
Der Filter 27 kann ein Tiefpass-, Bandpass- oder Hochpassfilter sein, der so ausgebildet ist, dass er dem vom ADC 24 verwendeten ausgewählten Nyquist-Band entspricht. In der Regel handelt es sich bei diesem Filter um einen Tiefpassfilter. In einer Ausführungsform besteht der Filter 27 aus einem abstimmbaren Bandpassfilter mit geschalteter oder varactorgesteuerter Architektur. Die Mittenfrequenz des Nyquistbandes ist gegeben durch (f_clock/K) * 0,25*J, wobei J = 1, 3, 5 usw. (ungerade ganze Zahlen) für das gewünschte Nyquistband. Die Nyquist-Bandbreite beträgt (0,5*f_clock)/K bei vollem Umfang, aber in der Praxis werden kleinere Bereiche wie 0,32*(f_clock/K) gewählt.
4 und 5 zeigen zwei repräsentative Zeit- und Frequenzanzeigen, die durch den zusammengesetzten ADC ermöglicht werden. Frequenzanzeigen können Dinge wie ein „Spektrum“, „Spektrogramm“ und „ACPR“ (Adjacent Channel Power Ratio) in 4 umfassen. 5 zeigt Zeitanzeigen wie Amplitude im Zeitverlauf, Phase im Zeitverlauf oder Frequenz im Zeitverlauf. Der ADC mit niedriger Auflösung erzeugt ein Spektrum mit niedriger Auflösung von nur 60 dB bei 54. Dieses Signal kann auch die bereits erwähnten Spurs enthalten, die Artefakte darstellen, die im Signal nicht vorhanden sind. Über die Benutzeroberfläche 36 in 2 kann der Benutzer festlegen, welchen Teil des breiteren Spektrums er vergrößern möchte.
Durch Abstimmen des lokalen Oszillators 26 des Mischers 28 vor dem ADC2 24 aus 2 kann man auf einen Teil des Spektrums 54 abstimmen und gleichzeitig ein vergrößertes Spektrum bei 52 anzeigen. Nehmen wir als Beispiel an, dass der ADC1 mit niedriger Auflösung ein 40 GHz breites Signal erfasst hat. Der hochauflösende ADC2 kann ein 400 MHz breites Signal mit 100 dB erfassen. Außerdem hat der zweite ADC einen größeren Dynamikbereich und kann Signale ohne die Spurs des hochauflösenden ADC darstellen. In einem anderen Beispiel könnte der ADC des niedrig auflösenden ADC 100 GS/s und der hoch auflösende ADC 5 GS/s mit K= 20 betragen, was zu einem synchronen Taktteiler mit Teilung durch 20 führt.
6-7 zeigen eine grafische Darstellung der Rauschentfernung unter Verwendung eines zusammengesetzten ADC, wie oben beschrieben. 6 zeigt die Rauschgrenze für den ADC2 mit niedriger Geschwindigkeit und hoher Auflösung bei 60, die gleich No_ADC2+ SFDR_ADC2 ist, in dBFS (Dezibel relativ zur vollen Skala). No_ADC2 bezieht sich auf das breitbandige ADC-Rauschen, und SFDR ist der störungsfreie Dynamikbereich. Der SFDR für ADC2 in dB ist gleich 6,02 ENOB_ADC2 + 1,76 dB. Die Rauschgrenze 62 für den ADC1 mit hoher Geschwindigkeit und niedriger Auflösung wird auf die gleiche Weise bestimmt, wobei No_ADC1, SFDR und ENOB die charakteristischen Werte für ADC1 sind. Die Pfeile (z. B. 64) stellen die Störsignale dar, die sich aus der Verschachtelung und anderen Störsignalen ergeben. Der Bereich oder die Zone 66 in 6 stellt den Bereich um ein Störsignal dar, das entfernt werden kann. Wie in 7 dargestellt, wurde dieses Störsignal am Ausgang von ADC2 entfernt. Dies führt zu einer Verbesserung von 40 dB im Frequenzbereich auf der Grundlage der Bandbreite von ADC2 bzw. ADC2A und ADC2B, falls diese verwendet werden.
Wenn das gesamte im DSP für ADC1 verarbeitete Breitbandsignal den kleineren Teil für ADC2 einschließt, können zu diesem Zweck zwei DSP-Filter F1(s) und F2(s) konstruiert werden (vgl. 2). Die Filter haben die Beziehungen H(s) = F1'(s) + F2(s). F1(s) ist das korrekte Ansprechverhalten von ADC1, das bei der Kalibrierung so flach wie möglich sein soll. F2(s) ist der korrigierte Frequenzgang für ADC2 (oder ADC2A + ADC2B) über die gewählte Bandbreite. F1'(s) ist die berechnete Stufe in der Antwort von F1(s), mit der von F2(s) die obige Beziehung erfüllt werden kann. Diese Antwort ist ein Bandpass-Diplexer, der durch reale Synthesetechnik oder durch Fourier-Term-Extraktion berechnet wird. F1(s) und F1'(s) werden anhand des seriellen Stroms komplexer Daten/Realdaten von ADC1 errechnet. F2(s) wird aus dem Datenstrom von ADC2/ADC2A+ADC2B berechnet, der gefiltert und hochgerechnet wird, um die gleiche Rate wie der Datenstrom von ADC1 zu erreichen. Der Datenstrom von ADC1 kann die volle Abtastrate von ADC1 sein, auf- oder abwärts abgetastet unter Verwendung bekannter Re-Sampling-Methoden. Alternativ dazu kann die schmale Bandbreite von ADC2 gleichzeitig mit ADC1 betrachtet und/oder verarbeitet werden.
Der zusammengesetzte ADC, der sich aus den beiden ADCs zusammensetzt, hätte nominell einen dynamischen Bereich mit den gleichen Begrenzungspegeln. Die Verstärkungen im Mischer 28 würden angeglichen, ebenso wie die Referenzspannung des ADC mit niedriger Geschwindigkeit. Der Benutzer profitiert von einer hochauflösenden Vergrößerung der Spektraldaten, die mit der Messung des ADC mit niedriger Auflösung ermittelt wurden, indem er einfach den zweiten ADC mit LO 26 auf die gewünschte Frequenzposition abstimmt. Dadurch kann der Benutzer gleichzeitig breitbandig scannen, tief analysieren und schmalbandig arbeiten, und zwar in zwei gleichzeitigen, zeitlich aufeinander abgestimmten Signalpfaden.
Es sei darauf hingewiesen, dass sich die obige Diskussion auf einen hochauflösenden ADC mit niedriger Geschwindigkeit und einen entsprechenden Mischer konzentrierte, während das System mehrere ADCs enthalten kann, die gleichzeitig auf verschiedenen Bändern arbeiten.
Das Vorhandensein eines oder mehrerer Prozessoren im Instrument 20 ermöglicht die Kalibrierung von ADC1 durch ADC2, wenn ein Eingangssignal innerhalb des Frequenzbereichs von beiden auftritt. Dies ermöglicht eine Echtzeit-Kalibrierung von ADC 1 durch ADC2 bei Vorhandensein eines Benutzereingangssignals oder eines internen Referenzsignals des Instruments, entweder automatisch während des normalen Gebrauchs oder während der intendierten Werkskalibrierung mit Laborsignalen. Ein in ADC1 vorhandener Störimpuls wäre beispielsweise für ADC2 nicht vorhanden. Der eine oder die mehreren Prozessoren können diese Informationen von ADC2 verwenden, um die störenden Ausschläge zu entfernen.
Wenn der eine oder die mehreren Prozessoren den Code der Software/Firmware ausführen, können sie das Vorhandensein eines Signals im Dynamikbereich von ADC1 feststellen. Der eine oder die mehreren Prozessoren könnten dann die Frequenz des Signals automatisch bestimmen, z. B. durch Fourier- oder ähnliche Verfahren im ersten DSP 32. Der Prozessor könnte dann den LO 26 vor ADC2 abstimmen, um ADC2 in der Mitte des identifizierten Signals zu zentrieren. Die Messungen im ADC2-Pfad könnten die im ADC1-Pfad gemessenen Signale bestätigen. Der Prozessor könnte Signale, die im ADC2-Pfad nicht vorhanden sind und innerhalb der erwarteten Bandbreite liegen, als Störsignale kennzeichnen und aus dem ADC1-Signal entfernen.
Die oben beschriebenen Kalibrierungsvorgänge könnten mit Hilfe eines Laborsignalgenerators oder eines Arbiträrwellenformgenerators (AWG) durchgeführt werden, um ADC 1 und ADC2 zu speisen. Die Signalquelle und LO1 würden das gesamte Band schrittweise durchlaufen. Ein oder mehrere Prozessoren katalogisieren dann die unerwünschten Signalpegel, die Frequenz und die Phase im ADC1. Das Speichern dieser Ergebnisse als Kalibrierungsdatei würde es DSP1 ermöglichen, Störsignale zu entfernen.
In der in 2 dargestellten Architektur hat jeder ADC einen eigenen oder entsprechenden Prozessor. Dies stellt eine mögliche Implementierung dar. Beispielsweise würden die Informationen, die DSP2 bei der Durchführung von Messungen im Signalpfad von ADC2 erhält, es DSP1 ermöglichen, Korrekturen vorzunehmen. ADC2 kann aus mehreren schnellen, hochauflösenden ADCs bestehen, die jeweils über eigene Prozessoren verfügen können. Die folgenden Ausführungen beziehen sich auf die zusätzlichen Prozessoren.
Die beiden Prozessoren, in diesem Fall DSP1 und DSP2, sind miteinander verbunden, was die Durchführung von Kreuzkorrelationen und anderen Messungen zur Kalibrierung, Rauschunterdrückung oder Störungsreduzierung bei zusammengesetzten Frequenzen ermöglicht. Da die beiden ADCs dasselbe Eingangssignal verwenden, kann die Kreuzkorrelation jeden Zeitversatz jedes Signalwegs auflösen. In den DSP-Abschnitten kann eine Überabtastung, auch Interpolation genannt, durchgeführt werden, um die Phase der beiden Signalpfade präzise anzugleichen. Der lokale Oszillator LO1 verfügt über eine phasenstarre Schleife (PLL), die ein Taktsignal empfängt. Dieses Taktsignal kann direkt der Takt von ADC1, der Takt von ADC2 oder eine heruntergeteilte oder multiplizierte Version von beiden sein.
Aspekte der Offenlegung können auf einer speziell entwickelten Hardware, auf Firmware, digitalen Signalprozessoren oder auf einem speziell programmierten Allzweckcomputer mit einem Prozessor, der nach programmierten Anweisungen arbeitet, arbeiten. Die hier verwendeten Begriffe „Controller“ oder „Prozessor“ sollen Mikroprozessoren, Mikrocomputer, anwendungsspezifische integrierte Schaltungen (ASICs) und spezielle Hardware-Controller umfassen. Ein oder mehrere Aspekte der Offenbarung können in computerverwendbaren Daten und computerausführbaren Anweisungen verkörpert sein, beispielsweise in einem oder mehreren Programmmodulen, die von einem oder mehreren Computern (einschließlich Überwachungsmodulen) oder anderen Geräten ausgeführt werden. Im Allgemeinen umfassen Programmmodule Routinen, Programme, Objekte, Komponenten, Datenstrukturen usw., die bestimmte Aufgaben ausführen oder bestimmte abstrakte Datentypen implementieren, wenn sie von einem Prozessor in einem Computer oder einem anderen Gerät ausgeführt werden. Die computerausführbaren Anweisungen können auf einem nicht transitorischen, computerlesbaren Medium wie einer Festplatte, einer optischen Platte, einem Wechselspeichermedium, einem Festkörperspeicher, einem Random Access Memory (RAM) usw. gespeichert sein. Wie dem Fachmann klar sein wird, kann die Funktionalität der Programm-Module in verschiedenen Aspekten beliebig kombiniert oder verteilt werden. Darüber hinaus kann die Funktionalität ganz oder teilweise in Firmware oder Hardware-Äquivalenten wie integrierten Schaltungen, FPGA und dergleichen verkörpert sein. Bestimmte Datenstrukturen können verwendet werden, um einen oder mehrere Aspekte der Offenbarung effektiver zu implementieren, und solche Datenstrukturen werden im Rahmen der hier beschriebenen computerausführbaren Anweisungen und computerverwendbaren Daten in Betracht gezogen.
Die offengelegten Aspekte können in einigen Fällen in Hardware, Firmware, Software oder einer Kombination davon implementiert werden. Die offengelegten Aspekte können auch in Form von Befehlen implementiert werden, die auf einem oder mehreren nicht-übertragbaren computerlesbaren Medien gespeichert sind, die von einem oder mehreren Prozessoren gelesen und ausgeführt werden können. Solche Anweisungen können als Computerprogrammprodukt bezeichnet werden. Computerlesbare Medien, wie hier beschrieben, sind alle Medien, auf die ein Computer zugreifen kann. Computerlesbare Medien können zum Beispiel Computerspeichermedien und Kommunikationsmedien umfassen, ohne darauf beschränkt zu sein.
Computerspeichermedien sind alle Medien, die zur Speicherung von computerlesbaren Informationen verwendet werden können. Zu den Computerspeichermedien gehören beispielsweise RAM, ROM, EEPROM (Electrically Erasable Programmable Read-Only Memory), Flash-Speicher oder andere Speichertechnologien, CD-ROM (Compact Disc Read Only Memory), DVD (Digital Video Disc) oder andere optische Plattenspeicher, Magnetkassetten, Magnetbänder, Magnetplattenspeicher oder andere magnetische Speichervorrichtungen sowie alle anderen flüchtigen oder nicht flüchtigen, entfernbaren oder nicht entfernbaren Medien, die in beliebigen Technologien eingesetzt werden. Computerspeichermedien schließen Signale als solche und vorübergehende Formen der Signalübertragung aus.
Kommunikationsmedien sind alle Medien, die für die Übertragung von computerlesbaren Informationen verwendet werden können. Zu den Kommunikationsmedien gehören beispielsweise Koaxialkabel, Glasfaserkabel, Luft, integrierte Wellenleiter (SIW), Glas-/Quarzsubstrat-Wellenleiter oder andere Medien, die für die Übertragung von elektrischen, optischen, Hochfrequenz- (HF), Infrarot-, akustischen oder anderen Signalen geeignet sind.
Außerdem wird in dieser schriftlichen Beschreibung auf bestimmte Merkmale verwiesen. Es ist davon auszugehen, dass die Offenbarung in dieser Spezifikation alle möglichen Kombinationen dieser besonderen Merkmale umfasst. Wenn beispielsweise ein bestimmtes Merkmal im Zusammenhang mit einem bestimmten Aspekt offenbart wird, kann dieses Merkmal, soweit möglich, auch im Zusammenhang mit anderen Aspekten verwendet werden.
Alle Merkmale, die in der Beschreibung, einschließlich der Ansprüche, der Zusammenfassung und der Zeichnungen, offenbart sind, und alle Schritte in jedem offengelegten Verfahren oder Prozess können in jeder Kombination kombiniert werden, mit Ausnahme von Kombinationen, bei denen zumindest einige dieser Merkmale und/oder Schritte sich gegenseitig ausschließen. Jedes in der Beschreibung, einschließlich der Ansprüche, der Zusammenfassung und der Zeichnungen, offenbarte Merkmal kann durch alternative Merkmale ersetzt werden, die dem gleichen, gleichwertigen oder ähnlichen Zweck dienen, sofern nicht ausdrücklich etwas anderes angegeben ist.
Auch wenn in dieser Anmeldung auf ein Verfahren mit zwei oder mehr definierten Schritten oder Vorgängen Bezug genommen wird, können die definierten Schritte oder Vorgänge in beliebiger Reihenfolge oder gleichzeitig ausgeführt werden, sofern der Kontext diese Möglichkeiten nicht ausschließt.
BEISPIELE
Im Folgenden werden Beispiele für die offengelegten Technologien aufgeführt. Eine Ausführungsform der Technologien kann eines oder mehrere und jede Kombination der unten beschriebenen Beispiele umfassen.
Beispiel 1 ist ein zusammengesetzter Analog-Digital-Wandler (ADC), der Folgendes umfasst: einen ADC mit niedriger Auflösung, der so ausgebildet ist, dass er analoge Daten empfängt und digitalisiert, wobei der ADC mit niedriger Auflösung eine niedrige Auflösung und eine hohe Betriebsgeschwindigkeit aufweist; einen oder mehrere ADCs mit hoher Auflösung, die so ausgebildet sind, dass sie die analogen Daten empfangen und digitalisieren, wobei der eine oder die mehreren ADCs mit hoher Auflösung eine höhere Auflösung als der ADC mit niedriger Auflösung und eine niedrigere Betriebsgeschwindigkeit als die hohe Betriebsgeschwindigkeit des ADC mit niedriger Auflösung aufweisen; einen Abtasttaktgenerator, um ein Abtasttaktsignal an den niedrig auflösenden ADC und an einen Taktteiler zu liefern; einen Mischer, um die analogen Daten zu empfangen, und der mit mindestens einem der einen oder mehreren hoch auflösenden ADCs verbunden ist; und einen lokalen Oszillator, der mit dem Mischer verbunden ist, um zu ermöglichen, dass mindestens einer der einen oder mehreren hoch auflösenden ADCs abgestimmt wird, um einen Teil eines Spektrums des ersten ADC abzutasten.
Beispiel 2 ist der zusammengesetzte ADC von Beispiel 1, wobei der eine oder die mehreren hochauflösenden ADCs ein Taktsignal von dem Taktteiler erhalten.
Beispiel 3 ist der zusammengesetzte ADC aus einem der Beispiele 1 oder 2, der außerdem einen Puffer zwischen den analogen Daten und dem Mischer umfasst, um den Mischer von einem Signalweg zwischen den analogen Daten und dem ADC mit niedriger Auflösung zu isolieren.
Beispiel 4 ist der zusammengesetzte ADC eines der Beispiele 1 bis 3, wobei der ADC mit niedriger Auflösung mehrere ADCs umfasst, deren Betriebsgeschwindigkeiten niedriger sind als die hohe Betriebsgeschwindigkeit, wobei die mehreren ADCs ein kombiniertes Ausgangssignal mit der hohen Betriebsgeschwindigkeit erzeugen.
Beispiel 5 ist der zusammengesetzte ADC eines der Beispiele 1 bis 4, wobei der eine oder die mehreren hochauflösenden ADCs mehrere hochauflösende ADCs umfassen, die jeweils auf einen anderen Teil eines Spektrums des niedrigauflösenden ADCs abgestimmt sind.
Beispiel 6 ist ein Test- und Messinstrument, das Folgendes umfasst: einen Anschluss zum Empfangen analoger Daten von einer zu testenden Vorrichtung; einen zusammengesetzten Analog-Digital-Wandler (ADC), der Folgendes umfasst: einen ADC mit niedriger Auflösung, der so ausgebildet ist, dass er die analogen Daten mit einer niedrigen Auflösung und einer hohen Betriebsgeschwindigkeit empfängt und digitalisiert; einen oder mehrere ADCs mit hoher Auflösung, die so ausgebildet sind, dass sie die analogen Daten mit einer hohen Auflösung, die höher ist als die niedrige Auflösung des ADC mit niedriger Auflösung, und einer niedrigeren Betriebsgeschwindigkeit, die niedriger ist als die hohe Betriebsgeschwindigkeit des ADC mit niedriger Auflösung, empfangen und digitalisieren; einen Abtasttaktgenerator, um ein Abtasttaktsignal für den ADC mit niedriger Auflösung bereitzustellen; einen Mischer, der zwischen dem Anschluss und dem einen oder den mehreren ADCs mit hoher Auflösung angeschlossen ist; einen lokalen Oszillator, der mit dem Mischer verbunden ist, um zu ermöglichen, dass der eine oder die mehreren ADCs mit hoher Auflösung so abgestimmt werden, dass sie einen Teil eines Spektrums des ADCs mit niedriger Auflösung abtasten; und einen oder mehrere Prozessoren, die so ausgebildet sind, dass sie einen Code ausführen, um den einen oder die mehreren Prozessoren zu veranlassen, den lokalen Oszillator auf einen Teil eines Spektrums des ADCs mit niedriger Auflösung abzustimmen; und mindestens eines von dem Spektrum des ADCs mit niedriger Auflösung und dem Teil des Spektrums anzuzeigen.
Beispiel 7 ist das Test- und Messinstrument von Beispiel 6, wobei der Code, der den einen oder die mehreren Prozessoren veranlasst, den lokalen Oszillator auf den Teil des Spektrums abzustimmen, einen Code umfasst, der den einen oder die mehreren Prozessoren veranlasst, den lokalen Oszillator auf eine gewünschte Frequenzposition im Spektrum des ADC mit niedriger Auflösung abzustimmen.
Beispiel 8 ist das Test- und Messinstrument aus einem der Beispiele 6 oder 7, wobei der eine oder die mehreren Prozessoren ferner so ausgebildet sind, dass sie einen Code ausführen, der den einen oder die mehreren Prozessoren veranlasst, den ADC mit niedriger Auflösung unter Verwendung des ADC mit hoher Auflösung bei Vorhandensein eines Signals zu kalibrieren, das entweder aus einer Benutzereingabe oder einem internen Instrumentensignal resultiert.
Beispiel 9 ist das Test- und Messinstrument von Beispiel 8, wobei der Code, der den einen oder die mehreren Prozessoren veranlasst, den ADC mit niedriger Auflösung unter Verwendung von Daten aus dem ADC mit hoher Auflösung zu kalibrieren, ferner den einen oder die mehreren Prozessoren veranlasst, einen oder mehrere im ADC mit niedriger Auflösung vorhandene Spurs zu entfernen, wenn der eine oder die mehreren Spurs im ADC mit hoher Auflösung nicht vorhanden sind.
Beispiel 10 ist das Test- und Messinstrument von Beispiel 9, wobei der Code, der den einen oder die mehreren Prozessoren veranlasst, einen oder mehrere Spurs zu entfernen, die in dem ADC mit niedriger Auflösung vorhanden sind, ferner einen Code umfasst, der den einen oder die mehreren Prozessoren veranlasst: das Signal in einem Pfad des ADC mit hoher Auflösung zu messen;das Signal in einem Pfad des ADC mit niedriger Auflösung zu messen; Störsignale in dem Pfad des ADC mit niedriger Auflösung zu bestimmen, die in dem Pfad des ADC mit hoher Auflösung nicht vorhanden sind; und die Störsignale zu kennzeichnen, die aus dem Pfad des ADC mit niedriger Auflösung zu entfernen sind.
Beispiel 11 ist das Test- und Messinstrument nach einem der Beispiele 8 bis 10, wobei die Prozessoren ferner so ausgebildet sind, dass sie einen Code ausführen, der den einen oder die mehreren Prozessoren veranlasst, ein gesamtes Band des ADC mit niedriger Auflösung abzutasten, die Störsignale zu kennzeichnen und die Kennzeichnungen als Kalibrierungsdatei zur zukünftigen Verwendung zu speichern, um Störsignale während des Betriebs des ADC mit niedriger Auflösung zu entfernen.
Beispiel 12 ist das Test- und Messsystem nach einem der Beispiele 8 bis 11, wobei die Kalibrierung entweder während des normalen Betriebs oder während der Werkskalibrierung erfolgt.
Beispiel 13 ist das Test- und Messinstrument eines der Beispiele 6 bis 12, wobei der Code, der den einen oder die mehreren Prozessoren veranlasst, den lokalen Oszillator auf einen Teil eines Spektrums des niedrig auflösenden ADC abzustimmen, Folgendes umfasst: Erfassen eines Signals, das in einem dynamischen Bereich des niedrig auflösenden ADC vorhanden ist; Bestimmen einer Frequenz des Signals; und Abstimmen des hoch auflösenden ADC, um den hoch auflösenden ADC in einer Mitte des Signals zu zentrieren.
Beispiel 14 ist das Test- und Messinstrument aus einem der Beispiele 6 bis 13, wobei der eine oder die mehreren Prozessoren einen Prozessor umfassen, der dem ADC mit niedriger Auflösung zugeordnet ist, und einen Prozessor, der jedem der ein oder mehreren ADCs mit hoher Auflösung zugeordnet ist, und der Prozessor für den ADC mit niedriger Auflösung und jeder der Prozessoren, die dem ein oder mehreren ADCs mit hoher Auflösung zugeordnet sind, miteinander querverbunden sind.
Beispiel 15 ist das Test- und Messsystem von Beispiel 14, wobei die querverbundenen Prozessoren so ausgebildet sind, dass sie einen Code ausführen, der die querverbundenen Prozessoren veranlasst, jeden Zeitversatz zwischen einem Signalpfad mit niedriger Auflösung ADC und dem Signalpfad des hochauflösenden ADC aufzulösen, um die Signalpfade phasengleich zu machen.
Beispiel 16 ist das Test- und Messsystem aus einem der Beispiele 6 bis 15, wobei der eine oder die mehreren Prozessoren ferner so ausgebildet sind, dass sie einen Code ausführen, um das Spektrum des ADCs mit niedriger Auflösung und den Teil des Spektrums des ADCs mit hoher Auflösung gleichzeitig anzuzeigen.
Beispiel 17 ist das Test- und Messsystem von Beispiel 16, wobei der Teil des Spektrums des hochauflösenden ADC, der angezeigt wird, durch eine Benutzereingabe relativ zum Spektrum des niedrigauflösenden ADC bestimmt wird.
Beispiel 18 ist das Verfahren zum Betreiben eines zusammengesetzten Analog-Digital-Wandlers (ADC), das Folgendes umfasst: Empfangen eines analogen Signals an einem ADC mit niedriger Auflösung, der mit einer hohen Geschwindigkeit arbeitet; Empfangen des analogen Signals an einem oder mehreren ADCs mit hoher Auflösung, die mit einer höheren Auflösung als der ADC mit niedriger Auflösung und mit einer niedrigeren Geschwindigkeit als die Betriebsgeschwindigkeit des ADCs mit niedriger Auflösung arbeiten; Abstimmen des ADCs mit hoher Auflösung, um einen Signalpfad für den einen oder die mehreren ADCs mit hoher Auflösung mit dem Signalpfad für den ADC mit niedriger Auflösung phasen- und zeitmäßig abzugleichen; und Erzeugen eines Spektrums von dem ADC mit niedriger Auflösung; und Erzeugen eines Teils des Spektrums von dem einen oder den mehreren ADCs mit hoher Auflösung.
Beispiel 19 ist das Verfahren von Beispiel 18, das ferner die Verwendung von Informationen von dem einen oder den mehreren hochauflösenden ADCs umfasst, um den niedrigauflösenden ADC zu kalibrieren, einschließlich der Entfernung von Spurs.
Beispiel 20 ist das Verfahren nach einem der Beispiele 18 oder 19, das ferner ein Bestimmen einer Frequenz des Spektrums des ADC mit niedriger Auflösung und ein Abstimmen des einen oder der mehreren ADCs mit hoher Auflösung auf eine Mitte des Spektrums umfasst.
Obwohl bestimmte Aspekte der Offenbarung zum Zwecke der Veranschaulichung dargestellt und beschrieben wurden, können verschiedene Änderungen vorgenommen werden, ohne von Geist und Umfang der Offenbarung abzuweichen. Dementsprechend sollte die Offenbarung nicht eingeschränkt werden, außer durch die beigefügten Ansprüche.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 63/220923 [0001]

Claims

Ein zusammengesetzter Analog-Digital-Wandler (ADC), der Folgendes umfasst: einen ADC mit niedriger Auflösung, der so ausgebildet ist, dass er analoge Daten empfängt und digitalisiert, wobei der ADC mit niedriger Auflösung eine niedrige Auflösung und eine hohe Betriebsgeschwindigkeit aufweist; einen oder mehrere hochauflösende ADCs, die so ausgebildet sind, dass sie die analogen Daten empfangen und digitalisieren, wobei der eine oder die mehreren hochauflösenden ADCs eine höhere Auflösung als der niedrig auflösende ADC und eine niedrigere Betriebsgeschwindigkeit als die hohe Betriebsgeschwindigkeit des niedrig auflösenden ADCs haben; einen Abtasttaktgenerator zur Bereitstellung eines Abtasttaktsignals für den ADC mit niedriger Auflösung und für einen Taktteiler; einen Mischer, der die analogen Daten empfängt und mit mindestens einem der hochauflösenden ADCs verbunden ist; und einen lokalen Oszillator, der mit dem Mischer verbunden ist, um zu ermöglichen, dass mindestens einer der hochauflösenden ADCs so abgestimmt wird, dass er einen Teil eines Spektrums des ersten ADCs abtastet.
Der zusammengesetzte ADC nach Anspruch 1, wobei der eine oder die mehreren hochauflösenden ADCs ein Taktsignal von dem Taktteiler erhalten.
Der zusammengesetzte ADC nach Anspruch 1, der ferner einen Puffer zwischen den analogen Daten und dem Mischer umfasst, um den Mischer von einem Signalweg zwischen den analogen Daten und dem ADC mit niedriger Auflösung zu isolieren.
Der zusammengesetzte ADC nach Anspruch 1, wobei der ADC mit niedriger Auflösung mehrere ADCs umfasst, deren Betriebsgeschwindigkeiten niedriger sind als die hohe Betriebsgeschwindigkeit, wobei die mehreren ADCs ein kombiniertes Ausgangssignal mit der hohen Betriebsgeschwindigkeit erzeugen.
Der Zusammengesetzte ADC nach Anspruch 1, wobei der eine oder die mehreren hochauflösenden ADCs mehrere hochauflösende ADCs umfassen, die jeweils auf einen anderen Teil eines Spektrums des niedrigauflösenden ADCs abgestimmt sind.
Ein Test- und Messinstrument, das Folgendes umfasst: einen Anschluss zum Empfang analoger Daten von einer zu testenden Vorrichtung; einen zusammengesetzten Analog-Digital-Wandler (ADC), umfassend einen ADC mit niedriger Auflösung, der so ausgebildet ist, dass er die analogen Daten mit einer niedrigen Auflösung und einer hohen Betriebsgeschwindigkeit empfängt und digitalisiert; einen oder mehrere hochauflösende ADCs, die so ausgebildet sind, dass sie die analogen Daten mit einer hohen Auflösung, die höher ist als die niedrige Auflösung des niedrig auflösenden ADCs, und einer niedrigeren Betriebsgeschwindigkeit, die niedriger ist als die hohe Betriebsgeschwindigkeit des niedrig auflösenden ADCs, empfangen und digitalisieren; einen Abtasttaktgenerator zur Bereitstellung eines Abtasttaktsignals für den ADC mit niedriger Auflösung; einen Mischer, der zwischen dem Anschluss und dem einen oder den mehreren hochauflösenden ADCs ADC angeschlossen ist; einen lokalen Oszillator, der mit dem Mischer verbunden ist, damit der eine oder die mehreren hochauflösenden ADCs so abgestimmt werden können, dass sie einen Teil eines Spektrums des niedrig auflösenden ADCs abtasten; und einen oder mehrere Prozessoren, die so ausgebildet sind, dass sie einen Code ausführen, um den einen oder die mehreren Prozessoren zu Folgendem zu veranlassen: Abstimmen des lokalen Oszillators auf einen Teil des Spektrums des ADC mit niedriger Auflösung; und Anzeigen des Spektrums des ADC mit niedriger Auflösung und/oder des Teils des Spektrums.
Das Test- und Messinstrument nach Anspruch 6, wobei der Code, der den einen oder die mehreren Prozessoren veranlasst, den lokalen Oszillator auf den Teil des Spektrums abzustimmen, einen Code umfasst, der den einen oder die mehreren Prozessoren veranlasst, den lokalen Oszillator auf eine gewünschte Frequenzposition im Spektrum des ADC mit niedriger Auflösung abzustimmen.
Das Test- und Messinstrument nach Anspruch 6, wobei der eine oder die mehreren Prozessoren ferner so ausgebildet sind, dass sie einen Code ausführen, der den einen oder die mehreren Prozessoren veranlasst, den ADC mit niedriger Auflösung unter Verwendung des ADC mit hoher Auflösung bei Vorhandensein eines Signals zu kalibrieren, das entweder aus einer Benutzereingabe oder einem internen Instrumentensignal resultiert.
Das Test- und Messinstrument nach Anspruch 8, wobei der Code, der den einen oder die mehreren Prozessoren veranlasst, den ADC mit niedriger Auflösung unter Verwendung von Daten aus dem ADC mit hoher Auflösung zu kalibrieren, ferner den einen oder die mehreren Prozessoren veranlasst, einen oder mehrere in dem ADC mit niedriger Auflösung vorhandene Spurs zu entfernen, wenn der eine oder die mehreren Spurs in dem ADC mit hoher Auflösung nicht vorhanden sind.
Das Test- und Messinstrument nach Anspruch 9, wobei der Code, der den einen oder die mehreren Prozessoren veranlasst, einen oder mehrere Spurs zu entfernen, die in dem ADC mit niedriger Auflösung vorhanden sind, ferner einen Code umfasst, der den einen oder die mehreren Prozessoren zu Folgendem veranlasst: Messen des Signals in einem Pfad des hochauflösenden ADC; Messen des Signals in einem Pfad des ADC mit niedriger Auflösung; Bestimmen von Störsignalen im Pfad des ADCs mit niedriger Auflösung, die im Pfad des ADCs mit hoher Auflösung nicht vorhanden sind; und Kennzeichnen der Störsignale, die aus dem Pfad des ADC mit niedriger Auflösung entfernt werden sollen.
Das Test- und Messinstrument nach Anspruch 8, wobei die Prozessoren ferner so ausgebildet sind, dass sie einen Code ausführen, der den einen oder die mehreren Prozessoren zu Folgendem veranlasst: Sweepen eines ganzen Bandes des ADC mit niedriger Auflösung; Kennzeichnen die Störsignale zu kennzeichnen; und Speichern der Kennzeichnungen als Kalibrierungsdatei für die spätere Verwendung zur Beseitigung von Störsignalen während des Betriebs des ADC mit niedriger Auflösung.
Das Test- und Messsystem nach Anspruch 8, wobei die Kalibrierung entweder während des normalen Betriebs oder während der Werkskalibrierung erfolgt.
Das Test- und Messinstrument nach Anspruch 6, wobei der Code, der den einen oder die mehreren Prozessoren veranlasst, den lokalen Oszillator auf einen Teil eines Spektrums des ADC mit niedriger Auflösung abzustimmen, einen Code umfasst, der den einen oder die mehreren Prozessoren zu Folgendem veranlasst: Erkennen, dass ein Signal in einem dynamischen Bereich des ADC mit niedriger Auflösung vorhanden ist; Bestimmen einer Frequenz des Signals; und Abstimmen des hochauflösenden ADC, dass der hochauflösende ADC in der Mitte des Signals liegt.
Das Test- und Messinstrument nach Anspruch 6, wobei der eine oder die mehreren Prozessoren einen Prozessor umfassen, der dem ADC mit niedriger Auflösung zugeordnet ist, und einen Prozessor, der jedem der ein oder mehreren ADCs mit hoher Auflösung zugeordnet ist, wobei der Prozessor für den ADC mit niedriger Auflösung und jeder der Prozessoren, die dem einen oder den mehreren ADCs mit hoher Auflösung zugeordnet sind, miteinander querverbunden sind.
Das Test- und Messsystem nach Anspruch 14, wobei die querverbundenen Prozessoren so ausgebildet sind, dass sie einen Code ausführen, der die querverbundenen Prozessoren dazu veranlasst, jeden Zeitversatz zwischen einem Signalpfad des ADC mit niedriger Auflösung und einem Signalpfad des ADC mit hoher Auflösung aufzulösen, um die Signalpfade phasengleich zu machen.
Das Test- und Messsystem nach Anspruch 6, wobei der eine oder die mehreren Prozessoren ferner so ausgebildet sind, dass sie einen Code ausführen, um das Spektrum des ADC mit niedriger Auflösung und den Teil des Spektrums des ADC mit hoher Auflösung gleichzeitig anzuzeigen.
Das Test- und Messsystem nach Anspruch 16, wobei der Teil des Spektrums des hochauflösenden ADC, der angezeigt wird, durch eine Benutzereingabe relativ zu dem Spektrum des niedrigauflösenden ADC bestimmt wird.
Ein Verfahren zum Betreiben eines zusammengesetzten Analog-Digital-Wandlers (ADC), das Folgendes umfasst: Empfangen eines analogen Signals an einem ADC mit niedriger Auflösung, der mit hoher Geschwindigkeit arbeitet; Empfangen des analogen Signals an einem oder mehreren hochauflösenden ADCs, die mit einer höheren Auflösung als der niedrig auflösende ADC und mit einer niedrigeren Geschwindigkeit als die Betriebsgeschwindigkeit des niedrig auflösenden ADCs arbeiten; Abstimmen des hochauflösenden ADC, um einen Signalpfad für den einen oder die mehreren hochauflösenden ADCs mit dem Signalpfad für den niedrigauflösenden ADC phasen- und zeitmäßig abzugleichen; und Erzeugen eines Spektrums von dem ADC mit niedriger Auflösung; und Erzeugen eines Teils des Spektrums von einem oder mehreren hochauflösenden ADCs.
Das Verfahren nach Anspruch 18, das ferner die Verwendung von Informationen von dem einen oder den mehreren hochauflösenden ADCs zur Kalibrierung des niedrigauflösenden ADCs einschließlich der Entfernung von Spurs umfasst.
Das Verfahren nach Anspruch 18, das ferner ein Bestimmen einer Frequenz des Spektrums des ADC mit niedriger Auflösung und ein Abstimmen des einen oder der mehreren ADCs mit hoher Auflösung auf eine Mitte des Spektrums umfasst.