DE112019007531T5 - Halbleiterelement, Stromwandlergerät und Verfahren zur Herstellung von Halbleiterbauelementen - Google Patents

Halbleiterelement, Stromwandlergerät und Verfahren zur Herstellung von Halbleiterbauelementen Download PDF

Info

Publication number
DE112019007531T5
DE112019007531T5 DE112019007531.4T DE112019007531T DE112019007531T5 DE 112019007531 T5 DE112019007531 T5 DE 112019007531T5 DE 112019007531 T DE112019007531 T DE 112019007531T DE 112019007531 T5 DE112019007531 T5 DE 112019007531T5
Authority
DE
Germany
Prior art keywords
unit
housing
wiring
semiconductor device
case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019007531.4T
Other languages
English (en)
Inventor
Yuji Sato
Yoshinori Yokoyama
Motoru YOSHIDA
Jun Fujita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112019007531T5 publication Critical patent/DE112019007531T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

Ein Halbleiterbauelement (10) beinhaltet eine Grundplatte (1), ein Substrat (2), ein Halbleiterelement (3), ein Gehäuse (4) und einen Verdrahtungsanschluss (5). Das Gehäuse (4) ist so auf der Grundplatte angeordnet, dass es das Substrat (2) und das Halbleiterelement (3) abdeckt. Der Verdrahtungsanschluss (5) ist elektrisch mit dem Halbleiterelement (3) verbunden. Das Gehäuse (4) beinhaltet eine erste Gehäuseeinheit (41) und eine zweite Gehäuseeinheit (42), die von der ersten Gehäuseeinheit (41) getrennt ist. Der Verdrahtungsanschluss (5) beinhaltet eine erste Verdrahtungseinheit (51) und eine zweite Verdrahtungseinheit (52). Die erste Verdrahtungseinheit (51) ist so angeordnet, dass sie von einer Innenseite zu einer Außenseite des Gehäuses (4) ragt, und ist elektrisch mit dem Halbleiterelement verbunden. Die zweite Verdrahtungseinheit (52) ist in Bezug auf die erste Verdrahtungseinheit (51) gebogen und außerhalb des Gehäuses (4) angeordnet. Die erste Gehäuseeinheit (41) und die zweite Gehäuseeinheit (42) sind so angeordnet, dass sie die erste Verdrahtungseinheit (51) umschließen.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement, ein Stromwandlergerät, und ein Verfahren zur Herstellung des Halbleiterbauelements.
  • STAND DER TECHNIK
  • Bekannte Halbleiterbauelemente haben einen Verdrahtungsanschluss, der das Halbleiterbauelement und ein externes Gerät verbindet. Ein Bereich des Verdrahtungsanschlusses ist durch eine Durchgangsbohrung im Gehäuse des Halbleiterbauelements zur Außenseite eines Gehäuses hin offen. In einem Halbleiterbauelement, das in der Japanischen Patentschrift JP 7-58 282 (Patentdokument 1) beschrieben ist, ist beispielsweise ein Halbleiterelement durch ein isolierendes Substrat hindurch an einer Metallplatte befestigt, die auf einem Befestigungssubstrat angeordnet ist. Ein Elektrodenanschluss (Verdrahtungsanschluss) wird auf die Metallplatte geklebt. Nach dem Aufkleben des Gehäuses auf den Montagesubstrat wird der Bereich des Elektrodenanschlusses (Verdrahtungsanschluss), der durch das Durchgangsloch im Gehäuse zur Außenseite des Gehäuses zeigt, gebogen.
  • STAND DER TECHNIK
  • Patentdokument 1: Japanisches Patent JP 7-58 282
  • KURZBESCHREIBUNG DER ERFINDUNG
  • Mit der Erfindung zu lösende Probleme
  • Bei dem in Patentdokument 1 beschriebenen Halbleiterbauelement wird nach dem Aufkleben des Gehäuses auf die Grundplatte der Bereich des Elektrodenanschlusses (Verdrahtungsanschlusses), der durch das im Gehäuse ausgebildete Durchgangsloch zur Außenseite des Gehäuses freiliegt, gebogen. Wenn der Bereich des Elektrodenanschlusses (Verdrahtungsanschluss) gebogen wird, wird folglich eine mechanische Kraft auf eine Bondeinheit zwischen dem Elektrodenanschluss (Verdrahtungsanschluss) und der Metallplatte ausgeübt, so dass der Elektrodenanschluss (Verdrahtungsanschluss) manchmal von der Metallplatte abgeschält wird.
  • Die vorliegende Erfindung wurde im Hinblick auf die oben genannten Probleme gemacht, und ein Ziel der vorliegenden Erfindung ist es, ein Halbleiterbauelement, ein Stromwandlergerät und ein Verfahren zur Herstellung des Halbleiterbauelements bereitzustellen, das in der Lage ist, das Ablösen des Verdrahtungsanschlusses zu verhindern.
  • Mittel zum Lösen der Probleme
  • Ein Halbleiterbauelement gemäß der Erfindung beinhaltet eine Grundplatte, ein Substrat, ein Halbleiterelement, ein Gehäuse und einen Verdrahtungsanschluss. Das Substrat ist auf der Grundplatte angeordnet. Das Halbleiterelement ist elektrisch mit dem Substrat verbunden. Das Gehäuse ist so auf der Grundplatte angeordnet, dass es das Substrat und das Halbleiterelement abdeckt. Der Verdrahtungsanschluss ist elektrisch mit dem Halbleiterelement verbunden. Das Gehäuse beinhaltet eine erste Gehäuseeinheit und eine zweite Gehäuseeinheit, die von der ersten Gehäuseeinheit getrennt ist. Der Verdrahtungsanschluss beinhaltet eine erste Verdrahtungseinheit und eine zweite Verdrahtungseinheit. Die erste Verdrahtungseinheit ist so angeordnet, dass sie von der Innenseite des Gehäuses nach außen ragt, und ist mit mindestens einem der beiden Elemente, dem Halbleiterelement und/oder dem Substrat, verbunden. Die zweite Verdrahtungseinheit ist in Bezug auf die erste Verdrahtungseinheit gebogen und befindet sich außerhalb des Gehäuses. Die erste Gehäuseeinheit und die zweite Gehäuseeinheit sind so angeordnet, dass sie die erste Verdrahtungseinheit umschließen.
  • Effekt der Erfindung
  • Bei dem Halbleiterbauelement gemäß der vorliegenden Erfindung ist die zweite Verdrahtungseinheit in Bezug auf die erste Verdrahtungseinheit gebogen und außerhalb des Gehäuses angeordnet. Die erste Gehäuseeinheit und die zweite Gehäuseeinheit sind so angeordnet, dass die erste Verdrahtungseinheit dazwischen liegt. Aus diesem Grund kann eine mechanische Krafteinwirkung, die den Verdrahtungsanschluss verbiegt, verhindert werden, während die erste Verdrahtungseinheit mit mindestens einem der Halbleiterelemente und dem Substrat verklebt wird. Folglich kann ein Ablösen des Verdrahtungsanschlusses von mindestens einem der Halbleiterelemente und/oder dem Substrat verhindert werden.
  • Figurenliste
    • 1 ist eine Schnittdarstellung, die schematisch eine erste Konfiguration einer Konfiguration eines Halbleiterbauelements gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 2 ist eine Draufsicht, die schematisch die erste Konfiguration der Konfiguration des Halbleiterbauelements gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 3 ist eine Schnittdarstellung, die schematisch eine zweite Konfiguration des Halbleiterbauelements gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 4 ist eine Draufsicht, die schematisch die zweite Konfiguration des Halbleiterbauelements gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 5 ist ein Flussdiagramm, das ein Verfahren zur Herstellung des Halbleiterbauelements gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 6 ist eine Schnittdarstellung, die schematisch einen ersten Prozess des Verfahrens zur Herstellung des Halbleiterbauelements gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 7 ist eine Schnittdarstellung, die schematisch einen zweiten Prozess des Verfahrens zur Herstellung des Halbleiterbauelements gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 8 ist eine Schnittdarstellung, die schematisch einen dritten Prozess des Verfahrens zur Herstellung des Halbleiterbauelements gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 9 ist eine Schnittdarstellung, die schematisch einen vierten Prozess des Verfahrens zur Herstellung des Halbleiterbauelements gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 10 ist eine Schnittdarstellung, die schematisch eine Konfiguration eines Halbleiterbauelements gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt;
    • 11 ist eine Draufsicht, die schematisch die Konfiguration des Halbleiterbauelements gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt;
    • 12 ist eine Seitenansicht, die schematisch eine erste Konfiguration eines Halbleiterbauelements gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt;
    • 13 ist eine Draufsicht, die schematisch eine zweite Konfiguration des Halbleiterbauelements gemäß der dritten Ausführungsform der vorliegenden Erfindung zeigt;
    • 14 ist eine Schnittdarstellung, die schematisch eine dritte Konfiguration des Halbleiterbauelements gemäß der dritten Ausführungsform der vorliegenden Erfindung zeigt;
    • 15 ist eine Seitenansicht, die schematisch eine Konfiguration eines Halbleiterbauelements gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt;
    • 16 ist eine Schnittansicht, die schematisch eine erste Konfiguration eines Halbleiterbauelements gemäß einer fünften Ausführungsform der vorliegenden Erfindung zeigt;
    • 17 ist eine Schnittdarstellung, die schematisch eine zweite Konfiguration des Halbleiterbauelements gemäß der fünften Ausführungsform der vorliegenden Erfindung zeigt, und
    • 18 ist ein Blockdiagramm, das eine Konfiguration eines Energiewandlersystems gemäß einer sechsten Ausführungsform der vorliegenden Erfindung zeigt.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Unter Bezugnahme auf die Zeichnungen werden im Folgenden Ausführungsformen der vorliegenden Erfindung beschrieben. In der folgenden Beschreibung werden gleiche oder korrespondierende Teile mit den gleichen Bezugszeichen bezeichnet, und redundante Beschreibungen werden nicht wiederholt.
  • Ausführungsform 1
  • Unter Bezugnahme auf die 1 und 2 wird eine erste Konfiguration eines Halbleiterbauelements 10 gemäß einer ersten Ausführungsform beschrieben. 1 ist eine Schnittdarstellung, die schematisch eine erste Konfiguration des Halbleiterbauelements 10 gemäß der ersten Ausführungsform zeigt. 2 ist eine Draufsicht, die schematisch die erste Ausgestaltung des Halbleiterbauelements 10 gemäß der ersten Ausführungsform zeigt.
  • Das Halbleiterelement 10 beinhaltet eine Grundplatte 1, ein Substrat 2, ein Halbleiterelement 3, ein Gehäuse 4 und einen Verdrahtungsanschluss 5. Das Halbleiterbauelement 10 ist ein Leistungs-Halbleiterbauelement für elektrische Energie.
  • Die Grundplatte 1 ist ein Sockel des Halbleiterbauelements 10. Die Form der Grundplatte 1 ist hauptsächlich eine Plattenform. Das Material der Grundplatte 1 ist hauptsächlich Kupfer (Cu), Aluminium (Al) oder ähnliches. Die Grundplatte 1 kann hauptsächlich aus einem anderen als dem oben beschriebenen Material bestehen oder ein Verbundmaterial aus dem oben beschriebenen Material und einem anderen Material sein. Das Material und die Form der Grundplatte 1 sind nicht beschränkt, solange die Funktion des Halbleiterbauelements 10 nicht beeinträchtigt wird. Darüber hinaus kann die Struktur der Grundplatte 1 in geeigneter Weise festgelegt werden, solange die Funktion des Halbleiterbauelements 10 nicht beeinträchtigt wird.
  • Auf der Grundplatte 1 ist das Substrat 2 angeordnet. Das Substrat 2 beinhaltet eine Isolierschicht und eine Metallschicht. Die Struktur des Substrats 2 ist beispielsweise eine Struktur, bei der Metallschichten auf beiden Oberflächen der Isolierschicht ausgebildet sind. Mit dieser Struktur ist das Substrat 2 mit der Grundplatte 1 und dem Halbleiterelement 3 verbunden. Darüber hinaus ermöglicht diese Struktur eine Erregung zwischen Substrat 2 und Grundplatte 1 sowie zwischen Substrat 2 und Halbleiterelement 3. Bei der Isolierschicht handelt es sich beispielsweise um eine keramische Platte oder eine isolierende Folie, die eine organische Komponente enthält. Das Material der Keramikplatte ist z.B. Aluminiumoxid (Al2O3), Siliziumnitrid (Si3N4) oder Aluminiumnitrid (AIN). Das Material der Metallschicht ist z.B. Gold (Au) oder Kupfer (Cu). Die Struktur der Metallschicht kann eine Einschichtstruktur sein, in der nur eine Art dieser Metalle verwendet wird, oder eine laminierte Struktur, in der mehrere Arten von Metallen verwendet werden. Das Material und die Struktur des Substrats 2 sind dabei nicht beschränkt, solange die Funktion des Halbleiterbauelements 10 nicht beeinträchtigt wird. Ferner kann die Form des Substrats 2 in geeigneter Weise bestimmt werden, solange die Funktion des Halbleiterbauelements 10 nicht beeinträchtigt wird.
  • Das Halbleiterelement 3 ist elektrisch mit dem Substrat 2 verbunden. Das Material des Halbleiterelements 3 ist Silizium (Si), Siliziumkarbid (SiC) oder dergleichen. Das Material des Halbleiterelements 3 kann zum Beispiel neben den oben beschriebenen Materialien auch Galliumnitrid (GaN) sein. Die Struktur des Halbleiterelements 3 ist ein Bipolartransistor mit isoliertem Gate (IGBT), ein Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) oder ähnliches. Die Dicke des Halbleiterelements 3 kann je nach Konstruktion entsprechend gewählt werden. Beispielsweise ist die Dicke des Halbleiterelements 3 größer oder gleich 50 µm und kleiner oder gleich 500 µm.
  • Das Halbleiterelement 3 enthält eine Elektrode und eine Metallschicht (nicht dargestellt) auf einer Vorder- und einer Rückseite. Das Material der Elektrode und der Metallschicht ist hauptsächlich Aluminium (Al), Kupfer (Cu), Nickel (Ni) oder ähnliches. Das Material der Elektrode ist nicht darauf beschränkt. Das Material, die Struktur, die Form und dergleichen des Halbleiterelements 3 sind nicht auf die oben beschriebenen beschränkt, sondern das Material, die Struktur, die Form und dergleichen des Halbleiterelements 3 können in geeigneter Weise bestimmt werden, solange die Funktion des Halbleiterbauelements 10 nicht beeinträchtigt wird und die Elektrode gebildet werden kann.
  • Das Halbleiterelement 3 kann ferner eine Haftschicht, eine Barriereschicht und eine Antioxidansschicht enthalten. Das Material der Adhäsionsschicht, der Barriereschicht und der Antioxidansschicht sind Gold (Au), Titan (Ti), Titannitrid (TiN), Wolfram (W) oder dergleichen. Die Struktur des Halbleiterelements 3 kann eine laminierte Struktur aus zwei oder mehr Schichten sein, in der die Metallschicht, die Haftschicht, die Barriereschicht und die Antioxidationsmittelschicht in geeigneter Weise kombiniert sind. Die Materialien und Konfigurationen der Metallschicht, der Adhäsionsschicht, der Barriereschicht und der Antioxidationsmittelschicht sind nicht beschränkt auf diese. Die Dicke der Metallschicht, der Haftschicht, der Barriereschicht und der Antioxidationsmittelschicht kann je nach Konstruktion entsprechend festgelegt werden. Beispielsweise beträgt die Dicke der Metallschicht, der Haftschicht, der Sperrschicht und der Antioxidansschicht jeweils 5 nm oder mehr und 50 µm oder weniger. Das Verfahren zur Bildung der Metallschicht, der Adhäsionsschicht, der Barriereschicht und der Antioxidansschicht ist hauptsächlich Plattieren, Sputtern oder Ähnliches. Das Verfahren zur Bildung der Metallschicht, der Adhäsionsschicht, der Barriereschicht und der Antioxidansschicht ist nicht darauf beschränkt und kann je nach Bedarf angemessen bestimmt werden.
  • Das Gehäuse 4 ist so auf der Grundplatte 1 angeordnet, dass es das Substrat 2 und das Halbleiterelement 3 bedeckt. Das Gehäuse 4 berührt die Grundplatte 1 an einer oder mehr als einer Seite. Insbesondere ist das Gehäuse 4 so geformt, dass es eine Seitenfläche des Substrats 2 und eine Oberseite des Halbleiterelements 3 bedeckt. Das Gehäuse 4 hat eine Seitenwand. Die Seitenwand ist rahmenförmig ausgebildet, so dass sie die Seitenfläche des Substrats 2 umgibt. Ein Bereich, in dem das Gehäuse 4 das Substrat 2 und das Halbleiterelement 3 bedeckt, wird als Innenseite definiert. Ein Bereich außerhalb des Gehäuses 4 wird als Außenseite bezeichnet.
  • Das Gehäuse 4 beinhaltet eine erste Gehäuseeinheit 41 und eine zweite Gehäuseeinheit 42, die von der ersten Gehäuseeinheit 41 getrennt ist. Das Gehäuse 4 ist in die erste Gehäuseeinheit 41 und die zweite Gehäuseeinheit 42 unterteilt. Das Gehäuse 4 ist eine separate Struktur, die in zwei oder mehr unterteilt ist. Die erste Gehäuseeinheit 41 und die zweite Gehäuseeinheit 42 sind so angeordnet, dass sie eine erste Verdrahtungseinheit 51 des später beschriebenen Verdrahtungsanschlusses 5 umschließen. Die erste Gehäuseeinheit 41 und die zweite Gehäuseeinheit 42 sind in Kontakt mit der Grundplatte 1.
  • Das Gehäuse 4 beinhaltet einen geteilten Bereich. Die erste Gehäuseeinheit 41 und die zweite Gehäuseeinheit 42 sind so konfiguriert, dass sie an dem geteilten Bereich geteilt sind. Der geteilte Bereich hat einen Kontaktpunkt mit der Grundplatte 1. Der von dem geteilten Bereich und der Grundplatte 1 gebildeter Winkel ist größer als 0 Grad und kleiner als 360 Grad. Die Position, die Anzahl und die Form des zu teilenden Gehäuses 4 kann entsprechend der Konstruktion des Halbleiterbauelements 10 angemessen bestimmt werden.
  • Die zweite Gehäuseeinheit 42 beinhaltet einen Deckel 421 und einen Grundkörper 422. Der Deckel 421 liegt der Grundplatte 1 gegenüber. Der Hauptkörper 422 bildet einen Außenumfang des Gehäuses 4. In einem oberen Bereich des Gehäuses 4 ist eine Öffnung vorgesehen. Der Deckel 421 deckt diese Öffnung ab.
  • Um die Isolierung des Halbleiterbauelements 10 zu gewährleisten, ist das Material des Gehäuses 4 isolierend. Das Material des Gehäuses 4 ist zum Beispiel ein Polyphenylensulfidharz (PPS-Harz). Der Aufbau, das Material und die Form des Gehäuses 4 können in geeigneter Weise bestimmt werden, solange die Funktion des Halbleiterbauelements 10 und die Funktion und Wirkung der ersten Ausführungsform nicht beeinträchtigt werden.
  • Der Verdrahtungsanschluss 5 ist elektrisch mit dem Halbleiterelement 3 verbunden. Der Verdrahtungsanschluss 5 beinhaltet eine erste Verdrahtungseinheit 51 und eine zweite Verdrahtungseinheit 52. Die erste Verdrahtungseinheit 51 ist so angeordnet, dass sie von der Innenseite des Gehäuses 4 nach außen ragt. Die erste Verdrahtungseinheit 51 ist an das Halbleiterelement 3 gebondet. Die erste Verdrahtungseinheit 51 ist elektrisch mit dem Halbleiterelement 3 verbunden. Die zweite Verdrahtungseinheit 52 ist außerhalb des Gehäuses 4 angeordnet. Die zweite Verdrahtungseinheit 52 ist in Bezug auf die erste Verdrahtungseinheit 51 gebogen.
  • Vor dem Bonden des Verdrahtungsanschlusses 5 werden Bearbeitungen wie Biegen oder Schneiden am Verdrahtungsanschluss 5 durchgeführt und der Verdrahtungsanschluss 5 wird mindestens einmal in der Mitte gebogen. Auf diese Weise werden die erste Verdrahtungseinheit 51 und die zweite Verdrahtungseinheit 52 im Verdrahtungsanschluss 5 gebildet. Aus diesem Grund liegt die zweite Verdrahtungseinheit 52 nicht in einer geraden Linie mit der ersten Verdrahtungseinheit 51. Die erste Verdrahtungseinheit 51 und das Halbleiterelement 3 sind über eine Bondeinheit 53 miteinander verbunden. Die Bondeinheit 53 kann ein später beschriebenes leitfähiges Bondmaterial enthalten.
  • Das Material des Verdrahtungsanschlusses 5 ist zum Beispiel Aluminium (Al) oder Kupfer (Cu). Der Verdrahtungsanschluss 5 kann ein sogenanntes ungleiches Material wie andere Metalle und organische Komponenten enthalten, und die Oberfläche des Verdrahtungsanschlusses 5 kann mit dem ungleichen Material beschichtet sein. Die Form des Verdrahtungsanschlusses 5 ist beispielsweise eine Platte, eine Folie oder ein Draht. Die Struktur, das Material und die Form des Verdrahtungsanschlusses 5 können in geeigneter Weise bestimmt werden, solange die Funktion des Halbleiterbauelements 10 und die Funktion und Wirkung der ersten Ausführungsform nicht beeinträchtigt werden. Um die Funktion und Wirkung der ersten Ausführungsform zu erhalten, muss die Form des Verdrahtungsanschlusses 5 die Form zum Zeitpunkt der Produktverwendung sein, wenn der Verdrahtungsanschluss 5 mit dem Substrat 2 verbunden wird.
  • Die Bondeinheit 53 kann ferner eine Zwischenschicht enthalten. Beispielsweise ist die Dicke der Bondeinheit 53 einschließlich der Zwischenschicht größer oder gleich 0,1 µm und kleiner oder gleich 2000 µm. Die Zwischenschicht enthält zum Beispiel eine Spannungspufferschicht, die die Spannung puffert. So kann bei einer Zuverlässigkeitsprüfung die auf die Bondeinheit 53 ausgeübte Spannung entspannt werden. Das Material der Spannungspufferschicht ist zum Beispiel unveränderlicher Stahl (Invar), Molybdän (Mo), Wolfram (W) oder eine Legierung, die diese Materialien enthält. Die Struktur der Spannungspufferschicht ist eine einzelne Schichtstruktur, in der ein einziger Materialtyp verwendet wird, oder eine laminierte Struktur, in der eine Vielzahl von Materialtypen verwendet werden. Wenn die Struktur des Spannungspuffers eine laminierte Struktur ist, kann das Verhältnis der einzelnen laminierten Schichten ein beliebiges Verhältnis sein. Das Material, die Form und die Struktur der Zwischenschicht können in geeigneter Weise bestimmt werden, solange die Funktion und Wirkung der ersten Ausführungsform nicht beeinträchtigt werden.
  • Ein Bondmaterial (nicht abgebildet) wird bei Bedarf verwendet, wenn ein Bauteil des Halbleiterbauelements 10 mit einem anderen Bauteil verbunden/gebondet wird. Das Bondmaterial beinhaltet ein isolierendes Bondmaterial oder ein leitendes Bondmaterial.
  • Das isolierende Bondmaterial wird zum Verbinden der ersten Gehäuseeinheit 41 und der zweiten Gehäuseeinheit 42 sowie der Grundplatte 1 und des Gehäuses 4 verwendet. Das isolierende Bondmaterial hat eine isolierende Eigenschaft. Das isolierende Bondmaterial ist zum Beispiel ein Silikonkleber. Die erste Gehäuseeinheit 41 und die zweite Gehäuseeinheit 42 sowie die Grundplatte 1 und das Gehäuse 4 sind durch das isolierende Bondmaterial spaltfrei miteinander verklebt.
  • Das leitfähige Bondmaterial wird zum Verbinden von Grundplatte 1 und Substrat 2, Substrat 2 und Halbleiterelement 3, Substrat 2 und Verdrahtungsanschluss 5 und Halbleiterelement 3 und Verdrahtungsanschluss 5 verwendet. Das leitfähige Bondmaterial ist leitfähig. Bei dem leitfähigen Bondmaterial handelt es sich zum Beispiel um Lot, einen Metallsinterkörper oder ein Bondmaterial mit Flüssigphasendiffusion. Zu den Loten gehören bleihaltige und bleifreie Lote. Darüber hinaus gibt es als Bondverfahren unter Verwendung von Lot verschiedene Bondverfahren, wie z. B. ein Verfahren, bei dem das Lot in einer reduzierenden Atmosphäre aufgeschmolzen wird, oder ein Verfahren, bei dem die Temperatur des Lots in einem Inertgas erhöht wird. Das Lotbonding-Verfahren ist hierauf nicht beschränkt, solange die Funktion und Wirkung der ersten Ausführungsform nicht beeinträchtigt wird. Darüber hinaus kann auch im Falle des Bondens unter Verwendung eines Sinterkörpers oder eines Flüssigphasen-Diffusions-Bondmaterials das Bondverfahren angemessen bestimmt werden, solange es keine Probleme bei der Verwendung des Produkts gibt.
  • Beispiele für die Umgebung, in der das Bonden unter Verwendung des Bondmaterials durchgeführt wird, beinhalten eine drucklose Umgebung, eine Umgebung mit atmosphärischem Druck, eine Umgebung mit Druck und eine Umgebung mit einer reduzierenden Atmosphäre durch Wasserstoff oder Ameisensäure. Die Umgebung, in der die Verklebung unter Verwendung des Bondmaterials durchgeführt wird, kann in geeigneter Weise bestimmt werden.
  • Im Inneren des Gehäuses 4 kann ein isolierendes Dichtungsmaterial vorgesehen sein. Das isolierende Dichtungsmaterial ist ein gelartiges Material oder ein Harzisoliermaterial wie Epoxid. Dadurch kann die Isolierung des Halbleiterbauelements 10 verbessert werden.
  • Unter Bezugnahme auf die 3 und 4 wird im Folgenden eine zweite Konfiguration des Halbleiterbauelements 10 der ersten Ausführungsform beschrieben. 3 ist eine Schnittdarstellung, die schematisch eine zweite Konfiguration des Halbleiterbauelements 10 gemäß der ersten Ausführungsform zeigt. 4 ist eine Draufsicht, in der die zweite Konfiguration des Halbleiterbauelements 10 gemäß der ersten Ausführungsform schematisch dargestellt ist.
  • In der zweiten Ausführungsform der ersten Ausführungsform ist die erste Verdrahtungseinheit 51 des Verdrahtungsanschlusses 5 mit dem Substrat 2 verbunden, so dass zwischen der ersten Verdrahtungseinheit 51 und dem Substrat 2 eine Bondeinheit 53 ausgebildet ist. Welches der beiden Elemente, das Halbleiterelement 3 und das Substrat 2 mit der ersten Verdrahtungseinheit 51 verbunden ist, kann entsprechend der Ausgestaltung des Halbleiterbauelements 10 festgelegt werden.
  • Unter Bezugnahme auf die 5 bis 9 wird im Folgenden ein Verfahren zur Herstellung des Halbleiterbauelements 10 gemäß der ersten Ausführungsform beschrieben. 5 ist ein Flussdiagramm zur Veranschaulichung des Verfahrens zur Herstellung des Halbleiterbauelements 10 gemäß der ersten Ausführungsform. Das Verfahren zur Herstellung des Halbleiterbauelements 10 der ersten Ausführungsform beinhaltet einen Verbindungsprozess S11 und einen Anordnungsprozess S12. Der Verbindungsprozess S11 beinhaltet einen ersten Prozess, einen zweiten Prozess und einen dritten Prozess. Der Anordnungsprozess S 12 beinhaltet einen vierten Prozess und einen fünften Prozess. 6 ist eine Schnittansicht, die den ersten Prozess zeigt. 7 ist eine Schnittdarstellung des zweiten Prozesses. 8 ist eine Schnittdarstellung des dritten Prozesses. 9 ist eine Schnittdarstellung des vierten Prozesses.
  • Im Verbindungsprozess S 11 wird das Substrat 2 auf der Grundplatte 1 angeordnet. Das Halbleiterelement 3 wird elektrisch mit dem Substrat 2 verbunden. Die erste Verdrahtungseinheit 51 des Verdrahtungsanschlusses 5 ist elektrisch mit dem Halbleiterelement 3 verbunden. Der Verdrahtungsanschluss 5 beinhaltet eine erste Verdrahtungseinheit 51 und eine zweite Verdrahtungseinheit 52. Die zweite Verdrahtungseinheit 52 ist in Bezug auf die erste Verdrahtungseinheit 51 gebogen.
  • Im ersten Prozess wird das Substrat 2 auf die Grundplatte 1 geklebt. Im zweiten Prozess wird das Halbleiterelement 3 mit dem Substrat 2 verbunden. Im dritten Prozess wird die erste Verdrahtungseinheit 51 mit dem Substrat 2 oder dem Halbleiterelement 3 verbunden. Der Verdrahtungsanschluss 5, der im dritten Prozess auf das Substrat 2 gebondet wird, hat die Form zum Zeitpunkt der Produktverwendung. Folglich wird im Verbindungsprozess S 11 keine Bearbeitung des Verdrahtungsanschlusses 5 durchgeführt. Die Reihenfolge der Durchführung des ersten Prozesses, des zweiten Prozesses und des dritten Prozesses ist beliebig.
  • Ein leitfähiges Bondmaterial wird zum Verbinden von Grundplatte 1 und Substrat 2 und zum Verbinden des Substrats 2 und des Halbleiterelements 3 verwendet. Ein leitfähiges Bondmaterial, Wärme, Ultraschallenergie oder ähnliches wird ferner zum Verbinden von Halbleiterelement 3 und erster Verdrahtungseinheit 51 und zum Verbinden des Substrats 2 und der ersten Verdrahtungseinheit 51 verwendet. Im Falle des Verbindens unter Verwendung von Wärme ist die Quelle der Wärme ein Laser, elektrische Wärme oder dergleichen. Im Falle des Bondens unter Verwendung von Ultraschallwellen wird die Energie der Ultraschallwellen entsprechend dem für den Verdrahtungsanschluss 5 verwendeten Material bestimmt.
  • Die Bondeinheit 53 wird zwischen Halbleiterelement 3 und erster Verdrahtungseinheit 51 oder zwischen Substrat 2 und erster Verdrahtungseinheit 51 gebildet. Ein Verfahren zur Bildung der Bondeinheit 53 kann in geeigneter Weise bestimmt werden. Die Bondeinheit 53 kann unter Verwendung eines leitfähigen Bondmaterials gebildet werden. Außerdem kann die Bondeinheit 53 auf der Oberfläche des Halbleiterelements 3 durch ein chemisches Aufdampfverfahren (CVD-Verfahren) oder ein physikalisches Aufdampfverfahren (PVD-Verfahren) gebildet werden.
  • Das chemische Aufdampfverfahren ist zum Beispiel die Beschichtung. Arten der Beschichtung sind die stromlose Beschichtung und die elektrolytische Beschichtung. Die Art der Beschichtung, der Umformungsprozess, die Technik und die Umformungsbedingungen können in geeigneter Weise bestimmt werden, solange die beabsichtigte Bondeinheit 53 gebildet werden kann. Sowohl bei der stromlosen als auch bei der elektrolytischen Abscheidung ist es erforderlich, eine Basisschicht und gegebenenfalls eine Haftschicht auf der Oberfläche der isolierenden Oxidschicht zu bilden, um die Abscheidung der Schicht zu ermöglichen. Als Verfahren zur Ausbildung der Basisschicht und der Haftschicht gibt es das später beschriebene chemische Aufdampfverfahren oder das physikalische Aufdampfverfahren. Das Verfahren zur Ausbildung der Basisschicht und der Haftschicht kann entweder das chemische Aufdampfverfahren oder das physikalische Aufdampfverfahren sein, solange das Verfahren die Ausbildung der Beschichtung nicht beeinträchtigt und eine Zielbeschichtung liefert. Unter Berücksichtigung der Ausgestaltung des Halbleiterbauelements 10 und der zur Ausbildung der Haftschicht notwendigen Dicken der Keimschicht und der Basisschicht ist es besonders wünschenswert, dass die Basisschicht und die Haftschicht mittels der später beschriebenen Sputterschichtausbildung ausgebildet werden.
  • Das physikalische Aufdampfverfahren ist zum Beispiel die Sputterschichtbildung. Es gibt viele Verfahren zur Sputterschichtbildung, wie Magnetronsputtern, Aufdampfen und Ionenstrahlsputtern. Als Stromversorgung für die Sputterschichtbildung wird eine Gleichstromquelle oder eine Wechselstromquelle verwendet. Es gibt viele Bedingungen, unter denen die Sputterschichtbildung durchgeführt wird, wie z. B. das Vorhandensein oder Fehlen einer Heizung, das Vorhandensein oder Fehlen einer unterstützten Schichtbildung, die Eingangsleistung und die Durchflussrate. Die Sputterschichtbildung, die Stromversorgung und die Bedingungen können in geeigneter Weise bestimmt werden, solange die beabsichtigte Bondeinheit 53 gebildet werden kann.
  • Wenn die Bondeinheit 53 außerdem eine Zwischenschicht enthält, kann das Verfahren zur Bildung der Zwischenschicht entsprechend dem Zweck der Zwischenschicht angemessen bestimmt werden.
  • Bei der Durchführung des Prozesses S12 wird das Gehäuse 4 so angeordnet, dass es das Substrat 2 und das Halbleiterelement 3, die auf der Grundplatte 1 angeordnet sind, abdeckt. Das Gehäuse 4 beinhaltet eine erste Gehäuseeinheit 41 und eine zweite Gehäuseeinheit 42, die von der ersten Gehäuseeinheit 41 getrennt ist. Im Anordnungsprozess S12 ragt die erste Verdrahtungseinheit 51 weiter von der Innenseite nach außen aus dem Gehäuse 4 heraus. Die zweite Verdrahtungseinheit 52 ist außerhalb des Gehäuses 4 angeordnet. Die erste Verdrahtungseinheit 51 ist sandwichartig zwischen der ersten Gehäuseeinheit 41 und der zweiten Gehäuseeinheit 42 angeordnet.
  • Die zweite Verdrahtungseinheit 52 ist in Bezug auf die erste Verdrahtungseinheit 51 gebogen. Aus diesem Grund wird der Verdrahtungsanschluss 5 außerhalb des Gehäuses 4 gekrümmt. Im vierten Prozess werden die erste Gehäuseeinheit 41 und der Hauptkörper 422 der zweiten Gehäuseeinheit 42 mit der Grundplatte 1 verbunden, um das Gehäuse 4 mit der Öffnung zu bilden. Die zweite Verdrahtungseinheit 52 kann von der ersten Gehäuseeinheit 41 getragen werden. Im fünften Prozess werden der Deckel 421 mit dem Hauptkörper 422 verklebt und die Öffnung verschlossen, wodurch das Gehäuse 4 gebildet wird.
  • Im abschließenden Prozess S12 werden die erste Gehäuseeinheit 41 und die zweite Gehäuseeinheit 42 wunschgemäß verklebt und ein Verfahren durchgeführt, bei dem keine Spannung auf den Verdrahtungsanschluss 5 aufgebracht wird, und das Gehäuse 4 wird gebildet. Zum Beispiel gleiten die erste Gehäuseeinheit 41 und die zweite Gehäuseeinheit 42 von der Seite des Substrats 2 und des Halbleiterelements 3 so, dass sie die erste Verdrahtungseinheit 51 einklemmen und miteinander verbunden werden. Auf diese Weise wird das Gehäuse 4 auf der Grundplatte 1 so geformt, dass es das Substrat 2 und das Halbleiterelement 3 bedeckt. Auf diese Weise wird das Gehäuse 4 gebildet, ohne eine Spannung auf den Verdrahtungsanschluss 5 auszuüben, der außerhalb des Gehäuses 4 und der Bondeinheit 53 gebogen ist.
  • Die vorteilhafte Wirkung der ersten Ausführungsform wird im Folgenden beschrieben.
  • Das Halbleiterelement 10 gemäß der ersten Ausführungsform beinhaltet ein Gehäuse 4, in dem der Verdrahtungsanschluss 5 so ausgebildet ist, dass er von beiden Seiten von der ersten Gehäuseeinheit 41 und der zweiten Gehäuseeinheit 42 umschlossen wird. Aus diesem Grund kann der Verdrahtungsanschluss 5 verwendet werden, der zuvor in eine Form gebracht wurde, die zum Zeitpunkt der Verwendung des Produkts vorliegt. Dementsprechend ist es nicht notwendig, den Verdrahtungsanschluss 5 nach dem Verkleben des Gehäuses 4 zu biegen. Folglich wird keine mechanische Kraft zum Biegen des Verdrahtungsanschlusses 5 auf die Bondeinheit 53 zwischen dem Verdrahtungsanschluss 5 und dem Substrat 2 oder dem Halbleiterelement 3 ausgeübt, so dass ein Ablösen des Verdrahtungsanschlusses 5 verhindert werden kann.
  • In der ersten Ausführungsform kann das Gehäuse 4 auch in dem Zustand, in dem der zuvor gebogene Verdrahtungsanschluss 5 verklebt wird, rahmenförmig ausgebildet werden. Dementsprechend ist es nicht erforderlich, den Verdrahtungsanschluss 5 nach dem Formen des Gehäuses 4 zu bearbeiten, so dass die auf den Verdrahtungsanschluss 5 und die Bondeinheit 53 wirkenden Spannungen reduziert werden können. Folglich wird die langfristige Zuverlässigkeit des Halbleiterbauelements 10 verbessert.
  • Das Gehäuse 4 besteht aus mindestens zwei Bereichen, der ersten Gehäuseeinheit 41 und der zweiten Gehäuseeinheit 42. Dementsprechend ist der Freiheitsgrad bei der Gestaltung und Anordnung des Gehäuses 4 größer als der des integrierten Gehäuses. Somit kann das Gehäuse 4 mit der optimalen Form und Struktur entsprechend der Konstruktion und den Nutzungsbedingungen des Halbleiterbauelements 10 und der Form und Position des Verdrahtungsanschlusses 5 gebildet werden.
  • In dem Verfahren zur Herstellung des Halbleiterbauelements 10 gemäß der ersten Ausführungsform kann das Gehäuse 4 so angeordnet werden, dass es den Verdrahtungsanschluss 5, der die Form zum Zeitpunkt der Produktverwendung aufweist, in den Anordnungsprozess S12 einbettet. Somit ist es nicht notwendig, den Verdrahtungsanschluss 5 nach dem Verbindungsprozess S 11 oder dem Ausführen des Prozesses S12 zu biegen. Dementsprechend wird bei der Herstellung des Halbleiterbauelements 10 verhindert, dass die Spannung auf den Verdrahtungsanschluss 5 und die Bondeinheit 53 übertragen wird. Somit kann ein Halbleiterbauelement 10 mit hoher Langzeitzuverlässigkeit hergestellt werden.
  • Ausführungsform 2
  • Eine zweite Ausführungsform hat die gleiche Konfiguration, Funktionsweise und Wirkung wie die oben beschriebene erste Ausführungsform, sofern nicht anders angegeben. Folglich sind die gleichen Komponenten wie bei der ersten Ausführungsform mit den gleichen Bezugszeichen bezeichnet, und die Beschreibung derselben wird nicht wiederholt.
  • Unter Bezugnahme auf die 10 und 11 wird im Folgenden eine Konfiguration des Halbleiterbauelements 10 gemäß der zweiten Ausführungsform schematisch dargestellt. 10 ist eine Schnittdarstellung, die schematisch den Aufbau des Halbleiterbauelements 10 gemäß der zweiten Ausführungsform zeigt. 11 ist eine Draufsicht, die schematisch den Aufbau des Halbleiterbauelements 10 gemäß der zweiten Ausführungsform zeigt.
  • Das Gehäuse 4 beinhaltet eine Eingriffseinheit 43. Das Halbleiterbauelement 10 weist ferner eine Eingriffseinheit 44 auf. Die zweite Verdrahtungseinheit 52 ist an der Eingriffseinheit 43 durch die Eingriffseinheit 44 befestigt. Das Halbleiterbauelement 10 gemäß der zweiten Ausführungsform unterscheidet sich von dem Halbleiterbauelement 10 gemäß der ersten Ausführungsform dadurch, dass das Gehäuse 4 weiterhin die Eingriffseinheit 43 beinhaltet und dass das Halbleiterbauelement 10 weiterhin die Eingriffseinheit 44 beinhaltet.
  • Insbesondere handelt es sich bei der Eingriffseinheit 43 um eine Mutter, einen Bereich, in dem ein Schraubenloch ausgebildet ist oder dergleichen. Insbesondere ist die Struktur der Eingriffseinheit 43 eine Struktur, bei der eine Mutter, die eine Schraube aufnimmt, in die obere Fläche des Gehäuses 4 eingebettet ist, eine Struktur, bei der das Schneiden der Schraube auf der oberen Fläche des Gehäuses 4 durchgeführt wird, oder ähnliches. Insbesondere ist die Eingriffseinheit 44 eine Schraube, eine Gewindestange oder ähnliches. Das Halbleiterbauelement 10 beinhaltet ferner eine Externverdrahtung 6. Die Externverdrahtung 6 ist elektrisch mit einer externen Vorrichtung des Halbleiterbauelements 10 verbunden. Die Externverdrahtung 6 ist elektrisch mit der zweiten Verdrahtungseinheit 52 an der Eingriffseinheit 43 verbunden. Die Eingriffseinheit 43 und die Eingriffseinheit 44 fungieren als so genannte Klemmleiste, die die zweite Verdrahtungseinheit 52 und die Externverdrahtung 6 verbindet.
  • Wenn die zweite Verdrahtungseinheit 52 und die Externverdrahtung 6 verbunden sind, sind die Eingriffseinheit 43 und die Eingriffseinheit 44 im Eingriff, so dass die Befestigungseigenschaft zwischen der zweiten Verdrahtungseinheit 52 und der Externverdrahtung 6 verbessert wird. Dadurch sind die zweite Verdrahtungseinheit 52 und die Externverdrahtung 6 fest miteinander verbunden. Auf der Oberseite des Gehäuses 4 kann eine Eingriffseinheit 43 vorgesehen sein. In diesem Gehäuse stützt die Eingriffseinheit 43 die zweite Verdrahtungseinheit 52. Die Eingriffseinheit 43 kann auch einen Bereich des Halbleiterelements 3 abdecken.
  • Die vorteilhafte Wirkung der ersten Ausführungsform wird im Folgenden beschrieben.
  • Im Halbleiterbauelement 10 gemäß der zweiten Ausführungsform sind die Eingriffseinheit 43 und die Eingriffseinheit 44 in Eingriff, so dass eine Befestigungswirkung in der Eingriffseinheit 43 erzielt werden kann. Dementsprechend können die zweite Verdrahtungseinheit 52 und die Externverdrahtung 6 durch die Eingriffseinheit 44 in der Eingriffseinheit 43 fest am Gehäuse 4 befestigt werden. Dadurch wird die Langzeitsicherheit des Halbleiterbauelements 10 verbessert.
  • Das Gehäuse 4 kann die zweite Verdrahtungseinheit 52 abstützen, indem die Eingriffseinheit 43 auf der Oberseite des Gehäuses 4 angeordnet wird. Die Spannung, die von der Oberseite des Gehäuses 4 auf die zweite Verdrahtungseinheit 52 ausgeübt wird, wenn die zweite Verdrahtungseinheit 52 und die Externverdrahtung 6 befestigt sind, kann durch die Unterstützung der Eingriffseinheit 43 abgebaut werden. Dementsprechend kann eine Verformung der zweiten Verdrahtungseinheit 52 verhindert werden. Dadurch wird die Langzeitzuverlässigkeit des Halbleiterbauelements 10 verbessert.
  • Ausführungsform 3
  • Eine dritte Ausführungsform hat die gleiche Konfiguration, Funktionsweise und Wirkung wie die oben beschriebene erste Ausführungsform, sofern nicht anders angegeben. Folglich sind die gleichen Komponenten wie bei der ersten Ausführungsform mit den gleichen Bezugszeichen bezeichnet, und die Beschreibung derselben wird nicht wiederholt.
  • Unter Bezugnahme auf 12 wird im Folgenden eine erste Konfiguration des Halbleiterbauelements 10 gemäß der dritten Ausführungsform schematisch dargestellt. 12 ist eine Seitenansicht, die schematisch die erste Konfiguration des Halbleiterbauelements 10 gemäß der dritten Ausführungsform zeigt.
  • Die erste Gehäuseeinheit 41 gemäß der dritten Ausführungsform beinhaltet einen ersten Rücksprung 41c. Die zweite Gehäuseeinheit 42 gemäß der dritten Ausführungsform beinhaltet einen ersten Vorsprung 42c. Der erste Rücksprung 41c ist so ausgebildet, dass er am ersten Vorsprung 42c angebracht werden kann. Das Halbleiterbauelement 10 gemäß der dritten Ausführungsform unterscheidet sich von dem Halbleiterbauelement 10 gemäß der ersten Ausführungsform dadurch, dass die erste Gehäuseeinheit 41 einen ersten Rücksprung 41c beinhaltet und dass die zweite Gehäuseeinheit 42 einen ersten Vorsprung 42c beinhaltet.
  • Insbesondere haben der erste Rücksprung 41c und der erste Vorsprung 42c eine unebene Form oder eine Stufenform. Die Unebenheit oder Stufe des ersten Rücksprungs 41c und des ersten Vorsprungs 42c werden durch Bondmaterial so verbunden, dass sie in dem geteilten Bereich miteinander kombiniert werden. Die Formen, die Anzahl der Stufen, die Anordnung und die Tiefe des ersten Rücksprungs 41c und des ersten Vorsprungs 42c können in geeigneter Weise bestimmt werden, solange die Formen die Funktion und Wirkung der dritten Ausführungsform ergeben.
  • Eine Kriechstrecke und eine Klebefläche in dem Gehäuse, in dem die erste Gehäuseeinheit 41 und die zweite Gehäuseeinheit 42 durch den ersten Rücksprung 41c und den ersten Vorsprung 42c verbunden sind, sind größer als eine Kriechstrecke und eine Klebefläche in dem Gehäuse, in dem die erste Gehäuseeinheit 41 und die zweite Gehäuseeinheit 42 durch eine vertikale Ebene verbunden sind. Da sich die Kriechstrecke und die Klebefläche vergrößern, vergrößern sich auch die Applikationsstrecke und die Applikationsfläche, in der das isolierende Bondmaterial auf das Gehäuse 4 aufgebracht wird.
  • 13 zeigt schematisch eine zweite Konfiguration des Halbleiterbauelements 10 gemäß der dritten Ausführungsform. 13 ist eine Draufsicht, die die zweite Konfiguration des Halbleiterbauelements 10 gemäß der dritten Ausführungsform zeigt. In der zweiten Konfiguration der Ausführungsform sind der erste Rücksprung 41c und der erste Vorsprung 42c in einer Richtung von der Innenseite zur Außenseite des Gehäuses 4 ausgebildet.
  • 14 zeigt schematisch eine dritte Ausgestaltung des Halbleiterbauelements 10 gemäß der dritten Ausführungsform. 14 ist eine Draufsicht, die die dritte Konfiguration des Halbleiterbauelements 10 gemäß der dritten Ausführungsform zeigt. In der dritten Konfiguration der dritten Ausführungsform beinhalten die erste Gehäuseeinheit 41 und die zweite Gehäuseeinheit 42 einen zweiten Rücksprung 4a. Die erste Gehäuseeinheit 41 und die zweite Gehäuseeinheit 42 enthalten einen zweiten Vorsprung 4b. Der zweite Rücksprung 4a ist so gestaltet, dass er am zweiten Vorsprung 4b angebracht werden kann. Der zweite Rücksprung 4a und der zweite Vorsprung 4b sind in einer Richtung von der Grundplatte 1 zum Deckel 421 ausgebildet. Insbesondere beinhaltet die erste Gehäuseeinheit 41 eine erste Hauptgehäuseeinheit 41A und eine erste Untergehäuseeinheit 41B, und die zweite Gehäuseeinheit 42 beinhaltet eine zweite Hauptgehäuseeinheit 42A und eine zweite Untergehäuseeinheit 42B. Die erste Hauptgehäuseeinheit 41A und die zweite Hauptgehäuseeinheit 42A beinhalten einen zweiten Rücksprung 4a. Die untere erste Gehäuseeinheit 41B und die untere zweite Gehäuseeinheit 42B enthalten einen zweiten Vorsprung 4b.
  • Die vorteilhafte Wirkung der Ausführungsform wird im Folgenden beschrieben.
  • Bei dem Halbleiterbauelement 10 gemäß der dritten Ausführungsform ist der Verbindungsbereich, in dem die erste Gehäuseeinheit 41 und die zweite Gehäuseeinheit 42 miteinander verbunden sind, groß, so dass die Verbindungsfestigkeit zunimmt, um die erste Gehäuseeinheit 41 und die zweite Gehäuseeinheit 42 fester zu verbinden. Darüber hinaus wird durch die Bereitstellung von Unebenheiten in der Dickenrichtung des Gehäuses 4 durch den ersten Rücksprung 41c und den ersten Vorsprung 42c der Aufbringungsbereich vergrößert, in dem das isolierende Bondmaterial auf das Gehäuse 4 aufgebracht wird, so dass die Isolierung des Gehäuses 4 zunimmt.
  • In der dritten Ausführungsform des Halbleiterbauelements 10 sind die erste Gehäuseeinheit 41 und die zweite Gehäuseeinheit 42 zusätzlich zu dem ersten Rücksprung 41c und dem ersten Vorsprung 42c durch den zweiten Rücksprung 4a und den zweiten Vorsprung 4b miteinander verbunden. Dadurch werden die Verbundfestigkeit und Isolierung des Gehäuses 4 weiter erhöht.
  • Ausführungsform 4
  • Eine vierte Ausführungsform hat die gleiche Konfiguration, Funktionsweise und Wirkung wie die oben beschriebene erste Ausführungsform, sofern nicht anders angegeben. Folglich sind die gleichen Komponenten wie bei der ersten Ausführungsform mit den gleichen Bezugszeichen bezeichnet, und die Beschreibung derselben wird nicht wiederholt.
  • Unter Bezugnahme auf 15 wird im Folgenden eine Konfiguration des Halbleiterbauelements 10 gemäß der vierten Ausführungsform schematisch dargestellt. 15 ist eine Seitenansicht, die schematisch den Aufbau des Halbleiterbauelements 10 gemäß der vierten Ausführungsform zeigt.
  • Die erste Gehäuseeinheit 41 gemäß der vierten Ausführungsform beinhaltet eine erste geneigte Einheit 41i. Die zweite Gehäuseeinheit 42 gemäß der vierten Ausführungsform beinhaltet eine zweite geneigte Einheit 42i. Die erste geneigte Einheit 41i ist entlang der zweiten geneigten Einheit 42i geneigt. Das Halbleiterbauelement 10 gemäß der vierten Ausführungsform unterscheidet sich von dem Halbleiterbauelement 10 gemäß der ersten Ausführungsform dadurch, dass die erste Gehäuseeinheit 41 eine erste geneigte Einheit 41i beinhaltet und dass die zweite Gehäuseeinheit 42 eine zweite geneigte Einheit 42i beinhaltet.
  • Die erste geneigte Einheit 41i und die zweite geneigte Einheit 42i sind in Bezug auf die Richtung, in der sich die Grundplatte 1 und das Gehäuse 4 überlappen, geneigt. Die erste geneigte Einheit 41i und die zweite geneigte Einheit 42i sind so konfiguriert, dass die geneigten Oberflächen der ersten geneigten Einheit 41i und der zweiten geneigten Einheit 42i in Kontakt miteinander stehen. Mit dieser Konfiguration sind die erste geneigte Einheit 41i und die zweite geneigte Einheit 42i in den geteilten Bereich eingepasst.
  • Die Positionen, an denen die erste geneigte Einheit 41i und die zweite geneigte Einheit 42i vorgesehen sind, die Länge der Neigung, der Neigungswinkel, die Neigungsrichtung und dergleichen können entsprechend der Leistung des vorgesehenen Halbleiterbauelements 10 angemessen bestimmt werden. Um die Wirkung der vierten Ausführungsform zu erzielen, ist es wünschenswert, dass eine, die erste geneigte Einheit 41i und die zweite geneigte Einheit 42i der Oberseite der Grundplatte 1 zugewandt und so angeordnet ist, dass sie keinen toten Winkel bzw. blinden Fleck aufweist.
  • In dem Gehäuse, in dem es von der Oberseite der Grundplatte 1 aus keinen toten Winkel gibt, werden alle Bereiche entweder der ersten geneigten Einheit 41i oder der zweiten geneigten Einheit 42i, die der Oberseite zugewandt sind, auf die Grundplatte 1 projiziert, wenn der geteilte Bereich aus der vertikalen Richtung in Bezug auf die Grundplatte 1 auf die Grundplatte 1 projiziert wird. Darüber hinaus können beispielsweise auch dann, wenn die geneigte Fläche eine gekrümmte Fläche ist, alle Bereiche der gekrümmten Fläche projiziert werden, wenn der geteilte Bereich aus der vertikalen Richtung auf die Grundplatte 1 projiziert wird. Aus diesem Grund sind die erste geneigte Einheit 41i und die zweite geneigte Einheit 42i nicht auf eine geneigte Fläche beschränkt, die nur aus einer ebenen Fläche besteht, um die Funktion und Wirkung der vierten Ausführungsform zu erzielen. Zum Beispiel können die erste geneigte Einheit 41i und die zweite geneigte Einheit 42i gekrümmte Oberflächen aufweisen.
  • Die vorteilhafte Wirkung der Ausführungsform wird im Folgenden beschrieben.
  • Beim Verkleben der ersten Gehäuseeinheit 41 und der zweiten Gehäuseeinheit 42 wird das Klebematerial von der Oberseite der Grundplatte 1 auf den geteilten Bereich aufgebracht. Wie bei der dritten Ausführungsform kann, wenn die Unebenheit oder die Stufe zwischen der ersten Gehäuseeinheit 41 und der zweiten Gehäuseeinheit 42 besteht, ein blinder Fleck von der Oberseite der Grundplatte 1 in dem geteilten Bereich erzeugt werden. Wenn die Unebenheit oder die Stufe zwischen der ersten Gehäuseeinheit 41 und der zweiten Gehäuseeinheit 42 wie bei der dritten Ausführungsform vorhanden ist, kann die Unebenheit oder die Stufe außerdem einen unzureichenden Raum für die Aufbringung verursachen. Aus diesen Gründen kann das Bondmaterial nicht gleichmäßig zwischen der ersten Gehäuseeinheit 41 und der zweiten Gehäuseeinheit 42 aufgetragen werden, und es besteht die Möglichkeit, dass die Klebekraft und die Isolierung herabgesetzt werden.
  • In der vierten Ausführungsform sind die erste Schrägeinheit 41i und die zweite Schrägeinheit 42i gegenüber der Oberseite der Grundplatte 1 geneigt. Aus diesem Grund haben sowohl die erste Schrägeinheit 41i als auch die zweite Schrägeinheit 42i keinen toten Winkel zur Oberseite des Gehäuses 4. Dementsprechend kann das Bondmaterial gleichmäßig zwischen der ersten Gehäuseeinheit 41 und der zweiten Gehäuseeinheit 42 aufgebracht werden. Dadurch können die Haftfestigkeit und die Isolation des Gehäuses 4 erhöht werden, so dass die Langzeitsicherheit des Halbleiterbauelements 10 steigt.
  • In der vierten Ausführungsform kann die erste Gehäuseeinheit 41 zusätzlich einen ersten Rücksprung 41c und die zweite Gehäuseeinheit 42 zusätzlich einen ersten Vorsprung 42c aufweisen. In diesem Gehäuse können die Position, die Ausrichtung, die Anzahl und dergleichen, an denen die Neigung vorgesehen ist, entsprechend der beabsichtigten Leistung angemessen eingestellt werden. Insbesondere sind der erste Rücksprung 41c und der erste Vorsprung 42c so vorgesehen, dass von der Oberseite des Gehäuses 4 kein toter Winkel entsteht. Dadurch können die Langzeitzuverlässigkeit des Halbleiterbauelements 10 erhöht und die Haftfestigkeit und die Isolierung des Gehäuses 4 verbessert werden.
  • Ausführungsform 5
  • Die fünfte Ausführungsform hat die gleiche Konfiguration, Funktionsweise und Wirkung wie die oben beschriebene erste Ausführungsform, sofern nichts anderes angegeben ist. Folglich sind die gleichen Komponenten wie bei der ersten Ausführungsform mit den gleichen Bezugszeichen bezeichnet, und die Beschreibung derselben wird nicht wiederholt.
  • Unter Bezugnahme auf die 16 und 17 wird im Folgenden eine Konfiguration des Halbleiterbauelements 10 gemäß der fünften Ausführungsform schematisch dargestellt. 16 ist eine Schnittdarstellung, die schematisch eine erste Ausgestaltung des Halbleiterbauelements 10 gemäß der fünften Ausführungsform zeigt. 17 ist eine Schnittdarstellung, die schematisch eine zweite Konfiguration des Halbleiterbauelements 10 gemäß der fünften Ausführungsform zeigt.
  • Die erste Gehäuseeinheit 41 gemäß der Ausführungsform beinhaltet einen ersten Deckel 411 und einen ersten Hauptkörper 412. Der erste Deckel 411 weist einen ersten oberen Rücksprung auf. Der erste Hauptkörper 412 beinhaltet einen ersten oberen Vorsprung und einen ersten unteren Vorsprung. Die Grundplatte 1 enthält einen ersten unteren Rücksprung. Der erste oberer Rücksprung und der erste obere Vorsprung sind passend zueinander. Der erste untere Rücksprung und der erste untere Vorsprung sind passend zueinander.
  • Der Deckel 421 der zweiten Gehäuseeinheit 42 beinhaltet einen zweiten oberen Rücksprung. Der Hauptkörper 422 der zweiten Gehäuseeinheit 42 beinhaltet einen zweiten oberen Vorsprung und einen zweiten unteren Vorsprung. Die Grundplatte 1 enthält einen zweiten unteren Rücksprung. Der zweite obere Rücksprung und der zweite obere Vorsprung sind aneinander eingepasst. Der zweite untere Rücksprung und der zweite untere Vorsprung sind aneinander eingepasst.
  • Die vorteilhafte Wirkung der ersten Ausführungsform wird im Folgenden beschrieben.
  • Bei dem Halbleiterbauelement 10 gemäß der fünften Ausführungsform sind der Abstand und die Fläche, in der das Gehäuse 4 und die Grundplatte 1 verklebt sind, groß, so dass die Klebekraft zunimmt, um das Gehäuse 4 und die Grundplatte 1 fester zu verkleben. Darüber hinaus werden die Kriechstrecke und die Klebefläche vergrößert, indem der Abstand und die Fläche, in der Gehäuse 4 und Grundplatte 1 verklebt sind, vergrößert werden, so dass die Isolierung zunimmt.
  • Ausführungsform 6
  • In einer sechsten Ausführungsform wird das Halbleiterbauelement nach einer der oben beschriebenen ersten bis fünften Ausführungsformen in einem Stromwandlergerät verwendet. Obwohl die vorliegende Erfindung nicht auf ein bestimmtes Stromwandlergerät beschränkt ist, wird das Gehäuse, in dem die vorliegende Erfindung auf einen dreiphasigen Wechselrichter angewendet wird, im Folgenden als sechste Ausführungsform beschrieben.
  • 18 ist ein Blockdiagramm, das die Konfiguration eines Stromwandlersystems zeigt, in welchem das Stromwandlergerät gemäß der sechsten Ausführungsform verwendet wird.
  • Das Stromwandlersystem in 18 beinhaltet eine Stromversorgung 100, ein Stromwandlergerät 200 und eine Last 300. Die Stromversorgung 100 ist eine Gleichstrom-Stromversorgung und versorgt das Stromwandlergerät 200 mit Gleichstrom. Die Stromversorgung 100 kann durch verschiedene Komponenten dargestellt werden. Beispielsweise kann die Stromversorgung 100 aus einem Gleichstromsystem, einer Solarzelle und einem Akkumulator aufgebaut sein oder aus einer Gleichrichterschaltung, die mit einem Wechselstromsystem oder einem AC/DC-Wandler verbunden ist. Die Stromversorgung 100 kann mit einem Gleichspannungswandler ausgebildet sein, der die vom Gleichstromsystem abgegebene Gleichstromleistung in eine vorgegebene Leistung umwandelt.
  • Das Stromwandlergerät 200 ist ein dreiphasiger Wechselrichter, der zwischen die Stromversorgung 100 und die Last 300 geschaltet ist, die von der Stromversorgung 100 gelieferte Gleichstromleistung in Wechselstromleistung umwandelt und die Wechselstromleistung an die Last 300 liefert. Wie in 18 dargestellt, beinhaltet das Stromwandlergerät 200 eine Hauptwandlerschaltung 201, die den Gleichstrom in den Wechselstrom umwandelt, um den Wechselstrom auszugeben, und eine Steuerschaltung 203, die ein Steuersignal zur Steuerung der Hauptwandlerschaltung 201 an die Hauptwandlerschaltung 201 ausgibt.
  • Die Last 300 ist ein Drehstrommotor, der durch die vom Stromwandlergerät 200 gelieferte Wechselstromleistung angetrieben wird. Die Last 300 ist nicht auf eine bestimmte Anwendung beschränkt, sondern ist ein Motor, der an verschiedenen Elektrogeräten angebracht ist. Zum Beispiel wird die Last 300 in einem Hybridauto, Elektroauto, Schienenfahrzeug, Aufzug oder als Motor für eine Klimaanlage verwendet.
  • Das Stromwandlergerät 200 wird im Folgenden detailliert beschrieben. Die Hauptwandlerschaltung 201 enthält ein Schaltelement und eine Rückflussdiode (nicht dargestellt), wandelt die von der Stromversorgung 100 gelieferte Gleichspannung durch Schalten des Schaltelements in Wechselspannung um und liefert die Wechselspannung an die Last 300. Obwohl es verschiedene spezifische Schaltungskonfigurationen der Hauptwandlerschaltung 201 gibt, handelt es sich bei der Hauptwandlerschaltung 201 gemäß der sechsten Ausführungsform um eine zweistufige dreiphasige Vollbrückenschaltung, die durch sechs Schaltelemente und sechs antiparallel zu den jeweiligen Schaltelementen geschaltete Rückflussdioden konfiguriert sein kann. Jedes Schaltelement und jede Rückflussdiode der Hauptwandlerschaltung 201 wird durch das Halbleitermodul 202 gebildet, das einer der oben beschriebenen ersten bis fünften Ausführungsformen entspricht. Sechs Schaltelemente sind zu je zwei Schaltelementen in Reihe geschaltet, um obere und untere Zweige zu bilden, und jeder der oberen und unteren Zweige bildet jede Phase (U-Phase, V-Phase, W-Phase) der Vollbrückenschaltung. Eine Ausgangsklemme jedes der oberen und unteren Zweige, d.h. drei Ausgangsklemmen der Hauptwandlerschaltung 201 sind mit der Last 300 verbunden.
  • Darüber hinaus beinhaltet die Hauptwandlerschaltung 201 eine Ansteuerungsschaltung (nicht abgebildet), die jedes Schaltelement ansteuert, wobei die Ansteuerungsschaltung in das Halbleitermodul 202 eingebaut sein kann oder eine vom Halbleitermodul 202 getrennte Ansteuerungsschaltung beinhalten kann. Die Ansteuerschaltung erzeugt ein Ansteuersignal, das das Schaltelement der Hauptwandlerschaltung 201 ansteuert, und liefert das Ansteuersignal an die Steuerelektrode des Schaltelements der Hauptwandlerschaltung 201. Insbesondere wird das Ansteuersignal zum Einschalten des Schaltelements und das Ansteuersignal zum Ausschalten des Schaltelements an die Steuerelektrode jedes Schaltelements in Übereinstimmung mit dem Steuersignal von der Steuerschaltung 203 (später beschrieben) ausgegeben. Das Ansteuersignal ist ein Spannungssignal (Ein-Signal), das größer oder gleich einer Schwellenspannung des Schaltelements ist, wenn das Schaltelement in einem Ein-Zustand gehalten wird, und das Ansteuersignal ist ein Spannungssignal (Aus-Signal), das kleiner oder gleich der Schwellenspannung des Schaltelements ist, wenn das Schaltelement in einem Aus-Zustand gehalten wird.
  • Die Steuerschaltung 203 steuert die Schaltelemente der Hauptwandlerschaltung 201 so, dass die gewünschte Leistung an die Last 300 geliefert wird. Insbesondere wird die Zeit (Einschaltzeit), während der jedes Schaltelement der Hauptwandlerschaltung 201 eingeschaltet werden soll, auf der Grundlage der an die Last 300 zu liefernden Leistung berechnet. Beispielsweise kann die Hauptwandlerschaltung 201 durch eine PWM-Steuerung gesteuert werden, die die Einschaltzeit des Schaltelements entsprechend der auszugebenden Spannung moduliert. Ein Steuerbefehl (Steuersignal) wird an die in der Hauptwandlerschaltung 201 enthaltene Ansteuerschaltung ausgegeben, so dass das Ein-Signal zu jedem Zeitpunkt an das einzuschaltende Schaltelement ausgegeben wird und das Aus-Signal zu jedem Zeitpunkt an das auszuschaltende Schaltelement ausgegeben wird. Die Ansteuerschaltung gibt das Ein-Signal oder das Aus-Signal als Ansteuersignal an die Steuerelektrode jedes Schaltelements entsprechend dem Steuersignal aus.
  • In dem Stromwandlergerät gemäß der sechsten Ausführungsform werden das Halbleitermodul gemäß einer der ersten bis fünften Ausführungsformen als Schaltelement und Rückflussdiode der Hauptwandlerschaltung 201 verwendet, so dass die Zuverlässigkeit des Stromwandlergeräts realisiert werden kann.
  • Obwohl das Beispiel, in dem die vorliegende Erfindung auf einen zweistufigen dreiphasigen Wechselrichter angewendet wird, in der sechsten Ausführungsform beschrieben ist, ist die vorliegende Erfindung nicht auf die sechste Ausführungsform beschränkt, sondern kann auf verschiedene Stromwandlergeräte angewendet werden. In der sechsten Ausführungsform wird das zweistufige Stromwandlergerät verwendet. Es kann jedoch auch ein dreistufiges oder mehrstufiges Stromwandlergerät verwendet werden, oder die vorliegende Erfindung kann auf einen einphasigen Wechselrichter angewendet werden, wenn der Strom an eine einphasige Last geliefert wird. Darüber hinaus kann die vorliegende Erfindung auch auf einen DC/DC-Wandler oder einen AC/DC-Wandler angewandt werden, wenn der Strom an eine DC-Last oder dergleichen geliefert wird.
  • Darüber hinaus ist das Stromwandlergerät, auf das die vorliegende Erfindung angewendet wird, nicht auf den Fall beschränkt, bei dem die oben beschriebene Last ein Elektromotor ist, sondern kann beispielsweise auch als Stromversorgungsgerät für eine Elektroerosionsmaschine, eine Laserstrahlmaschine, einen Induktionsheizherd oder ein berührungsloses Stromversorgungssystem verwendet werden, und kann auch als Stromaufbereiter für ein Solarstromerzeugungssystem und ein Stromspeichersystem verwendet werden.
  • Es sollte berücksichtigt werden, dass die beschriebenen Ausführungsformen in jeder Hinsicht beispielhaft und nicht einschränkend sind. Der Umfang der vorliegenden Erfindung wird nicht durch die obige Beschreibung begrenzt und es ist beabsichtigt, dass alle Modifikationen und ihre Äquivalente in der vorliegenden Erfindung enthalten sind.
  • Bezugszeichenliste
    • 1
    Grundplatte
    2
    Substrat
    3
    Halbleiterelement
    4
    Gehäuse
    5
    Verdrahtungsanschluss
    10
    Halbleiterbauelement
    41
    erste Gehäuseeinheit
    42
    zweite Gehäuseeinheit
    51
    erste Verdrahtungseinheit
    52
    zweite Verdrahtungseinheit
    100
    Stromversorgung
    200
    Stromwandlergerät
    201
    Hauptwandlerschaltung
    202
    Halbleitermodul
    203
    Steuerschaltung
    300
    Last
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 758282 [0002, 0003]

Claims (7)

  1. Halbleiterbauelement, das Folgendes aufweist: eine Grundplatte; ein Substrat, das auf der Grundplatte angeordnet ist; ein Halbleiterelement, das elektrisch mit dem Substrat verbunden ist, ein Gehäuse, das auf der Grundplatte so angeordnet ist, dass es das Substrat und das Halbleiterelement abdeckt; und einen Verdrahtungsanschluss, der elektrisch mit dem Halbleiterelement verbunden ist, wobei das Gehäuse eine erste Gehäuseeinheit und eine zweite Gehäuseeinheit aufweist, die von der ersten Gehäuseeinheit getrennt ist, der Verdrahtungsanschluss eine erste Verdrahtungseinheit beinhaltet, die so angeordnet ist, dass sie von einer Innenseite des Gehäuses zu einer Außenseite vorsteht und mit mindestens einem, dem Halbleiterelement und/oder dem Substrat verbunden ist, und eine zweite Verdrahtungseinheit, die in Bezug auf die erste Verdrahtungseinheit gebogen und außerhalb des Gehäuses angeordnet ist, wobei die erste Gehäuseeinheit und die zweite Gehäuseeinheit so angeordnet sind, dass sie die erste Verdrahtungseinheit umschließen.
  2. Halbleiterbauelement nach Anspruch 1, das ferner eine erste Eingriffseinheit beinhaltet, wobei das Gehäuse weiterhin eine zweite Eingriffseinheit aufweist, und die zweite Verdrahtungseinheit durch die erste Eingriffseinheit an der zweiten Eingriffseinheit befestigt ist.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei die erste Gehäuseeinheit einen ersten Rücksprung aufweist, die zweite Gehäuseeinheit einen ersten Vorsprung aufweist, und der erste Rücksprung in den ersten Vorsprung eingepasst ist.
  4. Halbleiterbauelement nach Anspruch 3, wobei die erste Gehäuseeinheit und die zweite Gehäuseeinheit einen zweiten Rücksprung aufweisen, die erste Gehäuseeinheit und die zweite Gehäuseeinheit einen zweiten Vorsprung aufweisen, und der zweite Rücksprung in den zweiten Vorsprung eingepasst ist.
  5. Halbleiterbauelement nach Anspruch 1 oder 2, wobei die erste Gehäuseeinheit eine erste schräge Einheit aufweist, die zweite Gehäuseeinheit eine zweite schräge Einheit aufweist, und die erste schräge Einheit entlang der zweiten schrägen Einheit geneigt ist.
  6. Stromwandlergerät, das Folgendes aufweist: eine Hauptwandlerschaltung, die ein Halbleiterbauelement nach einem der Ansprüche 1 bis 5 enthält und zur Umwandlung und Abgabe von Eingangsleistung dient; und eine Steuerschaltung zur Ausgabe eines Steuersignals zur Steuerung der Hauptwandlerschaltung an die Hauptwandlerschaltung.
  7. Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren folgende Schritte aufweist: elektrisches Verbinden einer ersten Verdrahtungseinheit eines Verdrahtungsanschlusses, der die erste Verdrahtungseinheit und eine zweite Verdrahtungseinheit enthält, die in Bezug auf die erste Verdrahtungseinheit gebogen ist, mit einem Halbleiterelement, das elektrisch mit einem auf einer Grundplatte angeordneten Substrat verbunden ist; und Anordnen eines Gehäuses mit einer ersten Gehäuseeinheit und einer zweiten Gehäuseeinheit, die von der ersten Gehäuseeinheit getrennt ist, um das auf der Grundplatte angeordnete Substrat und das Halbleiterelement abzudecken, wobei beim Anordnen die erste Verdrahtungseinheit sandwichartig zwischen der ersten Gehäuseeinheit und der zweiten Gehäuseeinheit so angeordnet ist, dass die erste Verdrahtungseinheit des Verdrahtungsanschlusses von einer Innenseite zur Außenseite des Gehäuses vorsteht und die zweite Verdrahtungseinheit außerhalb des Gehäuses angeordnet ist.
DE112019007531.4T 2019-07-04 2019-07-04 Halbleiterelement, Stromwandlergerät und Verfahren zur Herstellung von Halbleiterbauelementen Pending DE112019007531T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/026683 WO2021002006A1 (ja) 2019-07-04 2019-07-04 半導体装置、電力変換装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112019007531T5 true DE112019007531T5 (de) 2022-03-17

Family

ID=74101184

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019007531.4T Pending DE112019007531T5 (de) 2019-07-04 2019-07-04 Halbleiterelement, Stromwandlergerät und Verfahren zur Herstellung von Halbleiterbauelementen

Country Status (5)

Country Link
US (1) US11830795B2 (de)
JP (1) JP7101890B2 (de)
CN (1) CN114041207A (de)
DE (1) DE112019007531T5 (de)
WO (1) WO2021002006A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758282A (ja) 1993-08-11 1995-03-03 Hitachi Ltd パワー半導体モジュール及び車両用インバータ装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4890208B2 (ja) 2006-11-24 2012-03-07 三菱電機株式会社 半導体装置
JP4858336B2 (ja) * 2007-07-10 2012-01-18 三菱電機株式会社 電力用半導体装置
JP2010251614A (ja) 2009-04-17 2010-11-04 Toyota Motor Corp 半導体モジュールおよびその製造方法
WO2010150471A1 (en) * 2009-06-25 2010-12-29 Fuji Electric Systems Co., Ltd. Semiconductor device
US11011442B2 (en) 2015-03-27 2021-05-18 Mitsubishi Electric Corporation Power module
JP2017103279A (ja) 2015-11-30 2017-06-08 株式会社東芝 半導体装置
JP6417345B2 (ja) 2016-02-19 2018-11-07 矢崎総業株式会社 電気接続箱およびワイヤハーネス
JP2018081980A (ja) * 2016-11-15 2018-05-24 株式会社東芝 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758282A (ja) 1993-08-11 1995-03-03 Hitachi Ltd パワー半導体モジュール及び車両用インバータ装置

Also Published As

Publication number Publication date
CN114041207A (zh) 2022-02-11
JP7101890B2 (ja) 2022-07-15
WO2021002006A1 (ja) 2021-01-07
US11830795B2 (en) 2023-11-28
US20220230945A1 (en) 2022-07-21
JPWO2021002006A1 (de) 2021-01-07

Similar Documents

Publication Publication Date Title
DE112018002403B4 (de) Leistungsmodul, elektroenergie-umwandlungseinrichtung, sowie verfahren zum herstellen eines leistungsmoduls
DE112018005978T5 (de) Halbleitervorrichtung
DE102016206542B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016206233A1 (de) Leistungsmodul mit einem Ga-Halbleiterschalter sowie Verfahren zu dessen Herstellung, Wechselrichter und Fahrzeugantriebsystem
DE102019210172A1 (de) Halbleitervorrichtung, Leistungswandler, Verfahren zum Herstellen einer Halbleitervorrichtung und Verfahren zum Herstellen eines Leistungswandlers
DE112020007745T5 (de) Halbleitergehäuse, halbleitervorrichtung und leistungswandlervorrichtung
DE102020126810A1 (de) Halbleitermodul und Leistungsumwandlungseinrichtung
DE112020006116T5 (de) Körper einer elektrischen schaltung, leistungsumsetzungsvorrichtung und herstellungsverfahren für körper einer elektrischen schaltung
DE102018211826A1 (de) Halbleitermodul, Verfahren zu dessen Herstellung und Leistungswandlervorrichtung
DE112019007349T5 (de) Halbleiteranordnung, leistungswandler und verfahren zur herstellung einer halbleiteranordnung
DE112021005358T5 (de) Elektrischer Schaltungskörper, Leistungsumsetzer und Herstellungsverfahren für einen elektrischen Schaltungskörper
DE102017221961B4 (de) Halbleiterleistungsmodul und leistungsumrichtervorrichtung
DE112018007278T5 (de) Halbleiter-leistungsmodul und leistungswandler
DE112018008233T5 (de) Halbleiteranordnung, verfahren zur herstellung einer halbleiteranordnung und leistungswandler
DE112017007960B4 (de) Halbleitermodul und Leistungsumwandlungsvorrichtung
DE112018004816T5 (de) Leistungsmodul, verfahren zur herstellung desselben und leistungswandler
DE102019212727B4 (de) Halbleitervorrichtung und elektrische Leistungsumwandlungseinrichtung
DE102019218322B4 (de) Halbleitervorrichtung und Leistungswandler
DE102016224068B4 (de) Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
DE112019007175B4 (de) Leistungshalbleitermodul und leistungswandlergerät
DE112019008007T5 (de) Leistungsmodul und leistungswandlereinheit
DE112019007415T5 (de) Halbleitermodul und stromwandler
DE112019007531T5 (de) Halbleiterelement, Stromwandlergerät und Verfahren zur Herstellung von Halbleiterbauelementen
DE112019002851T5 (de) Halbleiterbauelement und leistungswandlervorrichtung
DE102018217493A1 (de) Halbleitervorrichtung und Leistungsumwandlungsvorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence