DE112016000517T5 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- DE112016000517T5 DE112016000517T5 DE112016000517.2T DE112016000517T DE112016000517T5 DE 112016000517 T5 DE112016000517 T5 DE 112016000517T5 DE 112016000517 T DE112016000517 T DE 112016000517T DE 112016000517 T5 DE112016000517 T5 DE 112016000517T5
- Authority
- DE
- Germany
- Prior art keywords
- circuit board
- semiconductor device
- insulating substrate
- board platform
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/858—Bonding techniques
- H01L2224/85801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Eine Halbleitervorrichtung (1) weist hauptsächlich ein Halbleiterelement-Substrat (3), ein Halbleiterelement (13), ein Gehäuseelement (15) und ein Vergussharz (29) auf. In dem Halbleiterelement-Substrat (3) ist eine erste leitende Leiterplatte (9) auf einer Oberfläche der Grundplatte (5) mit einem dazwischen eingefügten isolierenden Substrat (7) angeordnet. Das Gehäuseelement (15) ist ausgestattet mit einer Leiterplatten-Plattform (17), die von einer Innenwand zu einer Seite, auf der das Halbleiterelement (13) angeordnet ist, vorsteht, und mit einem Elektrodenanschluss (19). Eine zweite leitende Leiterplatte (21) ist direkt an der Leiterplatten-Plattform (17) angebracht. Der Elektrodenanschluss (19) und die zweite Leiterplatte (21) sind durch eine Verdrahtung (25) elektrisch verbunden und die zweite Leiterplatte (21) und das Halbleiterelement (13) sind durch eine Verdrahtung (27) elektrisch verbunden.A semiconductor device (1) mainly comprises a semiconductor element substrate (3), a semiconductor element (13), a case member (15), and a potting resin (29). In the semiconductor element substrate (3), a first conductive circuit board (9) is disposed on a surface of the base plate (5) with an insulating substrate (7) interposed therebetween. The housing member (15) is provided with a circuit board platform (17) protruding from an inner wall to a side on which the semiconductor element (13) is disposed, and an electrode terminal (19). A second conductive circuit board (21) is attached directly to the circuit board platform (17). The electrode terminal (19) and the second circuit board (21) are electrically connected by a wiring (25), and the second circuit board (21) and the semiconductor element (13) are electrically connected by a wiring (27).
Description
TECHNISCHES GEBIETTECHNICAL AREA
Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und insbesondere auf eine Halbleitervorrichtung, in der ein Leistungshalbleiter-Element mit einem Vergussharz versiegelt oder eingekapselt ist.The present invention relates to a semiconductor device, and more particularly, to a semiconductor device in which a power semiconductor element is sealed or encapsulated with a potting resin.
HINTERGRUNDBACKGROUND
Mit einer Leistungsverbesserung von industrieller Ausrüstung, Schienenfahrzeugen, Automobilen oder dergleichen wird die Betriebszustands-Temperatur (Betriebstemperatur) einer daran angebrachten Halbleitervorrichtung tendenziell erhöht. In den vergangenen Jahren hat man eine Verminderung der Größe, eine Erhöhung der Durchbruchspannung und eine Erhöhung der Stromdichte von Halbleiterelementen erreicht, und die Entwicklung für den entsprechenden Hochtemperatur-Betrieb der Halbleiterelemente hat sich beschleunigt.With performance improvement of industrial equipment, rail vehicles, automobiles or the like, the operating condition temperature (operating temperature) of a semiconductor device mounted thereon tends to be increased. In recent years, reduction in size, increase in breakdown voltage, and increase in current density of semiconductor elements have been achieved, and development for the corresponding high-temperature operation of the semiconductor elements has been accelerated.
Insbesondere Halbleiter mit großer Bandlücke, wie Siliciumcarbid (SiC) oder Galliumnitrid (GaN), haben eine größere Bandlücke als Silicium-(Si)Halbleiter, und sie haben daher in den vergangenen Jahren als für die Entwicklung von Halbleiterelementen geeigneten Materialien Aufmerksamkeit auf sich gezogen.In particular, large bandgap semiconductors such as silicon carbide (SiC) or gallium nitride (GaN) have a larger band gap than silicon (Si) semiconductors, and have therefore attracted attention in recent years as materials suitable for the development of semiconductor elements.
Um ein Halbleiterelement zu konstruieren, das bei hohen Temperaturen als Halbleitervorrichtung arbeiten kann, ist es notwendig, eine Delamination zwischen einem Vergussharz und einem weiteren Element, Risse in einem isolierenden Substrat und dergleichen zu unterbinden und Isoliereigenschaften dauerhaft sicherzustellen, selbst dann, wenn das Halbleiterelement bei hohen Temperaturen von 150°C oder höher arbeitet. Dazu hat man im Stand der Technik ein Verfahren zum Unterbinden solcher Delaminationen, Risse und dergleichen vorgeschlagen.In order to construct a semiconductor element which can operate as a semiconductor device at high temperatures, it is necessary to prevent delamination between a potting resin and another member, cracks in an insulating substrate and the like, and to insure insulating properties permanently, even if the semiconductor element contributes high temperatures of 150 ° C or higher. For this purpose, a method for preventing such delaminations, cracks and the like has been proposed in the prior art.
Das PTD 1 schlägt beispielsweise ein Verfahren vor, in dem die Umgebung eines Chips mit einem stark hitzeresistenten Vergussharz, das einen geringen linearen Ausdehnungskoeffizienten aufweist, versiegelt wird und eine Oberfläche der Halbleitervorrichtung mit einem Versiegelungsmaterial bedeckt wird, das eine exzellente Oxidations- und Verschleißresistenz aufweist, so dass die Verlässlichkeit eines Moduls und die Umgebung des Chips verbessert werden.For example, the
Das PTD 2 schlägt ein Verfahren vor, bei dem zusätzlich zu einem ersten isolierenden Substrat mit einem daran angebrachten Halbleiterelement ein zweites isolierendes Substrat mit einem daran festgelöteten Widerstandselement an einem Bereich eines Gehäuseelements, das eine Halbleitervorrichtung bildet, angebracht wird. Dadurch wird das Auftreten von Rissen und dergleichen in dem Lötzinn unterbunden, was durch Hitze verursacht wird, die durch das Halbleiterelement generiert wird. Zusätzlich zu diesen Dokumenten sei hier noch das PTD 3 genannt.The PTD 2 proposes a method in which, in addition to a first insulating substrate having a semiconductor element attached thereto, a second insulating substrate having a resistance element soldered thereto is attached to a portion of a case member forming a semiconductor device. Thereby, the occurrence of cracks and the like in the solder is inhibited, which is caused by heat generated by the semiconductor element. In addition to these documents, the PTD 3 is mentioned here.
PATENTLITERATURPatent Literature
-
PTD 1:
JP 2014-146 774 A JP 2014-146 774 A -
PTD 2:
JP 2007-329 387 A JP 2007-329 387 A -
PTD 3:
JP 11-074 433 A JP 11-074 433 A
ZUSAMMENFASSUNG DER ERFINDUNGSUMMARY OF THE INVENTION
TECHNISCHES PROBLEMTECHNICAL PROBLEM
Wie oben beschrieben, gibt es bei einer Halbleitervorrichtung, bei der das Leistungshalbleiter-Element mit einem Vergussharz abgedichtet ist, das Erfordernis, die Isoliereigenschaften selbst bei hohen Betriebstempertaturen dauerhaft sicherzustellen.As described above, in a semiconductor device in which the power semiconductor element is sealed with a potting resin, there is a need to ensure the insulating properties permanently even at high operation temperature taps.
Die vorliegende Erfindung wurde als Teil einer solchen Entwicklung konzipiert, und die Aufgabe der vorliegenden Erfindung ist es, eine Halbleitervorrichtung anzugeben, bei der die Isoliereigenschaften selbst bei relativ hohen Temperaturen dauerhaft sichergestellt werden können.The present invention has been conceived as part of such a development, and the object of the present invention is to provide a semiconductor device in which the insulating properties can be secured permanently even at relatively high temperatures.
LÖSUNG DES PROBLEMSTHE SOLUTION OF THE PROBLEM
Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung weist Folgendes auf: ein Halbleiterelement-Substrat; ein Halbleiterelement; ein Gehäuseelement; eine Leiterplatten-Plattform; eine zweite leitende Leiterplatte; einen Elektrodenanschluss; eine Verdrahtung; und ein Versiegelungsmittel oder Versiegelungsmaterial. Das Halbleiterelement-Substrat weist ein Grundelement, ein auf einer Oberfläche des Grundelementes angeordnetes isolierendes Substrat und eine auf einer Oberfläche des isolierenden Substrats angeordnete erste leitende Leiterplatte auf.A semiconductor device according to the present invention comprises: a semiconductor element substrate; a semiconductor element; a housing member; a circuit board platform; a second conductive circuit board; an electrode terminal; a wiring; and a sealant or sealant material. The semiconductor element substrate has a base member, an insulating substrate disposed on a surface of the base member, and a first conductive circuit board disposed on a surface of the insulating substrate.
Das Halbleiterelement ist auf der ersten Leiterplatte des Halbleiterelement-Substrats angebracht. Das Gehäuseelement ist an dem Halbleiterelement-Substrat derart angebracht, dass es das Halbleiterelement umgibt. Die Leiterplatten-Plattform ist an dem Gehäuseelement angebracht und in einer Höhenposition angeordnet, die sich von der des isolierenden Substrates unterscheidet, und sie ist derart angeordnet, dass sie zu einer Innenseite, auf der sich das Halbleiterelement befindet, vorsteht. Die zweite leitende Leiterplatte ist direkt auf einer Oberfläche der Leiterplatten-Plattform angeordnet.The semiconductor element is mounted on the first circuit board of the semiconductor element substrate. The case member is attached to the semiconductor element substrate so as to surround the semiconductor element. The circuit board platform is attached to the case member and disposed at a height position different from that of the insulating substrate, and is disposed so as to protrude to an inside surface on which the semiconductor element is located. The second conductive circuit board is disposed directly on a surface of the circuit board platform.
Der Elektrodenanschluss ist an dem Gehäuseelement angebracht. Die Verdrahtung ist dazu ausgelegt, das Halbleiterelement und den Elektrodenanschluss über die zweite Leiterplatte elektrisch zu verbinden. Das Versiegelungsmittel ist in einen von dem Gehäuseelement umgebenen Bereich eingefüllt und ist dazu ausgebildet, das Halbleiterelement und die Verdrahtung zu versiegeln oder einzukapseln. The electrode terminal is attached to the housing member. The wiring is configured to electrically connect the semiconductor element and the electrode terminal via the second circuit board. The sealant is filled in a region surrounded by the case member, and is configured to seal or encapsulate the semiconductor element and the wiring.
VORTEILHAFTE WIRKUNGEN DER ERFINDUNGADVANTAGEOUS EFFECTS OF THE INVENTION
Gemäß der Halbleitervorrichtung der vorliegenden Erfindung ist die zweite leitende Leiterplatte direkt auf der Leiterplatten-Plattform angeordnet, die in einer Höhenposition angeordnet ist, die sich von der des isolierenden Substrats unterscheidet. Daher erreicht die Delamination das isolierende Substrat mit der daran angeordneten ersten Leiterplatte nicht, und es treten keine Risse in dem isolierenden Substrat auf, selbst dann, wenn die Delamination an einer Grenzfläche zwischen dem Versiegelungsmittel und der zweiten Leiterplatte im Betriebszustand bei einer hohen Temperatur auftritt. Im Ergebnis kann die Isoliereigenschaft der Hableitervorrichtung dauerhaft sichergestellt werden.According to the semiconductor device of the present invention, the second conductive circuit board is disposed directly on the circuit board platform disposed in a height position different from that of the insulating substrate. Therefore, the delamination does not reach the insulating substrate with the first printed circuit board disposed thereon, and cracks do not occur in the insulating substrate even if the delamination occurs at an interface between the sealing agent and the second printed circuit board in the operating state at a high temperature. As a result, the insulation property of the conductor device can be ensured permanently.
KURZE BESCHREIBUNG DER ZEICHNUNGENBRIEF DESCRIPTION OF THE DRAWINGS
BESCHREIBUNG DER AUSFÜHRUNGSFORMENDESCRIPTION OF THE EMBODIMENTS
Ausführungsform 1
Im Folgenden wird eine Halbleitervorrichtung gemäß einer ersten Ausführungsform beschrieben. Diese Halbleitervorrichtung ist ein Halbleiter-Leistungsmodul. Das Halbleiter-Leistungsmodul wird häufig bei Geräten zur Leistungssteuerung verwendet, wie zum Beispiel bei elektrischen Haushaltsgeräten und Automobilen.Hereinafter, a semiconductor device according to a first embodiment will be described. This semiconductor device is a semiconductor power module. The semiconductor power module is often used in power control devices, such as home appliances and automobiles.
Wie in
Bei dem Halbleiterelement-Substrat
Das Halbleiterelement
Ein Gehäuseelement
Außerdem ist die Leiterplatten-Plattform
Der Elektrodenanschluss
Eine Breite L1, eine Länge L2 und eine Dicke T1, die ausreichend sind für das Anbringen der zweiten Leiterplatte
Die Länge L2 ist die Länge des Vorsprungs von der Innenwand des Gehäuseelements
Zusätzlich ist ein Abstand H1 in Höhenrichtung zwischen der Leiterplatten-Plattform
Obgleich üblicherweise verwendetes Kupfer (Kupferplatte) als ein Beispiel für das Material sowohl der ersten Leiterplatte
Die Oberflächen der ersten Leiterplatte
In einem Bereich von sowohl dem Elektronenanschluss
Alternativ kann ein Adhäsionsverstärker, wie etwa eine Grundierungs- oder Primerbehandlung auf die Oberfläche des Elektronenanschlusses
Das isolierende Substrat
Das Halbleiterelement-Substrat
Obwohl Aluminiumoxid (Al2O3), Siliciumdioxid (SiO2), Aluminiumitrid (AlN), Bornitrid (BN), Siliciumnitrid (Si3N4) oder dergleichen als Beispiel für das in dem isolierenden Substrat
Zusätzlich zu dem Keramikpulver kann zum Beispiel ein aus Harz hergestelltes Pulver, wie etwa ein Siliciumharz oder ein Acrylharz verwendet werden. Obgleich im Fall des Pulvers häufig ein Pulver verwendet wird, dessen Teichen eine Kugelform aufweisen, ist das Pulver nicht darauf beschränkt. Ein zerkleinertes Pulver, ein körniges Pulver, ein schuppenartiges Pulver, ein aggregiertes Pulver oder dergleichen können beispielsweise auch verwendet werden. Die Füllmenge des Pulver betreffend, kann außerdem eine solche Menge in das isolierende Substrat
Obwohl normalerweise ein Epoxidharz als das in dem isolierenden Substrat
Obwohl normalerweise ein Metall, wie Kupfer (Cu) oder Aluminium (Al) als Material für die Grundplatte
Obwohl für die Verdrahtungen
Dies ist allerdings lediglich eine vereinfachte Repräsentation, die bei der Beschreibung der Verdrahtungen
Um die Verdrahtung
Obwohl als Material für das Vergussharz
Bei der oben beschriebenen Halbleitervorrichtung
Wie in
Das Gehäuseelement
In der Halbleitervorrichtung
Ein als Übertragungsstelle dienender Bereich der zweiten Leiterplatte
Wenn der Kontaktbereich klein ist, dann ist die Klebestärke mit dem Vergussharz
Wenn sich die Ausdehnung und Kontraktion des Vergussharzes
Wie in den
Daher verursacht die an der Grenzfläche zwischen der zweiten Leiterplatte
Insbesondere bei dem Fall einer Halbleitervorrichtung, die einen Halbleiter mit großer Bandlücke aufweist und die bei einer Temperatur von 150°C oder höher arbeitet, ist die an einem Vergussharz generierte Spannung während des Betriebs relativ hoch und das Auftreten einer Delamination wahrscheinlich. Mit der Struktur, bei der die zweite Leiterplatte
In dem Fall einer (nicht gezeigten) Struktur, bei der ein weiteres isolierendes Substrat zwischen der zweiten Leiterplatte und der Leiterplatten-Plattform
Die zweite Leiterplatte
Wie oben beschrieben, kann das Versagen der Isolierung bei der Halbeitervorrichtung
Zweite AusführungsformSecond embodiment
Im Folgenden wird eine Halbleitervorrichtung beschrieben, bei der eine Leiterplatten-Plattform so angeordnet ist, dass sie einander gegenüberliegende Innenwände eines Gehäuseelements überbrückt bzw. verbindet.Hereinafter, a semiconductor device in which a circuit board platform is arranged so as to bridge opposite inner walls of a housing member will be described.
Wie in
Zusätzlich ist die Leiterplatten-Plattform
Eine Breite L3 und eine Dicke T2, die für das Anbringen der zweiten Leiterplatte
Die Dicke T2 ist vorgegeben mit zum Beispiel 1 mm bis 10 mm. Eine Dicke T2, die schmaler als 1 mm ist, führt zu nicht ausreichender mechanischer Belastbarkeit. Auf der anderen Seite ist eine Dicke T2, die 10 mm überschreitet, übermäßig und unpassend.The thickness T2 is predetermined with, for example, 1 mm to 10 mm. A thickness T2 which is narrower than 1 mm leads to insufficient mechanical strength. On the other hand, a thickness T2 exceeding 10 mm is excessive and inappropriate.
Zusätzlich ist ein Abstand H2 in Höhenrichtung zwischen der Leiterplatten-Plattform
In der oben beschriebenen Halbleitervorrichtung
Daher verursacht die an der Grenzfläche zwischen der zweiten Leiterplatte
Weil die Leiterplatten-Plattform
Weiterhin ist die Leiterplatten-Plattform
Dritte AusführungsformThird embodiment
Im Folgenden wird ein erstes Beispiel für eine Halbleitervorrichtung beschrieben, bei der eine Leiterplatten-Plattform mit einem schrägen Bereich ausgestattet ist.Hereinafter, a first example of a semiconductor device in which a circuit board platform is provided with an oblique portion will be described.
Wie in
Die zweite Leiterplatte
Im Folgenden wird speziell die Leiterplatten-Plattform
Die Länge L2 ist die Länge des Vorsprungs von der Innenwand des Gehäuseelements
Zusätzlich ist der Abstand H1 in Höhenrichtung zwischen einem inneren Ende der Leiterplatten-Plattform
Als nächstes wird der schräge Bereich
Nimmt man an, dass die Länge L2 der Leiterplatten-Plattform
Zusätzlich zu dem Effekt, dass keine Risse in dem isolierenden Substrat
Die Leiterplatten-Plattform
Als Resultat wird das Auftreten von Entladungen während des Betriebs der Halbleitervorrichtung, die sonst durch ein nicht ausreichendes Einfüllen des Vergussharzes und verbleibende Blasen in der Halbleitervorrichtung hervorgerufen werden, unterbunden. Folglich kann die Isoliereigenschaft der Halbleitervorrichtung
Vierte AusführungsformFourth embodiment
Im Folgenden wird ein zweites Beispiel für eine Halbleitervorrichtung beschrieben, bei der eine Leiterplatten-Plattform einen schrägen Bereich aufweist.Hereinafter, a second example of a semiconductor device in which a circuit board platform has an oblique portion will be described.
Wie in
Die zweite Leiterplatte
Als nächstes wird speziell die Leiterplatten-Plattform
Zusätzlich ist der Abstand H2 in Höhenrichtung zwischen der Leiterplatten-Plattform
Als Nächstes wird der schräge Bereich
Ähnlich dem Vorangegangenen kann es misslingen, das Vergussharz
Zusätzlich zu dem Effekt, dass keine Risse in dem isolierenden Substrat
Der schräge Bereich
Dadurch wird das Auftreten von Entladungen während des Betriebs der Halbleitervorrichtung, die sonst durch ein nicht ausreichendes Einfüllen des Vergussharzes und verbleibende Blasen verursacht sind, in der Halbleitervorrichtung unterbunden. Folglich kann die Isoliereigenschaft der Halbleitervorrichtung
Für jede der oben beschriebenen Ausführungsformen ist die Beschreibung beispielhaft für den Fall gegeben, dass die Leiterplatten-Plattform
Was die in den Ausführungsformen beschriebenen Halbleitevorrichtungen betrifft, sind je nach Bedarf diverse Kombinationen möglich. So können zum Beispiel die Leiterplatten-Plattform, die entlang der Innenwand des Gehäuseelements
Die hier offenbarten Ausführungsformen dienen lediglich der Veranschaulichung und sind in keiner Hinsicht einschränkend. Der Umfang der vorliegenden Erfindung ist definiert durch die Merkmale der Ansprüche, und nicht durch die obige Beschreibung, und soll alle Modifikationen innerhalb des Umfangs der Ansprüche und zu den Merkmalen der Ansprüche äquivalente Bedeutungen einschließen.The embodiments disclosed herein are for illustration only and are in no way limiting. The scope of the present invention is defined by the features of the claims, rather than the description above, and is intended to include all modifications within the scope of the claims and meanings equivalent to the features of the claims.
INDUSTRIELLE ANWENDBARKEITINDUSTRIAL APPLICABILITY
Die vorliegende Erfindung wird effektiv für Halbleitervorrichtungen verwendet, bei denen ein Leistungshalbleiter-Element mit einem Vergussharz abgedichtet oder eingekapselt ist.The present invention is effectively used for semiconductor devices in which a power semiconductor element is sealed or encapsulated with a potting resin.
BezugszeichenlisteLIST OF REFERENCE NUMBERS
- 11
- HalbleitervorrichtungSemiconductor device
- 33
- Halbleiterelement-SubstratSemiconductor element substrate
- 55
- Grundplattebaseplate
- 77
- isolierendes Substratinsulating substrate
- 99
- erste Leiterplattefirst circuit board
- 1111
- Bindemittelbinder
- 1313
- HalbleiterelementSemiconductor element
- 1515
- Gehäuseelementhousing element
- 1717
- Leiterplatten-PlattformPCB platform
- 1818
- schräger Bereichoblique area
- 1919
- Elektrodenanschlusselectrode connection
- 2121
- zweite Leiterplattesecond circuit board
- 2323
- Klebemitteladhesive
- 2525
- Verdrahtungwiring
- 2727
- Verdrahtungwiring
- 2929
- Vergussharzencapsulating resin
- 3131
- Lückegap
Claims (15)
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015017000 | 2015-01-30 | ||
JP2015-017000 | 2015-01-30 | ||
PCT/JP2016/050462 WO2016121456A1 (en) | 2015-01-30 | 2016-01-08 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
DE112016000517T5 true DE112016000517T5 (en) | 2017-10-19 |
Family
ID=56543076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112016000517.2T Pending DE112016000517T5 (en) | 2015-01-30 | 2016-01-08 | Semiconductor device |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6054009B1 (en) |
CN (1) | CN107210291B (en) |
DE (1) | DE112016000517T5 (en) |
WO (1) | WO2016121456A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3734653A4 (en) * | 2017-12-28 | 2021-11-10 | Kyocera Corporation | Wiring board, electronic device, and electronic module |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6625037B2 (en) * | 2016-11-17 | 2019-12-25 | 三菱電機株式会社 | Semiconductor device and method of manufacturing semiconductor device |
DE112018003419T5 (en) * | 2017-07-03 | 2020-08-20 | Mitsubishi Electric Corporation | SEMICONDUCTOR COMPONENT |
JP6816691B2 (en) * | 2017-09-29 | 2021-01-20 | 三菱電機株式会社 | Semiconductor device |
JP2020013920A (en) * | 2018-07-19 | 2020-01-23 | 三菱電機株式会社 | Semiconductor device and electric power conversion system |
JP7074046B2 (en) * | 2018-12-21 | 2022-05-24 | 株式会社デンソー | Semiconductor devices and their manufacturing methods |
JP7367352B2 (en) * | 2019-06-24 | 2023-10-24 | 富士電機株式会社 | Semiconductor module, vehicle, and method for manufacturing semiconductor module |
JP7170614B2 (en) * | 2019-09-18 | 2022-11-14 | 株式会社東芝 | semiconductor equipment |
JP7209615B2 (en) * | 2019-11-13 | 2023-01-20 | 三菱電機株式会社 | semiconductor equipment |
WO2024190399A1 (en) * | 2023-03-15 | 2024-09-19 | 住友電気工業株式会社 | Semiconductor device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6060772A (en) * | 1997-06-30 | 2000-05-09 | Kabushiki Kaisha Toshiba | Power semiconductor module with a plurality of semiconductor chips |
JP3410969B2 (en) * | 1997-06-30 | 2003-05-26 | 株式会社東芝 | Semiconductor device |
JP4114902B2 (en) * | 1999-07-12 | 2008-07-09 | 日本インター株式会社 | Composite semiconductor device |
JP4064741B2 (en) * | 2002-06-25 | 2008-03-19 | 株式会社日立製作所 | Semiconductor device |
JP2007329387A (en) * | 2006-06-09 | 2007-12-20 | Mitsubishi Electric Corp | Semiconductor device |
DE112012005746B4 (en) * | 2012-01-25 | 2021-02-18 | Mitsubishi Electric Corporation | Power semiconductor device |
JP2014203978A (en) * | 2013-04-05 | 2014-10-27 | 三菱電機株式会社 | Power module |
-
2016
- 2016-01-08 CN CN201680007637.0A patent/CN107210291B/en active Active
- 2016-01-08 WO PCT/JP2016/050462 patent/WO2016121456A1/en active Application Filing
- 2016-01-08 JP JP2016557166A patent/JP6054009B1/en active Active
- 2016-01-08 DE DE112016000517.2T patent/DE112016000517T5/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3734653A4 (en) * | 2017-12-28 | 2021-11-10 | Kyocera Corporation | Wiring board, electronic device, and electronic module |
Also Published As
Publication number | Publication date |
---|---|
WO2016121456A1 (en) | 2016-08-04 |
CN107210291A (en) | 2017-09-26 |
JPWO2016121456A1 (en) | 2017-04-27 |
CN107210291B (en) | 2019-07-16 |
JP6054009B1 (en) | 2016-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112016000517T5 (en) | Semiconductor device | |
DE102014213564B4 (en) | Semiconductor device and method for manufacturing the same | |
DE112013007047B4 (en) | semiconductor module | |
DE102014202651B4 (en) | Semiconductor devices and semiconductor module | |
DE102012224355B4 (en) | power module | |
DE112013007390B4 (en) | Semiconductor module, semiconductor device and vehicle | |
DE112017002961B4 (en) | POWER SEMICONDUCTOR | |
DE112012006656B4 (en) | Semiconductor device | |
DE102009055691B4 (en) | The power semiconductor module | |
DE112015002348T5 (en) | Semiconductor device for electrical energy | |
DE102011076886A1 (en) | Power semiconductor device | |
DE102014223863B4 (en) | power semiconductor devices | |
EP3794641B1 (en) | Heat extraction assembly for a semiconductor power module | |
DE202009000615U1 (en) | Molding compound power semiconductor element | |
DE112017004739T5 (en) | Semiconductor unit and power converter | |
DE102014111786A1 (en) | Cooling plate, component comprising a cooling plate, and method of manufacturing a cooling plate | |
DE112014005420B4 (en) | Semiconductor device | |
DE102018217231A1 (en) | Semiconductor device and method of manufacturing the same | |
DE112017007982B4 (en) | Power semiconductor device and manufacturing method of a power semiconductor device | |
DE102017209119B4 (en) | Semiconductor module and power converter | |
DE102020122125A1 (en) | Semiconductor module | |
DE102018201872B4 (en) | Power module | |
DE112008000743B4 (en) | Power module and inverter for vehicles | |
DE112018003419T5 (en) | SEMICONDUCTOR COMPONENT | |
DE102019201158A1 (en) | Semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R084 | Declaration of willingness to licence | ||
R016 | Response to examination communication |