DE112016000517T5 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
DE112016000517T5
DE112016000517T5 DE112016000517.2T DE112016000517T DE112016000517T5 DE 112016000517 T5 DE112016000517 T5 DE 112016000517T5 DE 112016000517 T DE112016000517 T DE 112016000517T DE 112016000517 T5 DE112016000517 T5 DE 112016000517T5
Authority
DE
Germany
Prior art keywords
circuit board
semiconductor device
insulating substrate
board platform
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112016000517.2T
Other languages
German (de)
Inventor
Yusuke KAJI
Kozo Harada
Xiaohong Yin
Kenji Mimura
Hiroyuki Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112016000517T5 publication Critical patent/DE112016000517T5/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45014Ribbon connectors, e.g. rectangular cross-section
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858Bonding techniques
    • H01L2224/85801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Eine Halbleitervorrichtung (1) weist hauptsächlich ein Halbleiterelement-Substrat (3), ein Halbleiterelement (13), ein Gehäuseelement (15) und ein Vergussharz (29) auf. In dem Halbleiterelement-Substrat (3) ist eine erste leitende Leiterplatte (9) auf einer Oberfläche der Grundplatte (5) mit einem dazwischen eingefügten isolierenden Substrat (7) angeordnet. Das Gehäuseelement (15) ist ausgestattet mit einer Leiterplatten-Plattform (17), die von einer Innenwand zu einer Seite, auf der das Halbleiterelement (13) angeordnet ist, vorsteht, und mit einem Elektrodenanschluss (19). Eine zweite leitende Leiterplatte (21) ist direkt an der Leiterplatten-Plattform (17) angebracht. Der Elektrodenanschluss (19) und die zweite Leiterplatte (21) sind durch eine Verdrahtung (25) elektrisch verbunden und die zweite Leiterplatte (21) und das Halbleiterelement (13) sind durch eine Verdrahtung (27) elektrisch verbunden.A semiconductor device (1) mainly comprises a semiconductor element substrate (3), a semiconductor element (13), a case member (15), and a potting resin (29). In the semiconductor element substrate (3), a first conductive circuit board (9) is disposed on a surface of the base plate (5) with an insulating substrate (7) interposed therebetween. The housing member (15) is provided with a circuit board platform (17) protruding from an inner wall to a side on which the semiconductor element (13) is disposed, and an electrode terminal (19). A second conductive circuit board (21) is attached directly to the circuit board platform (17). The electrode terminal (19) and the second circuit board (21) are electrically connected by a wiring (25), and the second circuit board (21) and the semiconductor element (13) are electrically connected by a wiring (27).

Description

TECHNISCHES GEBIETTECHNICAL AREA

Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und insbesondere auf eine Halbleitervorrichtung, in der ein Leistungshalbleiter-Element mit einem Vergussharz versiegelt oder eingekapselt ist.The present invention relates to a semiconductor device, and more particularly, to a semiconductor device in which a power semiconductor element is sealed or encapsulated with a potting resin.

HINTERGRUNDBACKGROUND

Mit einer Leistungsverbesserung von industrieller Ausrüstung, Schienenfahrzeugen, Automobilen oder dergleichen wird die Betriebszustands-Temperatur (Betriebstemperatur) einer daran angebrachten Halbleitervorrichtung tendenziell erhöht. In den vergangenen Jahren hat man eine Verminderung der Größe, eine Erhöhung der Durchbruchspannung und eine Erhöhung der Stromdichte von Halbleiterelementen erreicht, und die Entwicklung für den entsprechenden Hochtemperatur-Betrieb der Halbleiterelemente hat sich beschleunigt.With performance improvement of industrial equipment, rail vehicles, automobiles or the like, the operating condition temperature (operating temperature) of a semiconductor device mounted thereon tends to be increased. In recent years, reduction in size, increase in breakdown voltage, and increase in current density of semiconductor elements have been achieved, and development for the corresponding high-temperature operation of the semiconductor elements has been accelerated.

Insbesondere Halbleiter mit großer Bandlücke, wie Siliciumcarbid (SiC) oder Galliumnitrid (GaN), haben eine größere Bandlücke als Silicium-(Si)Halbleiter, und sie haben daher in den vergangenen Jahren als für die Entwicklung von Halbleiterelementen geeigneten Materialien Aufmerksamkeit auf sich gezogen.In particular, large bandgap semiconductors such as silicon carbide (SiC) or gallium nitride (GaN) have a larger band gap than silicon (Si) semiconductors, and have therefore attracted attention in recent years as materials suitable for the development of semiconductor elements.

Um ein Halbleiterelement zu konstruieren, das bei hohen Temperaturen als Halbleitervorrichtung arbeiten kann, ist es notwendig, eine Delamination zwischen einem Vergussharz und einem weiteren Element, Risse in einem isolierenden Substrat und dergleichen zu unterbinden und Isoliereigenschaften dauerhaft sicherzustellen, selbst dann, wenn das Halbleiterelement bei hohen Temperaturen von 150°C oder höher arbeitet. Dazu hat man im Stand der Technik ein Verfahren zum Unterbinden solcher Delaminationen, Risse und dergleichen vorgeschlagen.In order to construct a semiconductor element which can operate as a semiconductor device at high temperatures, it is necessary to prevent delamination between a potting resin and another member, cracks in an insulating substrate and the like, and to insure insulating properties permanently, even if the semiconductor element contributes high temperatures of 150 ° C or higher. For this purpose, a method for preventing such delaminations, cracks and the like has been proposed in the prior art.

Das PTD 1 schlägt beispielsweise ein Verfahren vor, in dem die Umgebung eines Chips mit einem stark hitzeresistenten Vergussharz, das einen geringen linearen Ausdehnungskoeffizienten aufweist, versiegelt wird und eine Oberfläche der Halbleitervorrichtung mit einem Versiegelungsmaterial bedeckt wird, das eine exzellente Oxidations- und Verschleißresistenz aufweist, so dass die Verlässlichkeit eines Moduls und die Umgebung des Chips verbessert werden.For example, the PTD 1 proposes a method in which the vicinity of a chip having a highly heat-resistant potting resin having a small linear expansion coefficient is sealed, and a surface of the semiconductor device is covered with a sealing material having excellent oxidation resistance and wear resistance. so that the reliability of a module and the environment of the chip are improved.

Das PTD 2 schlägt ein Verfahren vor, bei dem zusätzlich zu einem ersten isolierenden Substrat mit einem daran angebrachten Halbleiterelement ein zweites isolierendes Substrat mit einem daran festgelöteten Widerstandselement an einem Bereich eines Gehäuseelements, das eine Halbleitervorrichtung bildet, angebracht wird. Dadurch wird das Auftreten von Rissen und dergleichen in dem Lötzinn unterbunden, was durch Hitze verursacht wird, die durch das Halbleiterelement generiert wird. Zusätzlich zu diesen Dokumenten sei hier noch das PTD 3 genannt.The PTD 2 proposes a method in which, in addition to a first insulating substrate having a semiconductor element attached thereto, a second insulating substrate having a resistance element soldered thereto is attached to a portion of a case member forming a semiconductor device. Thereby, the occurrence of cracks and the like in the solder is inhibited, which is caused by heat generated by the semiconductor element. In addition to these documents, the PTD 3 is mentioned here.

PATENTLITERATURPatent Literature

  • PTD 1: JP 2014-146 774 A PTD 1: JP 2014-146 774 A
  • PTD 2: JP 2007-329 387 A PTD 2: JP 2007-329 387 A
  • PTD 3: JP 11-074 433 A PTD 3: JP 11-074 433 A

ZUSAMMENFASSUNG DER ERFINDUNGSUMMARY OF THE INVENTION

TECHNISCHES PROBLEMTECHNICAL PROBLEM

Wie oben beschrieben, gibt es bei einer Halbleitervorrichtung, bei der das Leistungshalbleiter-Element mit einem Vergussharz abgedichtet ist, das Erfordernis, die Isoliereigenschaften selbst bei hohen Betriebstempertaturen dauerhaft sicherzustellen.As described above, in a semiconductor device in which the power semiconductor element is sealed with a potting resin, there is a need to ensure the insulating properties permanently even at high operation temperature taps.

Die vorliegende Erfindung wurde als Teil einer solchen Entwicklung konzipiert, und die Aufgabe der vorliegenden Erfindung ist es, eine Halbleitervorrichtung anzugeben, bei der die Isoliereigenschaften selbst bei relativ hohen Temperaturen dauerhaft sichergestellt werden können.The present invention has been conceived as part of such a development, and the object of the present invention is to provide a semiconductor device in which the insulating properties can be secured permanently even at relatively high temperatures.

LÖSUNG DES PROBLEMSTHE SOLUTION OF THE PROBLEM

Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung weist Folgendes auf: ein Halbleiterelement-Substrat; ein Halbleiterelement; ein Gehäuseelement; eine Leiterplatten-Plattform; eine zweite leitende Leiterplatte; einen Elektrodenanschluss; eine Verdrahtung; und ein Versiegelungsmittel oder Versiegelungsmaterial. Das Halbleiterelement-Substrat weist ein Grundelement, ein auf einer Oberfläche des Grundelementes angeordnetes isolierendes Substrat und eine auf einer Oberfläche des isolierenden Substrats angeordnete erste leitende Leiterplatte auf.A semiconductor device according to the present invention comprises: a semiconductor element substrate; a semiconductor element; a housing member; a circuit board platform; a second conductive circuit board; an electrode terminal; a wiring; and a sealant or sealant material. The semiconductor element substrate has a base member, an insulating substrate disposed on a surface of the base member, and a first conductive circuit board disposed on a surface of the insulating substrate.

Das Halbleiterelement ist auf der ersten Leiterplatte des Halbleiterelement-Substrats angebracht. Das Gehäuseelement ist an dem Halbleiterelement-Substrat derart angebracht, dass es das Halbleiterelement umgibt. Die Leiterplatten-Plattform ist an dem Gehäuseelement angebracht und in einer Höhenposition angeordnet, die sich von der des isolierenden Substrates unterscheidet, und sie ist derart angeordnet, dass sie zu einer Innenseite, auf der sich das Halbleiterelement befindet, vorsteht. Die zweite leitende Leiterplatte ist direkt auf einer Oberfläche der Leiterplatten-Plattform angeordnet.The semiconductor element is mounted on the first circuit board of the semiconductor element substrate. The case member is attached to the semiconductor element substrate so as to surround the semiconductor element. The circuit board platform is attached to the case member and disposed at a height position different from that of the insulating substrate, and is disposed so as to protrude to an inside surface on which the semiconductor element is located. The second conductive circuit board is disposed directly on a surface of the circuit board platform.

Der Elektrodenanschluss ist an dem Gehäuseelement angebracht. Die Verdrahtung ist dazu ausgelegt, das Halbleiterelement und den Elektrodenanschluss über die zweite Leiterplatte elektrisch zu verbinden. Das Versiegelungsmittel ist in einen von dem Gehäuseelement umgebenen Bereich eingefüllt und ist dazu ausgebildet, das Halbleiterelement und die Verdrahtung zu versiegeln oder einzukapseln. The electrode terminal is attached to the housing member. The wiring is configured to electrically connect the semiconductor element and the electrode terminal via the second circuit board. The sealant is filled in a region surrounded by the case member, and is configured to seal or encapsulate the semiconductor element and the wiring.

VORTEILHAFTE WIRKUNGEN DER ERFINDUNGADVANTAGEOUS EFFECTS OF THE INVENTION

Gemäß der Halbleitervorrichtung der vorliegenden Erfindung ist die zweite leitende Leiterplatte direkt auf der Leiterplatten-Plattform angeordnet, die in einer Höhenposition angeordnet ist, die sich von der des isolierenden Substrats unterscheidet. Daher erreicht die Delamination das isolierende Substrat mit der daran angeordneten ersten Leiterplatte nicht, und es treten keine Risse in dem isolierenden Substrat auf, selbst dann, wenn die Delamination an einer Grenzfläche zwischen dem Versiegelungsmittel und der zweiten Leiterplatte im Betriebszustand bei einer hohen Temperatur auftritt. Im Ergebnis kann die Isoliereigenschaft der Hableitervorrichtung dauerhaft sichergestellt werden.According to the semiconductor device of the present invention, the second conductive circuit board is disposed directly on the circuit board platform disposed in a height position different from that of the insulating substrate. Therefore, the delamination does not reach the insulating substrate with the first printed circuit board disposed thereon, and cracks do not occur in the insulating substrate even if the delamination occurs at an interface between the sealing agent and the second printed circuit board in the operating state at a high temperature. As a result, the insulation property of the conductor device can be ensured permanently.

KURZE BESCHREIBUNG DER ZEICHNUNGENBRIEF DESCRIPTION OF THE DRAWINGS

1 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung. 1 FIG. 10 is a plan view of a semiconductor device according to a first embodiment of the present invention. FIG.

2 ist eine Querschnittsansicht entlang einer in 1 gezeigten Querschnittslinie II-II gemäß der ersten Ausführungsform. 2 is a cross-sectional view along an in 1 shown cross-sectional line II-II according to the first embodiment.

3 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einem Vergleichsbeispiel. 3 FIG. 10 is a cross-sectional view of a semiconductor device according to a comparative example. FIG.

4 ist eine teilweise vergrößerte Querschnittsansicht, um ein Problem der in 3 gezeigten Halbleitervorrichtung darzustellen. 4 FIG. 16 is a partially enlarged cross-sectional view to solve a problem of FIG 3 shown semiconductor device.

5 ist eine teilweise vergrößerte Querschnittsansicht, um eine Funktion und einen Effekt der Halbleitervorrichtung gemäß der ersten Ausführungsform zu beschreiben. 5 FIG. 16 is a partially enlarged cross-sectional view for describing a function and an effect of the semiconductor device according to the first embodiment. FIG.

6 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. 6 FIG. 10 is a plan view of a semiconductor device according to a second embodiment of the present invention. FIG.

7 ist eine Querschnittsansicht entlang einer in 6 gezeigten Querschnittslinie VII-VII gemäß der zweiten Ausführungsform. 7 is a cross-sectional view along an in 6 shown cross-sectional line VII-VII according to the second embodiment.

8 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung. 8th FIG. 10 is a plan view of a semiconductor device according to a third embodiment of the present invention. FIG.

9 ist eine Querschnittsansicht entlang einer in 8 gezeigten Querschnittslinie IX-IX gemäß der dritten Ausführungsform. 9 is a cross-sectional view along an in 8th shown cross-sectional line IX-IX according to the third embodiment.

10 ist eine teilweise vergrößerte Querschnittsansicht, die den Einfüllvorgang eines Vergussharzes gemäß der dritten Ausführungsform zeigt. 10 is a partially enlarged cross-sectional view showing the filling operation of a potting resin according to the third embodiment.

11 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung. 11 FIG. 12 is a plan view of a semiconductor device according to a fourth embodiment of the present invention. FIG.

12 ist eine Querschnittsansicht entlang einer in 11 gezeigten Querschnittslinie XII-XII gemäß der vierten Ausführungsform. 12 is a cross-sectional view along an in 11 shown cross-sectional line XII-XII according to the fourth embodiment.

13 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer ersten Modifikation der dritten Ausführungsform. 13 FIG. 15 is a cross-sectional view of a semiconductor device according to a first modification of the third embodiment. FIG.

14 ist eine Halbleitervorrichtung gemäß einer zweiten Modifikation der dritten Ausführungsform. 14 is a semiconductor device according to a second modification of the third embodiment.

BESCHREIBUNG DER AUSFÜHRUNGSFORMENDESCRIPTION OF THE EMBODIMENTS

Ausführungsform 1Embodiment 1

Im Folgenden wird eine Halbleitervorrichtung gemäß einer ersten Ausführungsform beschrieben. Diese Halbleitervorrichtung ist ein Halbleiter-Leistungsmodul. Das Halbleiter-Leistungsmodul wird häufig bei Geräten zur Leistungssteuerung verwendet, wie zum Beispiel bei elektrischen Haushaltsgeräten und Automobilen.Hereinafter, a semiconductor device according to a first embodiment will be described. This semiconductor device is a semiconductor power module. The semiconductor power module is often used in power control devices, such as home appliances and automobiles.

Wie in 1 und 2 gezeigt, weist eine Halbleitervorrichtung 1 hauptsächlich ein Halbleiterelement-Substrat 3, ein Halbleiterelement 13, ein Gehäuseelement 15 und ein Vergussharz 29 auf.As in 1 and 2 shows a semiconductor device 1 mainly a semiconductor element substrate 3 , a semiconductor element 13 , a housing element 15 and a potting resin 29 on.

Bei dem Halbleiterelement-Substrat 3 ist eine erste leitende Leiterplatte 9 auf einer Oberfläche einer Grundplatte 5 mit einem dazwischen eingefügten isolierenden Substrat 7 angeordnet. Als isolierendes Substrat 7 wird beispielsweise ein keramisches Substrat, Aluminiumnitrid oder dergleichen verwendet. Als erste Leiterplatte 9 wird beispielsweise eine Kupferplatte mit vorgegebener Strukturierung basierend auf dem Layout der Halbleiterelemente und dergleichen verwendet.In the semiconductor element substrate 3 is a first conductive circuit board 9 on a surface of a base plate 5 with an insulating substrate interposed therebetween 7 arranged. As an insulating substrate 7 For example, a ceramic substrate, aluminum nitride or the like is used. As the first circuit board 9 For example, a copper plate having a predetermined patterning based on the layout of the semiconductor elements and the like is used.

Das Halbleiterelement 13 ist mit einem Bondingmaterial oder einem Bindemittel 11, wie zum Beispiel Lötzinn, auf der ersten leitenden Leiterplatte 9 angebracht. Als Halbleiterelement 13 wird zum Beispiel eine parallel zu einem Leistungshalbleiter-Element geschaltete Rückfluss-Diode vorgesehen. Eine Vielzahl von Halbleiterelementen 13, die zu einem Leistungshalbleiter-Element parallelgeschaltet sind, werden in der Halbleitervorrichtung 1 angebracht.The semiconductor element 13 is with a bonding material or a binder 11 , such as solder, on the first conductive circuit board 9 appropriate. As a semiconductor element 13 For example, a reflux diode connected in parallel with a power semiconductor element is provided. A variety of semiconductor elements 13 that became one Power semiconductor element are connected in parallel, are in the semiconductor device 1 appropriate.

Ein Gehäuseelement 15 ist durch ein Klebemittel 23 an dem Halbleiterelement-Substrat 3 fixiert. Das Gehäuseelement 15 ist mit einer Leiterplatten-Plattform 17 versehen, die von einer Innenwand zu einer Seite hin hervorsteht, an der das Halbleiterelement 13 angeordnet ist. Diese Leiterplatten-Plattform 17 ist in einer höheren Position als die des isolierenden Substrates 7 angeordnet.A housing element 15 is through an adhesive 23 on the semiconductor element substrate 3 fixed. The housing element 15 is with a circuit board platform 17 protruding from an inner wall to a side, on which the semiconductor element 13 is arranged. This circuit board platform 17 is in a higher position than that of the insulating substrate 7 arranged.

Außerdem ist die Leiterplatten-Plattform 17 integral mit dem Gehäuseelement 15 ausgebildet. Eine zweite leitende Leiterplatte 21 ist direkt auf der Leiterplatten-Plattform 17 angebracht. Als zweite leitende Leiterplatte 21 wird zum Beispiel eine mit vorgegebener Strukturierung versehene Kupferplatte verwendet. Das Gehäuseelement 15 ist mit einem aus Kupfer hergestellten Elektrodenanschluss 19 ausgestattet.In addition, the circuit board platform 17 integral with the housing element 15 educated. A second conductive circuit board 21 is right on the circuit board platform 17 appropriate. As a second conductive circuit board 21 For example, a pre-patterned copper plate is used. The housing element 15 is with an electrode connection made of copper 19 fitted.

Der Elektrodenanschluss 19 und die zweite Leiterplatte 21 sind durch eine Verdrahtung 25 elektrisch verbunden. Die zweite Leiterplatte 21 und das Halbeiterelement 13 sind mit einer Verdrahtung 27 elektrisch verbunden. Somit ist jedes der Vielzahl von Halbleiterelementen 13 elektrisch über die zweite Leiterplatte 21 mit dem Elektrodenanschluss 19 verbunden.The electrode connection 19 and the second circuit board 21 are through a wiring 25 electrically connected. The second circuit board 21 and the semiconductor element 13 are with a wiring 27 electrically connected. Thus, each of the plurality of semiconductor elements 13 electrically via the second circuit board 21 with the electrode connection 19 connected.

Eine Breite L1, eine Länge L2 und eine Dicke T1, die ausreichend sind für das Anbringen der zweiten Leiterplatte 21, sind in der Leiterplatten-Plattform 17, die die direkt darauf angebrachte zweite Leiterplatte 21 aufweist, vorgegeben. Die Breite L1 ist eine Länge entlang der Innenwand des Gehäuseelements 15 und ist beispielsweise mit 10 mm bis 100 mm vorgegeben. Eine Breite L1, die schmaler als 10 mm ist, ist nicht ausreichend für das Anbringen der zweiten Leiterplatte 21. Andererseits kann durch eine Breite L1, die 100 mm überschreitet, das Einfüllen des Vergussharzes 29 behindert werden.A width L1, a length L2 and a thickness T1, which are sufficient for the attachment of the second circuit board 21 , are in the circuit board platform 17 , which is the second circuit board directly attached 21 has, given. The width L1 is a length along the inner wall of the housing member 15 and is for example given with 10 mm to 100 mm. A width L1 narrower than 10 mm is insufficient for attaching the second circuit board 21 , On the other hand, by a width L1, which exceeds 100 mm, the filling of the potting resin 29 be hampered.

Die Länge L2 ist die Länge des Vorsprungs von der Innenwand des Gehäuseelements 15 und ist vorgegeben mit zum Beispiel 5 mm bis 20 mm. Eine Länge L2, die kürzer als 5 mm ist, ist nicht ausreichend für das Anbringen der zweiten Leiterplatte 21. Auf der anderen Seite kann bei einer Länge L2, die 20 mm überschreitet, das Einfüllen des Vergussharzes 29 behindert werden. Die Dicke T1 ist vorgegeben mit zum Beispiel 1 mm bis 10 mm. Eine Dicke T1, die schmaler als 1 mm ist, führt zu nicht ausreichender mechanischer Belastbarkeit. Auf der anderen Seite ist eine Dicke T1, die 10 mm überschreitet, unverhältnismäßig und unangemessen.The length L2 is the length of the projection from the inner wall of the housing member 15 and is predetermined with, for example, 5 mm to 20 mm. A length L2 shorter than 5 mm is not sufficient for attaching the second circuit board 21 , On the other hand, with a length L2 that exceeds 20 mm, filling of the potting resin may occur 29 be hampered. The thickness T1 is predetermined with, for example, 1 mm to 10 mm. A thickness T1 which is narrower than 1 mm leads to insufficient mechanical strength. On the other hand, a thickness T1 exceeding 10 mm is disproportionate and inappropriate.

Zusätzlich ist ein Abstand H1 in Höhenrichtung zwischen der Leiterplatten-Plattform 17 und dem isolierenden Substrat 7 vorgegeben mit zum Beispiel 3 mm bis 10 mm. Wenn der Abstand H1 kürzer als 3 mm ist, kann es passieren, dass das Vergussharz 29 während des Einfüllens des Vergussharzes 29 nicht ausreichend eingefüllt wird. Auf der anderen Seite kann es misslingen, die zweite Leiterplatte 21 und dergleichen verlässlich abzudichten, wenn der Abstand H1 einen Wert von 10 mm überschreitet.In addition, a distance H1 in the height direction between the circuit board platform 17 and the insulating substrate 7 specified with, for example, 3 mm to 10 mm. If the distance H1 is shorter than 3 mm, it may happen that the potting resin 29 during filling of the casting resin 29 is not filled sufficiently. On the other hand, the second circuit board may fail 21 and the like to reliably seal when the distance H1 exceeds 10 mm.

Obgleich üblicherweise verwendetes Kupfer (Kupferplatte) als ein Beispiel für das Material sowohl der ersten Leiterplatte 9, der zweiten Leiterplatte 21 als auch dem Elektrodenanschluss 19, beschrieben worden ist, ist das Material nicht auf Kupfer beschränkt, solange es eine ausreichende Wärmeableitungseigenschaft aufweist. Es können beispielsweise Aluminium (Al), Eisen (Fe) oder ein Verbundwerkstoff aus Aluminium und Eisen verwendet werden. Ebenso kann ein Verbundwerkstoff aus Kupfer-Invar-Kupfer und dergleichen verwendet werden. Außerdem kann eine Legierung, wie etwa eine Aluminium-Siliciumcarbid-Legierung (AlSiC) oder eine Kupfer-Molybdän-Legierung (CuMo) verwendet werden.Although commonly used copper (copper plate) as an example of the material of both the first circuit board 9 , the second circuit board 21 as well as the electrode connection 19 has been described, the material is not limited to copper as long as it has a sufficient heat dissipation property. For example, aluminum (Al), iron (Fe), or a composite of aluminum and iron may be used. Also, a composite of copper invar copper and the like may be used. In addition, an alloy such as an aluminum-silicon carbide alloy (AlSiC) or a copper-molybdenum alloy (CuMo) may be used.

Die Oberflächen der ersten Leiterplatte 9, der zweiten Leiterplatte 21 und dergleichen sind normalerweise mit Nickel (Ni) beschichtet. Trotzdem können die Oberflächen beschichtet oder nicht beschichtet sein, solange dem Halbleiterelement 13 die nötige Stromstärke und Spannung zugeführt werden können. Wenn die Oberflächen beschichtet sind, können die Oberflächen zusätzlich zu Nickel zum Beispiel auch mit Gold oder Zinn beschichtet werden.The surfaces of the first circuit board 9 , the second circuit board 21 and the like are usually coated with nickel (Ni). Nevertheless, the surfaces may be coated or uncoated as long as the semiconductor element 13 the necessary current and voltage can be supplied. If the surfaces are coated, the surfaces may be coated with gold or tin in addition to nickel, for example.

In einem Bereich von sowohl dem Elektronenanschluss 19, der ersten Leiterplatte 9, als auch der zweiten Leiterplatte 21, die in Kontakt mit dem Vergussharz 29 sind, können die Oberflächen des Elektronenanschlusses 19, der ersten Leiterplatte 9 und der zweiten Leiterplatte 21 mit kleineren Unregelmäßigkeiten versehen werden, um das Haftvermögen des Vergussharzes 29 zu verstärken.In a range of both the electron connection 19 , the first circuit board 9 , as well as the second circuit board 21 in contact with the potting resin 29 are, the surfaces of the electron connection can 19 , the first circuit board 9 and the second circuit board 21 be provided with minor irregularities to the adhesion of the potting resin 29 to reinforce.

Alternativ kann ein Adhäsionsverstärker, wie etwa eine Grundierungs- oder Primerbehandlung auf die Oberfläche des Elektronenanschlusses 19, der ersten Leiterplatte 9 und der zweiten Leiterplatte 21 aufgebracht werden. Obgleich zum Beispiel ein Silanhaftvermittler, Polyimide, ein Epoxidharz oder Ähnliches als Adhäsionsverstärker verwendet werden, ist der Adhäsionsverstärker nicht darauf beschränkt, solange er das Haftvermögen zwischen dem Elektrodenteil des Halbleiterelement-Substrats 3 und dem Vergussharz 29 verstärkt.Alternatively, an adhesion enhancer, such as a primer or primer treatment, may be applied to the surface of the electron attachment 19 , the first circuit board 9 and the second circuit board 21 be applied. For example, although a silane coupling agent, polyimides, an epoxy resin or the like is used as the adhesion enhancer, the adhesion enhancer is not limited thereto as long as it has the adhesiveness between the electrode portion of the semiconductor element substrate 3 and the potting resin 29 strengthened.

Das isolierende Substrat 7 ist ein ausgehärtetes Harz-Substrat, gebildet durch das Aushärten eines Harzes, in dem ein Keramikpulver, wie Aluminiumoxid (Al2O3), Siliciumdioxid (SiO2), Aluminiumnitrid (AlN), Bornitrid (BN) oder Siliciumnitrid (Si3N4) dispergiert wird. Das Halbleiterelement 3 wird gebildet, indem die erste Leiterplatte 9 mit einer Oberfläche eines solchen isolierenden Substrates 7 verbunden wird und die Grundplatte 5 mit der anderen Oberfläche verbunden wird.The insulating substrate 7 is a cured resin substrate formed by curing a resin in which a ceramic powder such as alumina (Al 2 O 3 ), silicon dioxide (SiO 2 ), aluminum nitride (AlN), boron nitride (BN) or silicon nitride (Si 3 N 4 ) is dispersed. The semiconductor element 3 is formed by the first circuit board 9 with a surface of such an insulating substrate 7 is connected and the base plate 5 connected to the other surface.

Das Halbleiterelement-Substrat 3 muss eine gute Wärmeableitungseigenschaft und Isoliereigenschaft aufweisen. Daher kann ein ausgehärtetes Harz-Substrat, das durch Einbetten einer Keramikplatte in ein Harz oder einfach durch ein aus Keramik hergestelltes isolierendes Substrat gebildet wird, als isolierendes Substrat 7 verwendet werden. Zudem kann ein Halbleiterelement-Substrat verwendet werden, das gebildet wird, indem eine erste Leiterplatte mit einer Oberfläche dieses isolierenden Substrats verbunden wird und eine Grundplatte mit der anderen Oberfläche verbunden wird.The semiconductor element substrate 3 must have a good heat dissipation property and insulation property. Therefore, a cured resin substrate formed by embedding a ceramic plate in a resin or simply by an insulating substrate made of ceramic can be used as the insulating substrate 7 be used. In addition, a semiconductor element substrate formed by connecting a first circuit board to a surface of this insulating substrate and connecting a base plate to the other surface may be used.

Obwohl Aluminiumoxid (Al2O3), Siliciumdioxid (SiO2), Aluminiumitrid (AlN), Bornitrid (BN), Siliciumnitrid (Si3N4) oder dergleichen als Beispiel für das in dem isolierenden Substrat 7 enthaltene Keramikpulver beschrieben sind, ist das Keramikpulver nicht darauf beschränkt. Es können beispielsweise auch Diamant (C), Siliciumcarbid (SiC), Boroxid (B2O3) oder dergleichen verwendet werden.Although alumina (Al 2 O 3 ), silica (SiO 2 ), aluminum nitride (AlN), boron nitride (BN), silicon nitride (Si 3 N 4 ) or the like are exemplified in the insulating substrate 7 contained ceramic powders are described, the ceramic powder is not limited thereto. For example, diamond (C), silicon carbide (SiC), boron oxide (B 2 O 3 ) or the like may also be used.

Zusätzlich zu dem Keramikpulver kann zum Beispiel ein aus Harz hergestelltes Pulver, wie etwa ein Siliciumharz oder ein Acrylharz verwendet werden. Obgleich im Fall des Pulvers häufig ein Pulver verwendet wird, dessen Teichen eine Kugelform aufweisen, ist das Pulver nicht darauf beschränkt. Ein zerkleinertes Pulver, ein körniges Pulver, ein schuppenartiges Pulver, ein aggregiertes Pulver oder dergleichen können beispielsweise auch verwendet werden. Die Füllmenge des Pulver betreffend, kann außerdem eine solche Menge in das isolierende Substrat 7 gefüllt werden, die die notwendige Wärmeableitungseigenschaft und Isoliereigenschaft bereitstellt.In addition to the ceramic powder, for example, a resin made of a resin such as a silicon resin or an acrylic resin may be used. Although in the case of the powder, a powder whose ponds have a spherical shape is often used, the powder is not limited thereto. For example, a crushed powder, a granular powder, a flaky powder, an aggregated powder or the like may also be used. Concerning the filling amount of the powder, moreover, such an amount may be introduced into the insulating substrate 7 which provides the necessary heat dissipation property and insulation property.

Obwohl normalerweise ein Epoxidharz als das in dem isolierenden Substrat 7 verwendete Harz verwendet wird, ist das Harz nicht darauf beschränkt. Zusätzlich dazu können beispielsweise ein Polymidharz, ein Siliciumharz, ein Acrylharz oder dergleichen verwendet werden, sowie jedes Harz, solange es sowohl die Isoliereigenschaft als auch die Hafteigenschaft aufweist.Although normally an epoxy resin than that in the insulating substrate 7 used resin, the resin is not limited thereto. In addition, for example, a polymide resin, a silicon resin, an acrylic resin or the like may be used, as well as any resin as long as it has both the insulating property and the adhesive property.

Obwohl normalerweise ein Metall, wie Kupfer (Cu) oder Aluminium (Al) als Material für die Grundplatte 5 verwendet wird, ist das Material nicht darauf beschränkt. Zusätzlich kann zum Beispiel eine Legierung, wie eine Aluminium-Siliciumcarbid-Legierung (AlSiC) oder eine Kupfer-Molybdän-Legierung (CuMo) verwendet werden. Ein organisches Material, wie ein Epoxidharz, ein Polymidharz oder ein Acrylharz können ebenso als Material der Grundplatte 5 verwendet werden.Although usually a metal, such as copper (Cu) or aluminum (Al) as the material for the base plate 5 is used, the material is not limited thereto. In addition, for example, an alloy such as aluminum-silicon carbide alloy (AlSiC) or copper-molybdenum alloy (CuMo) may be used. An organic material such as an epoxy resin, a polymide resin or an acrylic resin may also be used as the material of the base plate 5 be used.

Obwohl für die Verdrahtungen 25 und 27 ein Draht verwendet wird, der eine runde Querschnittsform aufweist und aus Aluminium oder Gold hergestellt ist, ist die Verdrahtung nicht darauf beschränkt. Zusätzlich zu dem runden Draht kann zum Beispiel ein Draht verwendet werden, der durch das Formen einer Kupferplatte mit quadratischer (rechteckiger) Querschnittsform zu einem Streifen erhalten wird. Die 1 zeigt eine Struktur, bei der eine Verdrahtung 27 mit einem Halbleiterelement 13 verbunden ist.Although for the wiring 25 and 27 When a wire having a round cross-sectional shape and made of aluminum or gold is used, the wiring is not limited thereto. For example, in addition to the round wire, a wire obtained by forming a copper plate having a square (rectangular) cross-sectional shape into a strip may be used. The 1 shows a structure in which a wiring 27 with a semiconductor element 13 connected is.

Dies ist allerdings lediglich eine vereinfachte Repräsentation, die bei der Beschreibung der Verdrahtungen 25 und 27 zweckmäßig ist. Die tatsächliche Halbleitervorrichtung 1 weist die von einer Stromdichte des Halbleiterelements 13 und dergleichen abhängige, erforderliche Anzahl an Verdrahtungen auf.However, this is merely a simplified representation in the description of the wirings 25 and 27 is appropriate. The actual semiconductor device 1 indicates that of a current density of the semiconductor element 13 and the like dependent, required number of wirings.

Um die Verdrahtung 27 und das Halbleiterelement 13 zu verbinden, kann ein Verbindungsschmelzen zum Schmelzen und Verbinden von Metallstücken aus Kupfer, Zinn oder dergleichen, ein Ultraschallverbinden, bei dem Ultraschallwellen angewendet werden, oder derartige Verfahren eingesetzt werden. Jedes Verbindungsverfahren kann verwendet werden, solange dem Halbleiterelement die benötige Stromstärke und Spannung zugeführt werden können.To the wiring 27 and the semiconductor element 13 For example, a joining fusion for melting and joining metal pieces of copper, tin or the like, ultrasonic bonding using ultrasonic waves, or such methods may be employed. Any connection method may be used as long as the required current and voltage can be supplied to the semiconductor element.

Obwohl als Material für das Vergussharz 29 beispielhaft ein Epoxidharz verwendet wird, ist das Material nicht darauf beschränkt. Jedes Harz kann als Material für das Vergussharz verwendet werden, solange es einen gewünschten Elastizitätsmodul und eine gewünschte Hitzebeständigkeit aufweist. Außer dem Epoxidharz kann zum Beispiel ein Siliciumharz, ein Urethan-Harz, ein Polymidharz, ein Polyamidimidharz, ein Acrylharz oder dergleichen verwendet werden. Jedes Material kann verwendet werden, solange es sowohl die Isoliereigenschaft als auch die erforderliche Hafteigenschaft aufweist.Although as a material for the casting resin 29 For example, an epoxy resin is used, the material is not limited thereto. Any resin may be used as a material for the potting resin as long as it has a desired elastic modulus and a desired heat resistance. Besides the epoxy resin, for example, a silicon resin, a urethane resin, a polyimide resin, a polyamideimide resin, an acrylic resin or the like can be used. Any material can be used as long as it has both the insulating property and the required adhesive property.

Bei der oben beschriebenen Halbleitervorrichtung 1 sind das an der ersten Leiterplatte 9 befestigte Halbleiterelement 13 und der Elektrodenanschluss 19 durch die Verdrahtungen 27 und 25 über die zweite Leiterplatte 21 elektrisch verbunden. Diese zweite Leiterplatte 21 ist direkt auf der Leiterplatten-Plattform 17 des Gehäuseelements 15 angebracht. Dadurch kann die Isoliereigenschaft dauerhafter sichergestellt werden. Dies wird im Vergleich mit einer Halbleitervorrichtung gemäß einem Vergleichsbeispiel beschrieben.In the semiconductor device described above 1 That's the first circuit board 9 attached semiconductor element 13 and the electrode connection 19 through the wiring 27 and 25 over the second circuit board 21 electrically connected. This second circuit board 21 is right on the circuit board platform 17 of the housing element 15 appropriate. Thereby, the insulating property can be ensured more durable. This will be described in comparison with a semiconductor device according to a comparative example.

Wie in 3 gezeigt, weist eine Halbleitervorrichtung 101 gemäß des Vergleichsbeispiels hauptsächlich ein Halbleiterelement-Substrat 103, ein Halbleiterelement 113, ein Gehäuseelement 115 und ein Vergussharz 129 auf. Bei dem Halbleiterelement-Substrat 103 ist eine erste Leiterplatte 109 auf einer Oberfläche einer Grundplatte 105 mit einem dazwischen eingefügten isolierenden Substrat 107 angeordnet. Eine zweite Leiterplatte 121 ist auf einer Oberfläche des isolierenden Substrates 107 angeordnet. Das Halbleiterelement 113 ist auf der ersten Leiterplatte 109 mit einem Bindemittel 111, wie Lötzinn angebracht.As in 3 shows a semiconductor device 101 according to the comparative example, mainly a semiconductor element substrate 103 . a semiconductor element 113 , a housing element 115 and a potting resin 129 on. In the semiconductor element substrate 103 is a first circuit board 109 on a surface of a base plate 105 with an insulating substrate interposed therebetween 107 arranged. A second circuit board 121 is on a surface of the insulating substrate 107 arranged. The semiconductor element 113 is on the first circuit board 109 with a binder 111 how solder is attached.

Das Gehäuseelement 115 ist an dem Halbleiterelement-Substrat 103 mit einem Klebemittel 123 fixiert. Ein Elektrodenanschluss 119 ist an dem Gehäuseelement 115 befestigt. Der Elektrodenanschluss 119 und die zweite Leiterplatte 121 sind durch eine Verdrahtung 125 elektrisch verbunden. Die zweite Leiterplatte 121 und das Halbleiterelement 113 sind durch eine Verdrahtung 127 elektrisch verbunden. Das Vergussharz 129 ist in einen Bereich innerhalb des Gehäuseelements 115 gefüllt, um das Halbleiterelement 113, die Verdrahtungen 125 und 127 und dergleichen abzudichten und einzukapseln.The housing element 115 is on the semiconductor element substrate 103 with an adhesive 123 fixed. An electrode connection 119 is on the housing element 115 attached. The electrode connection 119 and the second circuit board 121 are through a wiring 125 electrically connected. The second circuit board 121 and the semiconductor element 113 are through a wiring 127 electrically connected. The casting resin 129 is in an area within the housing element 115 filled to the semiconductor element 113 , the wiring 125 and 127 and the like, and encapsulate.

In der Halbleitervorrichtung 101 gemäß dem Vergleichsbeispiel ist das Halbleiterelement 113 durch die Verdrahtungen 127 und 125 über die zweite Leiterplatte 121 mit dem Elektrodenanschluss 119 elektrisch verbunden. Die als elektrischer Übertragungspunkt dienende zweite Leiterplatte 121 ist in einem vorgeschriebenen Bereich des isolierenden Substrats 107, das die erste Leiterplatte 109 darauf angeordnet aufweist, angeordnet.In the semiconductor device 101 According to the comparative example, the semiconductor element is 113 through the wiring 127 and 125 over the second circuit board 121 with the electrode connection 119 electrically connected. The serving as electrical transfer point second circuit board 121 is in a prescribed range of the insulating substrate 107 that is the first circuit board 109 arranged thereon arranged.

Ein als Übertragungsstelle dienender Bereich der zweiten Leiterplatte 121 ist kleiner als ein Bereich der ersten Leiterplatte 109, der ein darauf angebrachtes Halbleiterelement 113 aufweist. Daher ist ein Kontaktbereich zwischen dem Vergussharz 129 und der ersten Leiterplatte 109 relativ groß, wohingegen der Kontaktbereich zwischen dem Vergussharz 129 und der zweiten Leiterplatte 121 relativ klein ist.A serving as a transfer point area of the second circuit board 121 is smaller than a portion of the first circuit board 109 , the semiconductor element mounted thereon 113 having. Therefore, there is a contact area between the potting resin 129 and the first circuit board 109 relatively large, whereas the contact area between the potting resin 129 and the second circuit board 121 is relatively small.

Wenn der Kontaktbereich klein ist, dann ist die Klebestärke mit dem Vergussharz 129 ebenfalls gering. Wenn, wie in 4 gezeigt, Delamination an einer Grenzfläche zwischen dem Vergussharz 129 und der zweiten Leiterplatte 121 auftritt, die eine geringe Klebestärke aufweist, kann die Delamination 131 in einigen Fällen aufgrund einer wiederholten Ausdehnung und Kontraktion des Vergussharzes 129 durch eine thermische Vorgeschichte, die durch einen Erwärmungszyklus oder eine Lagerung bei hoher Temperatur verursacht ist, das isolierende Substrat 107 erreichen.If the contact area is small, then the adhesive strength is with the potting resin 129 also low. If, as in 4 shown delamination at an interface between the potting resin 129 and the second circuit board 121 occurs, which has a low adhesive strength, the delamination 131 in some cases due to repeated expansion and contraction of the potting resin 129 by a thermal history caused by a heating cycle or a high temperature storage, the insulating substrate 107 to reach.

Wenn sich die Ausdehnung und Kontraktion des Vergussharzes 129 weiter wiederholen, treten Risse 133 in dem isolierenden Substrat 107 von dem Bereich des isolierenden Substrats 107 aus auf, den die Delamination erreicht hat, was schließlich zu einem Versagen der Isolierung in der Halbleitervorrichtung 101 führt.If the expansion and contraction of the potting resin 129 keep repeating, cracking 133 in the insulating substrate 107 from the region of the insulating substrate 107 from which the delamination has reached, eventually leading to a failure of the insulation in the semiconductor device 101 leads.

Wie in den 1 und 2 gezeigt, ist im Gegensatz zu dem Vergleichsbeispiel bei der oben beschriebenen Halbleitervorrichtung 1 die zweite Leiterplatte 21 direkt auf der von der Innenwand des Gehäuseelements 15 hervorstehenden Leiterplatten-Plattform 17 angebracht. Daher erreicht, selbst wenn eine Delamination 31 an einer Grenzfläche zwischen dem Vergussharz 29 und der zweiten Leiterplatte 21, wie in 5, auftritt, diese Delamination 31 die Leiterplatten-Plattform 17 wegen wiederholter Ausdehnung und Kontraktion des Vergussharzes 29.As in the 1 and 2 is shown in contrast to the comparative example in the semiconductor device described above 1 the second circuit board 21 directly on the from the inner wall of the housing element 15 protruding circuit board platform 17 appropriate. Therefore, even if a delamination 31 at an interface between the potting resin 29 and the second circuit board 21 , as in 5 , this delamination occurs 31 the circuit board platform 17 because of repeated expansion and contraction of the casting resin 29 ,

Daher verursacht die an der Grenzfläche zwischen der zweiten Leiterplatte 21 und dem Vergussharz 29 aufgetretene Delaminaton 31 keine Risse in dem isolierenden Substrat 7. Im Ergebnis kann das Auftreten eines Isolierungsausfalls in der Halbleitervorrichtung 1 verlässlich unterbunden werden.Therefore, it causes at the interface between the second circuit board 21 and the potting resin 29 delamination occurred 31 no cracks in the insulating substrate 7 , As a result, the occurrence of an isolation failure in the semiconductor device 1 be reliably prevented.

Insbesondere bei dem Fall einer Halbleitervorrichtung, die einen Halbleiter mit großer Bandlücke aufweist und die bei einer Temperatur von 150°C oder höher arbeitet, ist die an einem Vergussharz generierte Spannung während des Betriebs relativ hoch und das Auftreten einer Delamination wahrscheinlich. Mit der Struktur, bei der die zweite Leiterplatte 21 direkt auf der Leiterplatten-Plattform 17 angebracht ist, kann daher die Isoliereigenschaft der Halbleitervorrichtung dauerhaft sichergestellt werden.In particular, in the case of a semiconductor device having a wide bandgap semiconductor operating at a temperature of 150 ° C or higher, the voltage generated on a potting resin during operation is relatively high and the occurrence of delamination is likely. With the structure in which the second circuit board 21 directly on the PCB platform 17 is attached, therefore, the insulating property of the semiconductor device can be ensured permanently.

In dem Fall einer (nicht gezeigten) Struktur, bei der ein weiteres isolierendes Substrat zwischen der zweiten Leiterplatte und der Leiterplatten-Plattform 17 eingefügt ist, wird, im Gegensatz zu der Struktur, bei der die zweite Leiterplatte 21 direkt auf der Leiterplatten-Plattform 17 angebracht ist, angenommen, dass Risse in dem anderen isolierenden Substrat in einem Bereich des anderen isolierenden Substrats auftreten, den die Delamination erreicht, so dass schlussendlich ähnlich wie bei der Halbleitervorrichtung gemäß des Vergleichsbeispiels ein Versagen der Isolierung auftritt.In the case of a structure (not shown) in which another insulating substrate is interposed between the second circuit board and the circuit board platform 17 is inserted, in contrast to the structure in which the second circuit board 21 directly on the PCB platform 17 is attached, assuming that cracks occur in the other insulating substrate in a region of the other insulating substrate, which reaches the delamination, so that finally similar to the semiconductor device according to the comparative example, a failure of the insulation occurs.

Die zweite Leiterplatte 21 ist an der Leiterplatten-Plattform 17 angebracht, die von der Innenwand des Gehäuseelements 15 zu der Seite hin, an der das Halbleiterelement 13 angebracht ist, hervorsteht. Dadurch wird die Länge der Verdrahtung 27, die das Halbleiterelement 13 und die zweite Leiterplatte 21 elektrisch verbindet, relativ kurz, was zu einer längeren Lebenszeit der Verdrahtung beitragen kann.The second circuit board 21 is at the circuit board platform 17 attached, by the inner wall of the housing element 15 to the side at which the semiconductor element 13 is attached, protrudes. This will change the length of the wiring 27 that the semiconductor element 13 and the second circuit board 21 electrically connecting, relatively short, which can contribute to a longer life of the wiring.

Wie oben beschrieben, kann das Versagen der Isolierung bei der Halbeitervorrichtung 1 gemäß der Ausführungsform unterbunden werden, es kann eine längere Lebenszeit der Verdrahtung erreicht werden, und die Verlässlichkeit der Halbleitervorrichtung kann weiter verbessert werden.As described above, the failure of the insulation in the semiconductor device 1 According to the embodiment, a longer lifetime of the wiring can be achieved and the reliability of the semiconductor device can be further improved.

Zweite AusführungsformSecond embodiment

Im Folgenden wird eine Halbleitervorrichtung beschrieben, bei der eine Leiterplatten-Plattform so angeordnet ist, dass sie einander gegenüberliegende Innenwände eines Gehäuseelements überbrückt bzw. verbindet.Hereinafter, a semiconductor device in which a circuit board platform is arranged so as to bridge opposite inner walls of a housing member will be described.

Wie in 6 und 7 gezeigt, weist das Halbleiterelement 1 hauptsächlich das Halbleiterelement-Substrat 3, das Halbleiterelement 13, das Gehäuseelement 15 und das Vergussharz 29 auf. Insbesondere ist das Gehäuseelement 15 mit der Leiterplatten-Plattform 17 vorgesehen, die eine Überbrückungsstruktur aufweist, so dass zwischen einer Innenwand und der anderen Innenwand, die einander gegenüberliegen, überbrückt wird. Die Leiterplatten-Plattform 17 ist in einer höher liegenden Position angeordnet als das isolierende Substrat 7.As in 6 and 7 shown has the semiconductor element 1 mainly the semiconductor element substrate 3 , the semiconductor element 13 , the housing element 15 and the potting resin 29 on. In particular, the housing element 15 with the PCB platform 17 is provided, which has a bridging structure, so that between an inner wall and the other inner wall, which are opposite to each other, bridged. The circuit board platform 17 is located in a higher position than the insulating substrate 7 ,

Zusätzlich ist die Leiterplatten-Plattform 17 integral mit dem Gehäuseelement 15 ausgebildet. Die zweite Leiterplatte 21 ist direkt auf dieser Leiterplatten-Plattform 17 angebracht. Die übrige Konfiguration ist die gleiche wie die der in den 1 und 2 gezeigten Halbleitervorrichtung. Daher sind die gleichen Komponenten mit den gleichen Bezugszeichen bezeichnet und deren Beschreibung wird, außer wenn nötig, nicht wiederholt.In addition, the circuit board platform 17 integral with the housing element 15 educated. The second circuit board 21 is right on this circuit board platform 17 appropriate. The rest of the configuration is the same as the one in the 1 and 2 shown semiconductor device. Therefore, the same components are denoted by the same reference numerals, and their description will not be repeated unless necessary.

Eine Breite L3 und eine Dicke T2, die für das Anbringen der zweiten Leiterplatte 21 ausreichend sind, sind in der Leiterplatten-Plattform 17, die die Überbrückungsstruktur und die direkt darauf angebrachte zweite Leiterplatte 21 aufweist, vorgegeben. Die Breite ist beispielsweise mit 5 mm bis 30 mm vorgegeben. Eine Breite L3, die schmaler als 5 mm ist, ist nicht ausreichend für das Anbringen der zweiten Leiterplatte 21. Auf der anderen Seite kann eine Breite L3, die 30 mm überschreitet, das Einfüllen des Vergussharzes 29 behindern.A width L3 and a thickness T2, which are for attaching the second circuit board 21 are sufficient, are in the circuit board platform 17 showing the bridging structure and the second circuit board directly attached 21 has, given. The width is predetermined, for example, 5 mm to 30 mm. A width L3 narrower than 5 mm is not enough for mounting the second circuit board 21 , On the other hand, a width L3 exceeding 30 mm may fill the encapsulating resin 29 hinder.

Die Dicke T2 ist vorgegeben mit zum Beispiel 1 mm bis 10 mm. Eine Dicke T2, die schmaler als 1 mm ist, führt zu nicht ausreichender mechanischer Belastbarkeit. Auf der anderen Seite ist eine Dicke T2, die 10 mm überschreitet, übermäßig und unpassend.The thickness T2 is predetermined with, for example, 1 mm to 10 mm. A thickness T2 which is narrower than 1 mm leads to insufficient mechanical strength. On the other hand, a thickness T2 exceeding 10 mm is excessive and inappropriate.

Zusätzlich ist ein Abstand H2 in Höhenrichtung zwischen der Leiterplatten-Plattform 17 und dem isolierenden Substrat 7 mit beispielswese 3 mm bis 10 mm vorgegeben. Wenn der Abstand H2 kürzer als 3 mm ist, kann es passieren, dass das Vergussharz 29 während des Einfüllens des Vergussharzes 29 nicht in ausreichender Menge eingefüllt wird. Auf der anderen Seite kann es misslingen, die zweite Leiterplatten-Plattform 21 und dergleichen verlässlich abzudichten, wenn der Abstand H2 einen Wert von 10 mm überschreitet.In addition, there is a distance H2 in the height direction between the circuit board platform 17 and the insulating substrate 7 specified with beispielswese 3 mm to 10 mm. If the distance H2 is shorter than 3 mm, it may happen that the potting resin 29 during filling of the casting resin 29 is not filled in sufficient quantity. On the other hand, the second circuit board platform can fail 21 and the like reliably seal when the distance H2 exceeds a value of 10 mm.

In der oben beschriebenen Halbleitervorrichtung 1 ist die zweite Leiterplatte 21 direkt auf der eine Überbrückungsstruktur aufweisenden Leiterplatten-Plattform 17 angebracht, die vorgesehen ist, um zwischen einer Innenwand und der anderen Innenwand des Gehäuseelements 15, die einander gegenüberliegen, zu überbrücken. Daher erreicht die Delamination wegen wiederholter Ausdehnung und Kontraktion des Vergussharzes 29 die Leiterplatten-Plattform 17, selbst wenn die Delamination (nicht gezeigt) an einer Grenzfläche zwischen dem Vergussharz 29 und der zweiten Leiterplatte 21 auftritt.In the semiconductor device described above 1 is the second circuit board 21 directly on the bridging structure having PCB platform 17 attached, which is provided to between an inner wall and the other inner wall of the housing member 15 to bridge each other. Therefore, the delamination reaches because of repeated expansion and contraction of the potting resin 29 the circuit board platform 17 even if the delamination (not shown) at an interface between the potting resin 29 and the second circuit board 21 occurs.

Daher verursacht die an der Grenzfläche zwischen der zweiten Leiterplatte 21 und dem Vergussharz 29 aufgetretene Delamination keine Risse in dem isolierenden Substrat 7. Somit kann ein Versagen der Isolierung in der Halbleitervorrichtung 1 verlässlich unterbunden werden und die Isoliereigenschaft der Halbleitervorrichtung kann in einer stabilen Weise dauerhaft sichergestellt werden.Therefore, it causes at the interface between the second circuit board 21 and the potting resin 29 delamination occurred no cracks in the insulating substrate 7 , Thus, a failure of the insulation in the semiconductor device 1 can be reliably prevented and the insulating property of the semiconductor device can be ensured permanently in a stable manner.

Weil die Leiterplatten-Plattform 17 eine Überbrückungsstruktur aufweist, wird es zudem erleichtert, die Position der zweiten Leiterplatte 21 auf der Leiterplatten-Plattform 17 dichter an das Halbleiterelement 13 zu bewegen. Dadurch wird die Länge der Verdrahtung 27, die das Halbleiterelement 13 und die zweite Leiterplatte 21 elektrisch verbindet, relativ kurz, was zu einer längeren Lebenszeit der Verdrahtung beitragen kann.Because the circuit board platform 17 Having a bridging structure, it is also facilitated, the position of the second circuit board 21 on the circuit board platform 17 closer to the semiconductor element 13 to move. This will change the length of the wiring 27 that the semiconductor element 13 and the second circuit board 21 electrically connecting, relatively short, which can contribute to a longer life of the wiring.

Weiterhin ist die Leiterplatten-Plattform 17, die eine Überbrückungsstruktur aufweist, im Wesentlichen in der Mitte des Gehäuseelements 15 angeordnet. Daher ist die zweite Leiterplatte 21 an einer von einem äußeren Umfangsbereich der Halbleitervorrichtung 1 beabstandeten Position angeordnet, was es ermöglicht, die an der zweiten Leiterplatte 21 generierte Belastung zu reduzieren. Dadurch kann das Auftreten der Delamination an der Grenzfläche zwischen dem Vergussharz 29 und der zweiten Leiterplatte 21 unterbunden werden.Furthermore, the circuit board platform 17 having a bridging structure substantially in the center of the housing member 15 arranged. Therefore, the second circuit board 21 at one of an outer peripheral portion of the semiconductor device 1 arranged spaced position, which makes it possible for the second circuit board 21 reduce generated load. Thereby, the occurrence of delamination at the interface between the potting resin 29 and the second circuit board 21 be prevented.

Dritte AusführungsformThird embodiment

Im Folgenden wird ein erstes Beispiel für eine Halbleitervorrichtung beschrieben, bei der eine Leiterplatten-Plattform mit einem schrägen Bereich ausgestattet ist.Hereinafter, a first example of a semiconductor device in which a circuit board platform is provided with an oblique portion will be described.

Wie in 8 und 9 gezeigt, weist die Halbleitervorrichtung 1 hauptsächlich das Halbleiterelement-Substrat 3, das Halbleiterelement 13, das Gehäuseelement 15 und ein Vergussharz 29 auf. Insbesondere weist die auf dem Gehäuseelement 15 angebrachte Leiterplatten-Plattform 17 einen schrägen Bereich 18 auf. Der schräge Bereich 18 wird an der unteren Oberflächenseite der Leiterplatten-Plattform 17 gebildet, die dem isolierenden Substrat 7 zugewandt ist.As in 8th and 9 shows, the semiconductor device 1 mainly the semiconductor element substrate 3 , the semiconductor element 13 , the housing element 15 and a potting resin 29 on. In particular, it has on the housing element 15 attached circuit board platform 17 a sloping area 18 on. The sloping area 18 gets to the bottom surface side of the circuit board platform 17 formed, which is the insulating substrate 7 is facing.

Die zweite Leiterplatte 21 ist direkt auf dieser Leiterplatten-Plattform 17 angebracht. Die übrige Konfiguration entspricht der in den 1 und 2 gezeigten Halbleitervorrichtung. Daher sind die gleichen Komponenten durch die gleichen Bezugszeichen angegeben, und deren Beschreibung wird, außer wenn nötig, nicht wiederholt.The second circuit board 21 is right on this circuit board platform 17 appropriate. The remaining configuration corresponds to that in the 1 and 2 shown semiconductor device. Therefore, the same components are denoted by the same reference numerals, and their description will not be repeated unless necessary.

Im Folgenden wird speziell die Leiterplatten-Plattform 17, die den schrägen Bereich 18 aufweist, beschrieben. Als erstes werden die Breite L1 und die Länge L2 der Leiterplatten-Plattform 17 vorgegeben, die ausreichend für das Anbringen der zweiten Leiterplatte sind, ähnlich zu der in den 1 und 2 gezeigten Halbleitervorrichtung. Die Breite L1 ist eine Länge entlang der Innenseite des Gehäuseelements 15 und ist vorgegeben mit zum Beispiel 10 mm bis 100 mm. Eine Breite L1 von weniger als 10 mm ist nicht ausreichend für das Anbringen der zweiten Leiterplatte 21. Andererseits kann eine Breite L1, die 100 mm überschreitet, das Einfüllen des Vergussharzes 29 behindern.The following is specifically the PCB platform 17 that the sloping area 18 has described. First, the width L1 and the length L2 of the circuit board platform 17 given, which are sufficient for attaching the second circuit board, similar to that in the 1 and 2 shown semiconductor device. The width L1 is a length along the inside of the case member 15 and is predetermined with, for example, 10 mm to 100 mm. A width L1 of less than 10 mm is not sufficient for attaching the second circuit board 21 , On the other hand, a width L1 exceeding 100 mm may fill the potting resin 29 hinder.

Die Länge L2 ist die Länge des Vorsprungs von der Innenwand des Gehäuseelements 15 und ist beispielsweise mit 5 mm bis 20 mm vorgegeben. Eine Länge L2, die kürzer als 5 mm ist, ist nicht ausreichend für das Anbringen der zweiten Leiterplatte 21. Auf der anderen Seite kann eine Länge L2, die 20 mm überschreitet, das Einfüllen des Vergussharzes 29 behindern.The length L2 is the length of the projection from the inner wall of the housing member 15 and is given for example with 5 mm to 20 mm. A length L2 shorter than 5 mm is not sufficient for attaching the second circuit board 21 , On the other hand, a length L2 exceeding 20 mm may fill the encapsulating resin 29 hinder.

Zusätzlich ist der Abstand H1 in Höhenrichtung zwischen einem inneren Ende der Leiterplatten-Plattform 17 und dem isolierenden Substrat 7 vorgegeben mit zum Beispiel 3 mm bis 10 mm. Wenn der Abstand H1 kürzer als 3 mm ist, kann es passieren, dass das Vergussharz 29 während des Einfüllens des Vergussharzes 29 nicht in ausreichendem Maße eingefüllt wird. Auf der anderen Seite kann es misslingen, die zweite Leiterplatte 21 und dergleichen verlässlich abzudichten, wenn der Abstand H1 10 mm überschreitet.In addition, the distance H1 in the height direction is between an inner end of the circuit board platform 17 and the insulating substrate 7 specified with, for example, 3 mm to 10 mm. If the distance H1 is shorter than 3 mm, it may happen that the potting resin 29 during filling of the casting resin 29 is not sufficiently filled. On the other hand, the second circuit board may fail 21 and the like to reliably seal when the distance H1 exceeds 10 mm.

Als nächstes wird der schräge Bereich 18 beschrieben. Der schräge Bereich 18 ist von einer Vorsprungsspitze der Leiterplatten-Plattform 17 zu dem Gehäuseelement 15 hin in einer solchen Weise geneigt, dass er dem isolierenden Substrat 7 nahekommt. Der schräge Bereich 18 ist unter einem Neigungswinkel θ von nicht weniger als 5° gegenüber dem isolierenden Substrat 7 geneigt.Next is the oblique area 18 described. The sloping area 18 is from a tab top of the PCB platform 17 to the housing element 15 in such a way inclined to the insulating substrate 7 comes close. The sloping area 18 is at an inclination angle θ of not less than 5 ° with respect to the insulating substrate 7 inclined.

Nimmt man an, dass die Länge L2 der Leiterplatten-Plattform 17 einen Wert von 20 mm besitzt (maximal zulässiger Wert) und der Abstand H1 einen Wert von 3 mm besitzt (minimal zulässiger Wert), so beträgt der minimale Neigungswinkel θ etwa 8,5°. Wenn dieser Neigungswinkel θ noch kleiner wird und unter 5° fällt, kann es misslingen, das Vergussharz 29 ausreichend in einen Raum zwischen der Leiterplatten-Plattform 17 und dem isolierenden Substrat 7 zu füllen. Daher ist der Neigungswinkel θ des schrägen Bereichs 18 wünschenswerterweise nicht kleiner als 5°.Assuming that the length L2 of the PCB platform 17 has a value of 20 mm (maximum permissible value) and the distance H1 has a value of 3 mm (minimum allowable value), the minimum inclination angle θ is about 8.5 °. If this inclination angle θ becomes even smaller and falls below 5 °, the potting resin may fail 29 sufficiently in a space between the circuit board platform 17 and the insulating substrate 7 to fill. Therefore, the inclination angle θ of the oblique portion 18 desirably not less than 5 °.

Zusätzlich zu dem Effekt, dass keine Risse in dem isolierenden Substrat 7 verursacht werden, hat die oben beschriebene Halbleitervorrichtung den folgenden Effekt.In addition to the effect that no cracks in the insulating substrate 7 are caused, the semiconductor device described above has the following effect.

Die Leiterplatten-Plattform 17 weist einen schrägen Bereich 18 auf, der von dem Vorsprungsende der Leiterplatten-Plattform 17 zu dem Gehäuseelement 15 hin in einer solchen Weise geneigt ist, dass er dem isolierenden Substrat 7 nahekommt. Wie in 10 gezeigt, ist der schräge Bereich 18 vorhanden, und daher fließt das Vergussharz 29 mühelos in einen relativ engen Bereich zwischen der Leiterplatten-Plattform 17 und dem isolierenden Substrat 7 (siehe Pfeil).The circuit board platform 17 has a sloping area 18 on top of the leading end of the PCB platform 17 to the housing element 15 is inclined in such a way as to the insulating substrate 7 comes close. As in 10 shown is the oblique area 18 present, and therefore the potting resin flows 29 effortlessly into a relatively narrow area between the PCB platform 17 and the insulating substrate 7 (See arrow).

Als Resultat wird das Auftreten von Entladungen während des Betriebs der Halbleitervorrichtung, die sonst durch ein nicht ausreichendes Einfüllen des Vergussharzes und verbleibende Blasen in der Halbleitervorrichtung hervorgerufen werden, unterbunden. Folglich kann die Isoliereigenschaft der Halbleitervorrichtung 1 stabiler sichergestellt werden.As a result, the occurrence of discharges during operation of the semiconductor device, which is otherwise caused by insufficient filling of the potting resin and remaining bubbles in the semiconductor device, is inhibited. Consequently, the insulating property of the semiconductor device 1 be ensured more stable.

Vierte AusführungsformFourth embodiment

Im Folgenden wird ein zweites Beispiel für eine Halbleitervorrichtung beschrieben, bei der eine Leiterplatten-Plattform einen schrägen Bereich aufweist.Hereinafter, a second example of a semiconductor device in which a circuit board platform has an oblique portion will be described.

Wie in 11 und 12 gezeigt, weist eine Halbleitervorrichtung hauptsächlich das Halbleiterelement-Substrat 3, das Halbleiterelement 13, das Gehäuseelement 15 und das Vergussharz 29 auf. Insbesondere weist die Leiterplatten-Plattform 17, die eine Überbrückungsstruktur aufweist und an dem Gehäuseelement 15 angebracht ist, den schrägen Bereich 18 auf. Der schräge Bereich 18 wird auf der unteren Oberflächenseite der Leiterplatten-Plattform 17 gebildet, die dem isolierenden Substrat 7 zugewandt ist.As in 11 and 12 1, a semiconductor device mainly comprises the semiconductor element substrate 3 , the semiconductor element 13 , the housing element 15 and the potting resin 29 on. In particular, the circuit board platform points 17 having a bridging structure and on the housing member 15 attached, the oblique area 18 on. The sloping area 18 will be on the bottom surface side of the circuit board platform 17 formed, which is the insulating substrate 7 is facing.

Die zweite Leiterplatte 21 ist direkt auf dieser Leiterplatten-Plattform 17 angebracht. Die übrige Konfiguration ist die gleiche wie die der in den 6 und 7 gezeigten Halbleitervorrichtung. Daher sind die gleichen Komponenten durch die gleichen Bezugszeichen angegeben und deren Beschreibung wird, außer wenn nötig, nicht wiederholt.The second circuit board 21 is right on this circuit board platform 17 appropriate. The rest of the configuration is the same as the one in the 6 and 7 shown semiconductor device. Therefore For example, the same components are denoted by the same reference numerals and their description will not be repeated unless necessary.

Als nächstes wird speziell die Leiterplatten-Plattform 17, die eine Überbrückungsstruktur und einen schrägen Bereich 18 aufweist, beschrieben. Als erstes wird, ähnlich zu der in den 6 und 7 gezeigten Halbleitervorrichtung, die Breite L3, die ausreichend für das Anbringen der zweiten Leiterplatte 21 ist, für die Leiterplatten-Plattform 17 vorgegeben. Die Breite L3 ist beispielsweise mit 5 mm bis 30 mm vorgegeben. Eine Breite L3 von weniger als 5 mm ist nicht ausreichend für das Anbringen der zweiten Leiterplatte 21. Auf der anderen Seite kann eine Breite L3, die 30 mm überschreitet, das Einfüllen des Vergussharzes 29 behindern.Next is specifically the PCB platform 17 , which has a bridging structure and a sloping area 18 has described. First, similar to that in the 6 and 7 shown semiconductor device, the width L3 sufficient for the attachment of the second circuit board 21 is, for the circuit board platform 17 specified. The width L3 is predetermined, for example, 5 mm to 30 mm. A width L3 of less than 5 mm is not sufficient for attaching the second circuit board 21 , On the other hand, a width L3 exceeding 30 mm may fill the encapsulating resin 29 hinder.

Zusätzlich ist der Abstand H2 in Höhenrichtung zwischen der Leiterplatten-Plattform 17 und dem isolierenden Substrat 7 mit zum Beispiel 3 mm bis 10 mm vorgegeben. Wenn der Abstand H2 kürzer als 3 mm ist, kann es misslingen, das Vergussharz 29 während des Einfüllens des Vergussharzes 29 ausreichend einzufüllen. Wenn auf der anderen Seite der Abstand H2 einen Wert von 10 mm überschreitet, kann es misslingen die zweite Leiterplatte 21 und dergleichen verlässlich abzudichten.In addition, the distance H2 is in the height direction between the circuit board platform 17 and the insulating substrate 7 specified with, for example, 3 mm to 10 mm. If the distance H2 is shorter than 3 mm, the potting resin may fail 29 during filling of the casting resin 29 to fill up sufficiently. On the other hand, if the distance H2 exceeds 10 mm, the second circuit board may fail 21 and the like to seal reliably.

Als Nächstes wird der schräge Bereich 18 beschrieben. Der schräge Bereich 18 ist auf der Leiterplatten-Plattform 17 mit Überbrückungsstruktur in einem vorgegebenen Abstand von dem Gehäuseelement 15, zu dem Gehäuseelement 15 hin in einer solchen Weise geneigt, dass er dem isolierenden Substrat 7 nahekommt. Der schräge Bereich 18 ist unter einem Neigungswinkel θ von nicht weniger als 5° gegenüber dem isolierenden Substrat 7 geneigt.Next is the oblique area 18 described. The sloping area 18 is on the circuit board platform 17 with bridging structure at a predetermined distance from the housing element 15 to the housing element 15 in such a way inclined to the insulating substrate 7 comes close. The sloping area 18 is at an inclination angle θ of not less than 5 ° with respect to the insulating substrate 7 inclined.

Ähnlich dem Vorangegangenen kann es misslingen, das Vergussharz 29 ausreichend in den Raum zwischen der Leiterplatten-Plattform 17 und dem isolierenden Substrat 7 zu Edlen, wenn der Neigungswinkel θ kleiner als 5° ist. Daher ist der Neigungswinkel θ des schrägen Bereichs 18 wünschenswerterweise nicht kleiner als 5°.Similar to the previous one, the casting resin can fail 29 sufficiently in the space between the PCB platform 17 and the insulating substrate 7 to noble, if the inclination angle θ is smaller than 5 °. Therefore, the inclination angle θ of the oblique portion 18 desirably not less than 5 °.

Zusätzlich zu dem Effekt, dass keine Risse in dem isolierenden Substrat 7 verursacht werden, bietet die oben beschriebene Halbleitervorrichtung folgenden Effekt.In addition to the effect that no cracks in the insulating substrate 7 are caused, the above-described semiconductor device has the following effect.

Der schräge Bereich 18 ist derart an der Leiterplatten-Plattform 17 bereitgestellt, dass der Abstand (Höhe) zwischen dem isolierenden Substrat 7 und der Leiterplatten-Plattform 17 von der vorgeschriebenen Position auf der eine Überbrückungsstruktur aufweisenden Leiterplatten-Plattform 17 in Richtung des Gehäuseelements 15 graduell kürzer wird. Weil der schräge Bereich 18 vorhanden ist, fließt das Vergussharz 19 mühelos in den relativ engen Raum zwischen der Leiterplatten-Plattform 17 und dem isolierenden Substrat 7.The sloping area 18 is so on the circuit board platform 17 provided that the distance (height) between the insulating substrate 7 and the PCB platform 17 from the prescribed position on the bridging structure board platform 17 in the direction of the housing element 15 gradually gets shorter. Because the oblique area 18 is present, the casting resin flows 19 effortlessly in the relatively narrow space between the PCB platform 17 and the insulating substrate 7 ,

Dadurch wird das Auftreten von Entladungen während des Betriebs der Halbleitervorrichtung, die sonst durch ein nicht ausreichendes Einfüllen des Vergussharzes und verbleibende Blasen verursacht sind, in der Halbleitervorrichtung unterbunden. Folglich kann die Isoliereigenschaft der Halbleitervorrichtung 1 in einer stabileren Weise dauerhaft sichergestellt werden.Thereby, the occurrence of discharges during the operation of the semiconductor device, which are otherwise caused by insufficient filling of the potting resin and remaining bubbles in the semiconductor device, is inhibited. Consequently, the insulating property of the semiconductor device 1 be permanently ensured in a more stable manner.

9 oder 12 zeigen den Fall, in dem eine schräge Oberfläche des schrägen Bereichs 18 flach ist. Solange jedoch der Neigungswinkel θ nicht weniger als 5° beträgt, kann die schräge Oberfläche eine gewölbte Oberfläche sein oder beispielsweise eine konkave Oberfläche (nach oben konvex) sein, wie in 13 gezeigt. Alternativ kann die schräge Oberfläche eine konvexe Oberfläche (nach oben konkav) sein, wie in 14 gezeigt. Außerdem kann die schräge Oberfläche des schrägen Bereichs 18 der Leiterplatten-Plattform 17, die eine Überbrückungsstruktur aufweist, eine konkave Oberfläche oder eine konvexe Oberfläche sein (nicht gezeigt). 9 or 12 show the case in which an oblique surface of the oblique area 18 is flat. However, as long as the inclination angle θ is not less than 5 °, the inclined surface may be a curved surface or, for example, a concave surface (convex upward), as in FIG 13 shown. Alternatively, the inclined surface may be a convex surface (concave upwards), as in FIG 14 shown. In addition, the oblique surface of the oblique area 18 the PCB platform 17 having a bridging structure, a concave surface or a convex surface (not shown).

Für jede der oben beschriebenen Ausführungsformen ist die Beschreibung beispielhaft für den Fall gegeben, dass die Leiterplatten-Plattform 17 und das Gehäuseelement 15 integral ausgebildet sind. Die Leiterplatten-Plattform ist nicht darauf beschränkt. So kann zum Beispiel die Leiterplatten-Plattform, die getrennt von und aus dem gleichen Material wie das Gehäuseelement 15 gebildet ist, an dem Gehäuseelement fixiert werden.For each of the embodiments described above, the description is given by way of example in the case where the circuit board platform 17 and the housing element 15 are integrally formed. The circuit board platform is not limited to this. For example, the printed circuit board platform can be separated from and made of the same material as the housing element 15 is formed to be fixed to the housing member.

Was die in den Ausführungsformen beschriebenen Halbleitevorrichtungen betrifft, sind je nach Bedarf diverse Kombinationen möglich. So können zum Beispiel die Leiterplatten-Plattform, die entlang der Innenwand des Gehäuseelements 15 platziert ist, und die Leiterplatte, die eine Überbrückungsstruktur aufweist, kombiniert werden.As for the half-board devices described in the embodiments, various combinations are possible as needed. For example, the printed circuit board platform, along the inner wall of the housing element 15 is placed, and the circuit board, which has a bridging structure, combined.

Die hier offenbarten Ausführungsformen dienen lediglich der Veranschaulichung und sind in keiner Hinsicht einschränkend. Der Umfang der vorliegenden Erfindung ist definiert durch die Merkmale der Ansprüche, und nicht durch die obige Beschreibung, und soll alle Modifikationen innerhalb des Umfangs der Ansprüche und zu den Merkmalen der Ansprüche äquivalente Bedeutungen einschließen.The embodiments disclosed herein are for illustration only and are in no way limiting. The scope of the present invention is defined by the features of the claims, rather than the description above, and is intended to include all modifications within the scope of the claims and meanings equivalent to the features of the claims.

INDUSTRIELLE ANWENDBARKEITINDUSTRIAL APPLICABILITY

Die vorliegende Erfindung wird effektiv für Halbleitervorrichtungen verwendet, bei denen ein Leistungshalbleiter-Element mit einem Vergussharz abgedichtet oder eingekapselt ist.The present invention is effectively used for semiconductor devices in which a power semiconductor element is sealed or encapsulated with a potting resin.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

11
HalbleitervorrichtungSemiconductor device
33
Halbleiterelement-SubstratSemiconductor element substrate
55
Grundplattebaseplate
77
isolierendes Substratinsulating substrate
99
erste Leiterplattefirst circuit board
1111
Bindemittelbinder
1313
HalbleiterelementSemiconductor element
1515
Gehäuseelementhousing element
1717
Leiterplatten-PlattformPCB platform
1818
schräger Bereichoblique area
1919
Elektrodenanschlusselectrode connection
2121
zweite Leiterplattesecond circuit board
2323
Klebemitteladhesive
2525
Verdrahtungwiring
2727
Verdrahtungwiring
2929
Vergussharzencapsulating resin
3131
Lückegap

Claims (15)

Halbleitervorrichtung, die Folgendes aufweist: – ein Halbleiterelement-Substrat, das eine Grundplatte, ein auf einer Oberfläche der Grundplatte angeordnetes isolierendes Substrat und eine auf einer Oberfläche des isolierenden Substrats angeordnete erste leitende Leiterplatte aufweist; – ein Halbleiterelement, das auf der ersten Leiterplatte des Halbleiterelement-Substrats angebracht ist; – ein Gehäuseelement, das derart an dem Halbleiterelement-Substrat befestigt ist, dass es das Halbleiterelement umgibt; – eine Leiterplatten-Plattform, die an dem Gehäuseelement angeordnet ist und in einer Höhenposition angeordnet ist, die sich von der des isolierenden Substrats unterscheidet, und zwar derart, dass sie zu einer Innenseite, an der das Halbleiterelement angeordnet ist, vorsteht; – eine zweite leitende Leiterplatte, die direkt auf einer Oberfläche der Leiterplatten-Plattform angeordnet ist; – einen Elektrodenanschluss, der an dem Gehäuseelement befestigt ist; – eine Verdrahtung, die dazu ausgelegt ist, das Halbleiterelement und den Elektrodenanschluss über die zweite Leiterplatte elektrisch zu verbinden; und – ein Versiegelungsmittel, das in einen von dem Gehäuseelement umgebenen Bereich eingefüllt ist und das dazu ausgelegt ist, das Halbleiterelement, die Leiterplatten-Plattform und die Verdrahtung zu versiegeln.Semiconductor device comprising: A semiconductor element substrate having a base plate, an insulating substrate disposed on a surface of the base plate, and a first conductive circuit board disposed on a surface of the insulating substrate; A semiconductor element mounted on the first circuit board of the semiconductor element substrate; A housing member fixed to the semiconductor element substrate so as to surround the semiconductor element; A circuit board platform disposed on the housing member and disposed in a height position different from that of the insulating substrate, such that it protrudes toward an inner side on which the semiconductor element is disposed; A second conductive circuit board disposed directly on a surface of the circuit board platform; An electrode terminal fixed to the housing member; A wiring configured to electrically connect the semiconductor element and the electrode terminal via the second circuit board; and A sealant filled in a region surrounded by the case member and configured to seal the semiconductor element, the circuit board platform, and the wiring. Halbleitervorrichtung gemäß Anspruch 1, wobei die Leiterplatten-Plattform entlang einer Innenwand des Gehäuseelements angeordnet ist.The semiconductor device according to claim 1, wherein the circuit board platform is disposed along an inner wall of the case member. Halbleitervorrichtung gemäß Anspruch 2, wobei die Länge der Halbleiterplatten-Plattform entlang der Innenwand so vorgegeben ist, dass sie nicht weniger als 10 mm und nicht mehr als 100 mm beträgt, die Länge des Vorsprungs der Leiterplatten-Plattform von der Innenwand so vorgegeben ist, dass sie nicht weniger als 5 mm und nicht mehr als 20 mm beträgt und die Dicke der Leiterplatten-Plattform so vorgegeben ist, dass sie nicht weniger als 1 mm und nicht mehr als 10 mm beträgt.The semiconductor device according to claim 2, wherein the length of the semiconductor plate platform along the inner wall is set to be not less than 10 mm and not more than 100 mm, the length of the protrusion of the circuit board platform is set from the inner wall such that it is not less than 5 mm and not more than 20 mm, and the thickness of the circuit board platform is set to be not less than 1 mm and not more than 10 mm. Halbleitervorrichtung gemäß Anspruch 1, wobei der Abstand in der Höhenrichtung zwischen dem isolierenden Substrat und der Leiterplatten-Plattform so vorgegeben ist, dass er nicht weniger als 3 mm und nicht mehr als 10 mm beträgt.The semiconductor device according to claim 1, wherein the distance in the height direction between the insulating substrate and the circuit board platform is set to be not less than 3 mm and not more than 10 mm. Halbleitervorrichtung gemäß Anspruch 2, wobei ein schräger Bereich, der von einer Vorsprungsspitze der Leiterplatten-Plattform zu dem Gehäuseelement hin in einer solchen Weise geneigt ist, dass er dem isolierenden Substrat nahekommt, auf einer Seite der Leiterplatten-Plattform angeordnet ist, die dem isolierenden Substrat zugewandt ist.The semiconductor device according to claim 2, wherein an oblique portion inclined from a protrusion tip of the circuit board platform toward the housing member in such a manner as to approach the insulating substrate is disposed on a side of the circuit board platform which is the insulating substrate is facing. Halbleitervorrichtung gemäß Anspruch 5, wobei der Neigungswinkel des schrägen Bereiches gegenüber dem isolierenden Substrat nicht kleiner als 5° ist.A semiconductor device according to claim 5, wherein the inclination angle of the oblique portion opposite to the insulating substrate is not smaller than 5 °. Halbleitervorrichtung gemäß Anspruch 1, wobei die Leiterplatten-Plattform derart angeordnet ist, dass sie einen Bereich zwischen einer Innenwand und der anderen Innenwand des Gehäuseelements, die einander gegenüberliegen, überbrückt.The semiconductor device according to claim 1, wherein the circuit board platform is disposed so as to bridge a portion between an inner wall and the other inner wall of the housing member which are opposed to each other. Halbleitervorrichtung gemäß Anspruch 7, wobei die Breite der Leiterplatten-Plattform so vorgegeben ist, dass sie nicht weniger als 5 mm und nicht mehr als 30 mm beträgt, und die Dicke der Leiterplatten-Plattform so vorgegeben ist, dass sie nicht weniger als 1 mm und nicht mehr als 10 mm beträgt.The semiconductor device according to claim 7, wherein the width of the circuit board platform is set to be not less than 5 mm and not more than 30 mm, and the thickness of the circuit board platform is set to be not less than 1 mm and not more than 10 mm. Halbleitervorrichtung gemäß Anspruch 7, wobei der Abstand in der Höhenrichtung zwischen dem isolierenden Substrat und der Leiterplatten-Plattform so vorgegeben ist, dass er nicht weniger als 3 mm und nicht mehr als 10 mm beträgt.The semiconductor device according to claim 7, wherein the distance in the height direction between the insulating substrate and the circuit board platform is set to be not less than 3 mm and not more than 10 mm. Halbleitervorrichtung gemäß Anspruch 7, wobei ein schräger Bereich, der von einer Vorsprungsspitze der Leiterplatten-Plattform zu dem Gehäuseelement hin in einer solchen Weise geneigt ist, dass er dem isolierenden Substrat nahekommt, auf einer Seite der Leiterplatten-Plattform angeordnet ist, die dem isolierenden Substrat zugewandt ist.The semiconductor device according to claim 7, wherein an oblique portion inclined from a protrusion tip of the circuit board platform toward the housing member in such a manner as to approach the insulating substrate is disposed on a side of the circuit board platform which is the insulating substrate is facing. Halbleitervorrichtung gemäß Anspruch 10, wobei der Neigungswinkel des schrägen Bereiches gegenüber dem isolierenden Substrat nicht kleiner als 5° ist.The semiconductor device according to claim 10, wherein the inclination angle of the oblique portion opposite to the insulating substrate is not smaller than 5 °. Halbleitervorrichtung gemäß Anspruch 1, wobei die Leiterplatten-Plattform integral mit dem Gehäuseelement ausgebildet ist. The semiconductor device according to claim 1, wherein the circuit board platform is integrally formed with the case member. Halbleitervorrichtung gemäß Anspruch 1, wobei die Leiterplatten-Plattform aus dem gleichen Material hergestellt ist wie dem Material des Gehäuseelements, und wobei die Leiterplatten-Plattform an dem Gehäuseelement als eine von dem Gehäuseelement separate Komponente fixiert ist.Semiconductor device according to claim 1, wherein the circuit board platform is made of the same material as the material of the housing member, and wherein the circuit board platform is fixed to the housing member as a component separate from the housing member. Halbleitervorrichtung gemäß Anspruch 1, wobei das Versiegelungsmittel entweder ein Epoxidharz oder ein Siliciumharz ist.A semiconductor device according to claim 1, wherein the sealant is either an epoxy resin or a silicon resin. Halbleitervorrichtung gemäß Anspruch 1, wobei die Grundplatte entweder aus einem organischen oder einem anorganischen Material hergestellt ist.A semiconductor device according to claim 1, wherein the base plate is made of either an organic or an inorganic material.
DE112016000517.2T 2015-01-30 2016-01-08 Semiconductor device Pending DE112016000517T5 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015017000 2015-01-30
JP2015-017000 2015-01-30
PCT/JP2016/050462 WO2016121456A1 (en) 2015-01-30 2016-01-08 Semiconductor device

Publications (1)

Publication Number Publication Date
DE112016000517T5 true DE112016000517T5 (en) 2017-10-19

Family

ID=56543076

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016000517.2T Pending DE112016000517T5 (en) 2015-01-30 2016-01-08 Semiconductor device

Country Status (4)

Country Link
JP (1) JP6054009B1 (en)
CN (1) CN107210291B (en)
DE (1) DE112016000517T5 (en)
WO (1) WO2016121456A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3734653A4 (en) * 2017-12-28 2021-11-10 Kyocera Corporation Wiring board, electronic device, and electronic module

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6625037B2 (en) * 2016-11-17 2019-12-25 三菱電機株式会社 Semiconductor device and method of manufacturing semiconductor device
DE112018003419T5 (en) * 2017-07-03 2020-08-20 Mitsubishi Electric Corporation SEMICONDUCTOR COMPONENT
JP6816691B2 (en) * 2017-09-29 2021-01-20 三菱電機株式会社 Semiconductor device
JP2020013920A (en) * 2018-07-19 2020-01-23 三菱電機株式会社 Semiconductor device and electric power conversion system
JP7074046B2 (en) * 2018-12-21 2022-05-24 株式会社デンソー Semiconductor devices and their manufacturing methods
JP7367352B2 (en) * 2019-06-24 2023-10-24 富士電機株式会社 Semiconductor module, vehicle, and method for manufacturing semiconductor module
JP7170614B2 (en) * 2019-09-18 2022-11-14 株式会社東芝 semiconductor equipment
JP7209615B2 (en) * 2019-11-13 2023-01-20 三菱電機株式会社 semiconductor equipment
WO2024190399A1 (en) * 2023-03-15 2024-09-19 住友電気工業株式会社 Semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060772A (en) * 1997-06-30 2000-05-09 Kabushiki Kaisha Toshiba Power semiconductor module with a plurality of semiconductor chips
JP3410969B2 (en) * 1997-06-30 2003-05-26 株式会社東芝 Semiconductor device
JP4114902B2 (en) * 1999-07-12 2008-07-09 日本インター株式会社 Composite semiconductor device
JP4064741B2 (en) * 2002-06-25 2008-03-19 株式会社日立製作所 Semiconductor device
JP2007329387A (en) * 2006-06-09 2007-12-20 Mitsubishi Electric Corp Semiconductor device
DE112012005746B4 (en) * 2012-01-25 2021-02-18 Mitsubishi Electric Corporation Power semiconductor device
JP2014203978A (en) * 2013-04-05 2014-10-27 三菱電機株式会社 Power module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3734653A4 (en) * 2017-12-28 2021-11-10 Kyocera Corporation Wiring board, electronic device, and electronic module

Also Published As

Publication number Publication date
WO2016121456A1 (en) 2016-08-04
CN107210291A (en) 2017-09-26
JPWO2016121456A1 (en) 2017-04-27
CN107210291B (en) 2019-07-16
JP6054009B1 (en) 2016-12-27

Similar Documents

Publication Publication Date Title
DE112016000517T5 (en) Semiconductor device
DE102014213564B4 (en) Semiconductor device and method for manufacturing the same
DE112013007047B4 (en) semiconductor module
DE102014202651B4 (en) Semiconductor devices and semiconductor module
DE102012224355B4 (en) power module
DE112013007390B4 (en) Semiconductor module, semiconductor device and vehicle
DE112017002961B4 (en) POWER SEMICONDUCTOR
DE112012006656B4 (en) Semiconductor device
DE102009055691B4 (en) The power semiconductor module
DE112015002348T5 (en) Semiconductor device for electrical energy
DE102011076886A1 (en) Power semiconductor device
DE102014223863B4 (en) power semiconductor devices
EP3794641B1 (en) Heat extraction assembly for a semiconductor power module
DE202009000615U1 (en) Molding compound power semiconductor element
DE112017004739T5 (en) Semiconductor unit and power converter
DE102014111786A1 (en) Cooling plate, component comprising a cooling plate, and method of manufacturing a cooling plate
DE112014005420B4 (en) Semiconductor device
DE102018217231A1 (en) Semiconductor device and method of manufacturing the same
DE112017007982B4 (en) Power semiconductor device and manufacturing method of a power semiconductor device
DE102017209119B4 (en) Semiconductor module and power converter
DE102020122125A1 (en) Semiconductor module
DE102018201872B4 (en) Power module
DE112008000743B4 (en) Power module and inverter for vehicles
DE112018003419T5 (en) SEMICONDUCTOR COMPONENT
DE102019201158A1 (en) Semiconductor package

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication