DE112007002454B4

DE112007002454B4 - Schaltungsanordnung, umfassend eine Bias-Stromquelle, und Verfahren zum Betrieb einer Schaltungsanordnung

Info

Publication number: DE112007002454B4
Application number: DE112007002454.2T
Authority: DE
Inventors: Urs Denier
Original assignee: Austriamicrosystems AG
Current assignee: Ams Osram AG
Priority date: 2006-10-13
Filing date: 2007-10-12
Publication date: 2014-03-27
Anticipated expiration: 2027-10-13
Also published as: DE112007002454A5; WO2008043845A1; DE102006048595A1

Abstract

Schaltungsanordnung, aufweisend – eine Bias-Stromquelle (10), umfassend – einen ersten und einem zweiten Ausgang (12, 13) zum Bereitstellen eines ersten und eines zweiten Bias-Stromes (I1, I2), – einen dritten Ausgang (15) zum Bereitstellen einer Referenzspannung (VREF) sowie – einen vierten Ausgang (16) zum Bereitstellen einer von der Versorgungsspannung (VDD) abhängigen Messspannung (VSE) und – eine Rücksetzschaltung (30), umfassend – einen ersten Bias-Stromeingang (31), der mit dem ersten Ausgang (12) der Bias-Stromquelle (10) verbunden ist, – einen Komparator (34), der eingangsseitig mit dem dritten Ausgang (15) der Bias-Stromquelle (10) und mit dem vierten Ausgang (16) der Bias-Stromquelle (10) gekoppelt ist, wobei der Komparator (34) mit dem ersten Bias-Stromeingang (31) der Rücksetzschaltung (30) zur Zuführung des ersten Bias-Stromes (I1) an den Komparator (34) verbunden ist sowie ein Ausgang des Komparators (34) mit einem Ausgang (33) der Rücksetzschaltung (30) gekoppelt ist, und – den Ausgang (33) zum Bereitstellen eines Rücksetzsignals (IRE) in Abhängigkeit einer Versorgungsspannung (VDD), wobei ein Transistor (M2), ein zusätzlicher Transistor (M4) und ein weiteres Bauelement, das als widerstand (20) oder als weiterer Transistor (M22) realisiert ist, eine Serienschaltung der Bias-Stromquelle (10) bilden sowie ein Knoten zwischen dem Transistor (M2) und dem weiteren Bauelement (20, M22) mit dem dritten Ausgang (15) der Bias-Stromquelle (10) und ein Knoten zwischen dem Transistor (M2) und dem zusätzlichen Transistor (M4) mit dem vierten Ausgang (16) der Bias-Stromquelle (10) verbunden sind.

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung, umfassend eine Bias-Stromquelle, und ein Verfahren zum Betrieb einer Schaltungsanordnung.
Schaltungsanordnungen mit einer Bias-Stromquelle finden beispielsweise in analogen Schaltungen Einsatz, bei denen mit Hilfe eines Bias-Stromes ein Arbeitspunkt der analogen Schaltungen eingestellt wird.
Das Dokument ”CMOS Analog Integrated Circuits Based On Weak Inversion Operation”, E. Vittoz et al., IEEE Journal of Solid-State Circuits, Band SC-12, Nr. 3, Juni 1977, Seiten 224 bis 231 beschreibt verschiedene Strom-Referenzschaltungen.
Das Dokument ”A 2-nW 1.1-V Self-Biased Current Reference in CMOS Technology”, E. Camacho-Galeano et al., IEEE Transactions an Circuits and Systems-II: Express Briefs, Band 52, Nr. 2, Februar 2005, Seiten 61 bis 65 befasst sich mit einer selbstjustierenden Stromquelle.
Digitalschaltungen weisen häufig eine Rücksetzschaltung, englisch: power-on reset circuit, auf, die ein Rücksetzsignal nach einem Einschalten einer Versorgungsspannung abgeben.
Das Dokument US 6,204,704 B1 gibt Rücksetzschaltungen mit zwei Invertern an.
Das Dokument US 6,744,291 B2 zeigt Rücksetzschaltungen, deren Schwellwert ausschließlich von einem Transistortyp abhängt.
Dokument US 2005/0280451 A1 beschreibt eine Schaltung, die ein Sperrsignal bereitstellt, falls eine Änderung der Versorgungsspannung detektiert wird. Die Schaltung umfasst eine Stromquelle und einen Komparator. Die Stromquelle stellt zwei Referenzströme und eine Referenzspannung bereit. Der Komparator ist eingangsseitig mit einem Anschluss zum Zuführen eines der Referenzströme, einem Anschluss zum Zuführen der Referenzspannung und einem Abgriff eines aus zwei Widerständen und einem Transistor bestehenden Spannungsteilers, dessen Potential die Versorgungsspannung repräsentiert, verbunden.
Aufgabe der vorliegenden Erfindung ist es, eine Schaltungsanordnung, umfassend eine Bias-Stromquelle, und ein Verfahren zum Betrieb einer Schaltungsanordnung bereitzustellen, die es ermöglichen, einen Bias-Strom vor einem Rücksetzsignal bereitzustellen.
Diese Aufgabe wird mit dem Gegenstand des Patentanspruchs 1 sowie dem Verfahren gemäß dem Patentanspruch 12 gelöst. Weiterbildungen und Ausgestaltungen sind jeweils Gegenstand der abhängigen Ansprüche.
Erfindungsgemäß umfasst eine Schaltungsanordnung eine Bias-Stromquelle und eine Rücksetzschaltung. Die Bias-Stromquelle weist einen ersten und einen zweiten Ausgang auf. Die Rücksetzschaltung umfasst einen ersten Bias-Stromeingang, der mit dem ersten Ausgang der Bias-Stromquelle gekoppelt ist, und einen Ausgang.
An dem ersten Ausgang der Bias-Stromquelle ist ein erster Bias-Strom sowie an dem zweiten Ausgang der Bias-Stromquelle ein zweiter Bias-Strom abgreifbar. Dem ersten Bias-Stromeingang der Rücksetzschaltung wird der erste Bias-Strom zugeleitet. An dem Ausgang der Rücksetzschaltung ist ein Rücksetzsignal abgreifbar, das in Abhängigkeit einer Versorgungsspannung bereitgestellt wird.
Die Bias-Stromquelle umfasst einen dritten Ausgang zum Bereitstellen einer Referenzspannung sowie einen vierten Ausgang zum Bereitstellen einer von der Versorgungsspannung abhängigen Messspannung. Die Rücksetzschaltung umfasst einen Komparator, der eingangsseitig mit dem dritten und dem vierten Ausgang der Bias-Stromquelle gekoppelt ist. Der Komparator ist mit dem ersten Bias-Stromeingang der Rücksetzschaltung zur Zuführung des ersten Bias-Stroms an den Komparator verbunden. Ein Ausgang des Komparators ist mit dem Ausgang der Rücksetzschaltung gekoppelt. Ein Transistor, ein zusätzlicher Transistor und ein weiteres Bauelement, das als Widerstand oder als weiterer Transistor realisiert ist, bilden eine Serienschaltung der Bias-Stromquelle. Weiter sind ein Knoten zwischen dem Transistor und dem weiteren Bauelement mit dem dritten Ausgang der Bias-Stromquelle und ein Knoten zwischen dem Transistor und dem zusätzlichen Transistor mit dem vierten Ausgang der Bias-Stromquelle verbunden.
Es ist ein Vorteil der Schaltungsanordnung, dass zur Erzeugung des Rücksetzsignals der erste Bias-Strom verwendet wird und somit das Rücksetzsignal mit einem eine Schaltung aktivierenden Wert erst dann bereitgestellt wird, wenn der erste Bias-Strom erzeugt ist. Mit Vorteil ist das Rücksetzsignal gegenüber dem Bias-Strom verzögert.
In einer Ausführungsform wird das Rücksetzsignal in Abhängigkeit des ersten Bias-Stroms bereitgestellt.
Die Bias-Stromquelle kann als selbsteinstellende oder selbstjustierende Stromquelle, englisch: self-biased current source, ausgebildet sein.
In einer Ausführungsform ist die Bias-Stromquelle an einem ersten Eingang mit einem Versorgungsspannungsanschluss zum zuleiten einer Versorgungsspannung an die Schaltungsanordnung verbunden. In einer Ausführungsform kann die Referenzspannung einen zu einer Temperatur proportionalen Wert aufweisen. Die Messspannung kann proportional zu der Versorgungsspannung sein. Alternativ kann die Messspannung proportional zu der Versorgungsspannung in einem Bereich der Versorgungsspannung sein. Wiederum alternativ kann die Messspannung linear von der Versorgungsspannung in einem Bereich der Versorgungsspannung abhängig sein und ansonsten einen konstanten Wert aufweisen.
In einer Ausführungsform werden die Referenzspannung und die Messspannung dem Komparator zugeleitet.
In einer Ausführungsform ist der Komparator ausgelegt, ein Vergleichsergebnis in Abhängigkeit eines Vergleichs der Messspannung mit der Referenzspannung abzugeben. In einer bevorzugten Ausführungsform ist der Komparator dazu vorgesehen, das Vergleichsergebnis in Abhängigkeit von einem Vergleich der Messspannung mit einem Umschaltpunkt bereitzustellen, wobei der Umschaltpunkt von der Referenzspannung abhängig sein kann. Der Umschaltpunkt kann ein vorgebbares Vielfaches der Referenzspannung betragen. Das Rücksetzsignal kann bevorzugt in Abhängigkeit des vom Komparator ermittelten Vergleichsergebnisses bereitgestellt werden.
In einer Ausführungsform weist die Rücksetzschaltung eine Treiberstufe auf, die den Komparator mit dem Ausgang der Rücksetzschaltung zum Bereitstellen des Rücksetzsignals koppelt.
Bevorzugt ist die Schaltungsanordnung auf einem Halbleiterkörper realisiert. Die Schaltungsanordnung kann zum Betrieb eines Systems mit analogen und digitalen Schaltungsteilen vorgesehen sein. Eine derartige Schaltungsanordnung kann insbesondere in einer elektronischen Uhr, einer Pulsuhr oder einer Digitalkamera verwendet sein.
Erfindungsgemäß umfasst das Verfahren zum Betrieb der Schaltungsanordnung das Bereitstellen eines ersten und eines zweiten Bias-Stromes, einer Referenzspannung sowie einer Messspannung, welche von einer Versorgungsspannung abhängig ist, durch eine Bias-Stromquelle. Weiter wird der erste Bias-Strom einer Rücksetzschaltung zugeführt. Zusätzlich werden die Referenzspannung und die Messspannung sowie der erste Bias-Strom einem Komparator der Rücksetzschaltung zugeleitet. Darüber hinaus wird das Rücksetzsignal durch die Rücksetzschaltung in Abhängigkeit eines Vergleichsergebnisses des Komparators abgegeben. Dabei bilden ein Transistor, ein zusätzlicher Transistor und ein weiteres Bauelement, das als Widerstand oder als weiterer Transistor realisiert ist, eine Serienschaltung der Bias-Stromquelle. Weiter sind die Referenzspannung an einem Knoten zwischen dem Transistor und dem weiteren Bauelement und die Messspannung an einem Knoten zwischen dem Transistor und dem zusätzlichen Transistor abgreifbar.
Es ist ein Vorteil des Verfahrens, dass aufgrund der zeitlichen Reihenfolge zuerst Schaltungsteile, die vom Bias-Strom versorgt werden, aktiviert werden und danach digitale Schaltungsteile in Betrieb genommen werden, wenn die Vorgänge in den analogen Schaltungsteilen eingeschwungen sind. Mit Vorteil kann die Rücksetzschaltung mittels des ersten Bias-Stromes betrieben werden.
Bevorzugt kann das Rücksetzsignal in Abhängigkeit von der Messspannung und der Referenzspannung gebildet werden.
Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand der Figuren näher erläutert. Funktions- beziehungsweise wirkungsgleiche Bauelemente tragen gleiche Bezugszeichen. Insoweit sich Schaltungsteile oder Bauelemente in ihrer Funktion entsprechen, wird deren Beschreibung nicht in jeder der folgenden Figuren wiederholt.
1 zeigt eine beispielhafte Ausführungsform einer Schaltungsanordnung mit Bias-Stromquelle in einem Blockschaltbild nach dem vorgeschlagenen Prinzip,
2A und 2B zeigen beispielhafte Ausführungsformen von Schaltungsanordnungen nach dem vorgeschlagenen Prinzip und
3 zeigt den zeitlichen Verlauf von Signalen einer Schaltungsanordnung nach dem vorgeschlagenen Prinzip.
1 zeigt eine beispielhafte Ausführungsform einer Schaltungsanordnung nach dem vorgeschlagenen Prinzip in einem Blockschaltbild, die eine Bias-Stromquelle 10, eine Rücksetzschaltung 30 und eine erste sowie eine zweite signalverarbeitende Schaltung 2, 3 umfasst. Die Bias-Stromquelle 10 ist an einem Eingang 11 mit einem Versorgungsspannungsanschluss 9 verbunden. Die Bias-Stromquelle 10 ist an einem ersten Ausgang 12 mit einem ersten Bias-Stromeingang 31 der Rücksetzschaltung 30 und an einem zweiten Ausgang 13 mit der ersten signalverarbeitenden Schaltung 2 verbunden. An einem weiteren Eingang 32 ist die Rücksetzschaltung 30 mit dem Versorgungsanschluss 9 gekoppelt. Die erste und die zweite signalverarbeitende Schaltung 2, 3 sind eingangsseitig mit dem Versorgungsspannungsanschluss 9 verbunden. Die zweite signalverarbeitende Schaltung 3 ist eingangsseitig mit einem Ausgang der ersten signalverarbeitenden Schaltung 2 und mit einem Ausgang 33 der Rücksetzschaltung 30 verbunden. Zwischen den Versorgungsanschluss 9 und einen Bezugspotenzialanschluss 8 ist eine Spannungsquelle 4 geschaltet.
Die Spannungsquelle 4 stellt eine Spannung VSU bereit. An dem Versorgungsanschluss 9 ist eine Versorgungsspannung VDD und an dem Bezugspotenzialanschluss 8 ist ein Bezugspotential VSS abgreifbar. Eine Differenz zwischen einem Potential an dem Versorgungsanschluss 9 und dem Bezugspotenzial VSS ist somit gleich der Spannung VSU. Die Versorgungsspannung VDD wird der Bias-Stromquelle 10, der Rücksetzschaltung 30 sowie der ersten und der zweiten signalverarbeitenden Schaltung 2, 3 zugeleitet. Am ersten Ausgang 12 und am zweiten Ausgang 13 der Bias-Stromquelle 10 ist ein erster beziehungsweise ein zweiter Bias-Strom I1, I2 abgreifbar. Der erste Bias-Strom I1 wird dem ersten Bias-Stromeingang 31 der Rücksetzschaltung 30 zugeführt. Der zweite Bias-Strom I2 wird der ersten signalverarbeitenden Schaltung 2 zugeleitet. Am Ausgang 33 der Rücksetzschaltung 30 ist das Rücksetzsignal IRE abgreifbar, welches der zweiten signalverarbeitenden Schaltung 3 zugeführt wird. Die erste signalverarbeitende Schaltung 2 stellt ausgangsseitig ein Signal DA bereit, das der zweiten signalverarbeitenden Schaltung 3 zugeleitet wird.
Mit Vorteil generiert die Bias-Stromquelle 10 den ersten und den zweiten Bias-Strom I1, I2 nach einem Anschalten der Versorgungsspannung VDD, sodass damit die erste signalverarbeitende Schaltung 2 und die Rücksetzschaltung 30 versorgt sind. Somit kann die erste signalverarbeitende Schaltung 2 auf ihren Betriebszustand einschwingen. Die Rücksetzschaltung 30 generiert das Rücksetzsignal IRE in Abhängigkeit von dem ersten Bias-Strom I1 und der Versorgungsspannung VDD und übergibt zeitverzögert zu der Abgabe des ersten und des zweiten Bias-Stroms I1, I2 das Rücksetzsignal IRE an die zweite signalverarbeitende Schaltung 3. Mit Vorteil ist die Zeitverzögerung zwischen dem Bereitstellen der Bias-Ströme I1, I2 und der Abgabe des Rücksetzsignals IRE so eingestellt, dass die erste signalverarbeitende Schaltung 2 das Ausgangssignal DA mit eingeschwungenen Werten bereitstellt, ehe die zweite signalverarbeitende Schaltung 3 das Signal DA weiterverarbeitet. Somit ist sichergestellt, dass die zweite signalverarbeitende Schaltung 3 keine Signale verarbeitet, die von einer ersten signalverarbeitenden Schaltung 2 in einem nicht eingeschwungenen Zustand ausgangsseitig abgegeben werden. Mit Vorteil werden somit fehlerhafte Ergebnisse an einem Ausgang der zweiten signalverarbeitenden Schaltung 3 vermieden.
2A zeigt eine beispielhafte Ausführungsform einer Schaltungsanordnung nach dem vorgeschlagenen Prinzip, die eine Weiterbildung der Schaltungsanordnung gemäß 1 ist. Die Schaltungsanordnung weist die Bias-Stromquelle 10 und die Rücksetzschaltung 30 auf. Die Bias-Stromquelle 10 umfasst ein Mittel zur Arbeitspunkteinstellung 14. Die Rücksetzschaltung 30 umfasst einen Komparator 34, der mit einem Mittel zum Einstellen einer Hysterese 35 gekoppelt ist. Der Komparator 34 ist über eine Treiberstufe 36 mit dem Ausgang 33 der Rücksetzschaltung 30 gekoppelt.
Die Bias-Stromquelle 10 weist einen ersten und bis einen neunten M1 bis M9 auf. Der erste Transistor M1 und der dritte Transistor M3 sind in einer ersten Serienschaltung zwischen den Eingang 11 der Bias-Stromquelle 10 und den Bezugspotenzialanschluss 8 geschaltet. Der erste Transistor M1 ist mit dem Bezugspotenzialanschluss 8 verbunden. Der dritte Transistor M3 ist mit dem Eingang 11 verbunden. Der zweite Transistor M2, der vierte Transistor M4 und ein Widerstand 20 bilden eine zweite Serienschaltung. Dabei ist der vierte Transistor M4 mit dem Eingang 11 der Bias-Stromquelle 10 und der Widerstand 20 mit dem Bezugspotenzialanschluss 8 gekoppelt. Der zweite Transistor M2 verbindet den vierten Transistor M4 mit dem Widerstand 20. Ein Steueranschluss des zweiten Transistors M2 ist mit einem Steueranschluss des ersten Transistors M1 sowie einem Knoten zwischen dem ersten und dem dritten Transistor M1, M3 verbunden. Ein Steueranschluss des dritten Transistors M3 ist mit einem Steueranschluss des vierten Transistors M4 und einem Knoten zwischen dem vierten Transistor M4 und dem zweiten Transistor M2 verbunden. Der Widerstand 20 ist als Chipwiderstand auf einem Halbleiterkörper realisiert, welcher die Schaltungsanordnung umfasst.
Der fünfte bis neunte Transistor M5 bis M9 ist jeweils an einem Steueranschluss mit den Steueranschlüssen des dritten und des vierten Transistors M3, M4 verbunden. Ein erster Anschluss des fünften bis neunten Transistors M5 bis M9 ist mit dem Eingang 11 verbunden. Ein zweiter Anschluss des sechsten Transistors M6 umfasst den ersten Ausgang 12 der Bias-Stromquelle 10. Ein zweiter Anschluss des neunten Transistors M9 umfasst den zweiten Ausgang 13 der Bias-Stromquelle 10. Ein Knoten zwischen dem zweiten Transistor M2 und dem Widerstand 20 ist mit einem dritten Ausgang 15 der Bias-Stromquelle 10 und ein Knoten zwischen dem zweiten Transistor M2 und dem vierten Transistor M4 ist mit einem vierten Ausgang 16 der Bias-Stromquelle 10 verbunden. Der zweite Anschluss des siebten und des achten Transistors M7, M8 ist mit einem fünften und einem sechsten Ausgang 17, 18 der Bias-Stromquelle 10 verbunden. Das Mittel zur Arbeitspunkteinstellung 14 weist einen zehnten, einen elften und den fünften Transistor M5, M10, M11 auf. Der zehnte Transistor M10 ist zwischen der ersten und der zweiten Serienschaltung der Bias-Stromquelle 10 geschaltet. Ein erster Anschluss des zehnten Transistors M10 ist mit dem Knoten zwischen dem vierten Transistors M4 und dem zweiten Transistor M2 und ein zweiter Anschluss des zehnten Transistors M10 ist mit dem Knoten zwischen dem ersten und dem dritten Transistor M1, M3 verbunden. Der erste Anschluss des fünften Transistors M5 ist mit dem Eingang 11 und ein zweiter Anschluss des fünften Transistors M5 ist mit einem ersten Anschluss und einem Steueranschluss des elften Transistors M11 verbunden. Ein zweiter Anschluss des elften Transistors M11 ist mit dem Bezugspotenzialanschluss 8 verbunden. Ein Steueranschluss des zehnten Transistors M10 ist mit einem Knoten zwischen dem elften und dem fünften Transistor M5, M11 und mit einem Ausgang 19 der Bias-Stromquelle 10 verbunden.
Der Komparator 34 der Rücksetzschaltung 30 weist einen 12. bis 17. Transistor M12 bis M17 auf. Der Komparator 34 umfasst eine erste Serienschaltung, aufweisend den 12. bis 14. Transistor M12 bis M14, die zwischen einem ersten Bias-Stromeingang 31 der Rücksetzschaltung 30 und dem Bezugspotenzialanschluss 8 geschaltet sind. Der erste Bias-Stromeingang 31 ist mit dem ersten Ausgang 12 der Bias-Stromschaltung 10 verbunden. In der ersten Serienschaltung ist der 13. Transistor M13 zwischen den 12. und den 14. Transistor M12, M14 geschaltet. Ein Steueranschluss des 12. Transistors M12 ist mit einem Anschluss des 12. Transistors M12 und ein Steueranschluss des 14. Transistors M14 ist mit einem Anschluss des 14. Transistors M14 verbunden. Ein Steueranschluss des 13. Transistors M13 ist mit dem vierten Ausgang 16 der Bias-Stromquelle 10 verbunden. Eine zweite Serienschaltung des Komparators 34 umfasst den 15. bis 17. Transistor M15 bis M17 und ist zwischen einem weiteren Bias-Stromeingang 37 der Rücksetzschaltung 30 und dem Bezugspotenzialanschluss 8 geschaltet. Der weitere Bias-Stromeingang 37 der Rücksetzschaltung 30 ist mit einem Ausgang 17 der Bias-Stromquelle 10 verbunden. Ein Steueranschluss des 17. Transistors M17 ist an einem Anschluss des 17. Transistors M17 angeschlossen. Ein Steueranschluss des 16. Transistors M16 ist mit dem dritten Ausgang 15 der Bias-Stromquelle 10 verbunden. Zur Kopplung der ersten und der zweiten Serienschaltung des Komparators 34 ist ein Steueranschluss des 12. Transistors M12 mit einem Steueranschluss des 15. Transistors M15 verbunden.
Das Mittel zum Einstellen einer Hysterese 35 ist mit dem Komparator 34 gekoppelt und umfasst einen 18. und einen 19. Transistor M18, M19. Der 18. Transistor M18 ist an einen Steueranschluss mit dem Steueranschluss des 15. Transistors M15 verbunden. Ein erster Anschluss des 18. Transistors M18 ist mit einem Knoten zwischen dem 15. und dem 16. Transistor M15, M16 verbunden. Ein zweiter Anschluss des 18. Transistors M18 ist über den 19. Transistor M19 mit dem weiteren Bias-Stromeingang 37 der Rücksetzschaltung 30 verbunden.
Die Treiberstufe 36 des Komparators 34 weist einen 20. und einen 21. Transistor M20, M21 sowie einen Inverter 39 auf. Die Treiberschaltung 36 umfasst zusätzlich einen Kondensator 40. Der 21. Transistor M21 ist zwischen einem zusätzlichen Bias-Stromeingang 38 der Rücksetzschaltung 30 und dem Bezugspotenzialanschluss 8 geschaltet. Der zusätzliche Bias-Stromeingang 38 der Rücksetzschaltung 30 ist mit dem Ausgang 18 der Bias-Stromquelle 10 verbunden. Ein Steueranschluss des 21. Transistors M21 ist mit einem Steueranschluss des 17. Transistors M17 verbunden. Ein Steueranschluss des 19. Transistors M19 ist mit dem zusätzlichen Bias-Stromeingang 38 der Rücksetzschaltung 30, einem Anschluss des 20. Transistors 20, einem Anschluss des 12. Transistors M21 und eines Eingangs des Inverters 39 verbunden. Der 20. Transistor M20 ist an einem Steueranschluss mit dem Ausgang 19 der Bias-Stromquelle 10 verbunden. Der Ausgang 33 der Rücksetzschaltung 30 ist mit einem Ausgang des Inverters 39 verbunden. Der Kondensator 40 ist zwischen dem Eingang des Inverters 39 und dem Bezugspotenzialanschluss 8 geschaltet.
Der dritte und der vierte Transistor M3, M4 der Bias-Stromquelle 10 bilden einen Stromspiegel. Der erste bis vierte Transistor M1 bis M4 sowie der Widerstand 20 bilden eine selbstjustierende Bias-Stromquelle. Die vier Transistoren M1 bis M4 bilden eine Stromschleife mit einem Verstärkungsfaktor, der höher als 1 ist. Daher steigt nach dem Anschalten der Versorgungsspannung VDD der Strom in den beiden Serienschaltungen der Bias-Stromquelle 10 an, bis der Verstärkungsfaktor der Schleife mittels des Widerstands 20 auf 1 herabgesetzt wird. Eine Spannung VST ist an dem Knoten zwischen dem ersten und dem dritten Transistor M1, M3 abgreifbar. An dem Knoten zwischen dem Widerstand 20 und dem zweiten Transistor M2 ist eine Referenzspannung VREF abgreifbar, die proportional zur Umgebungstemperatur ist, sofern sich der erste und der zweite Transistor M1, M2 in einem Betriebszustand mit einer schwachen Inversion befinden. Die Bias-Stromquelle 10 hat zwei stabile Arbeitspunkte. Im ersten Arbeitspunkt ist der Strom in beiden Serienschaltungen null. Es tritt daher keine Spannung über dem Widerstand 20 auf. Im zweiten Arbeitspunkt hat die Bias-Stromquelle ihren Gleichgewichtszustand erreicht, der oben beschrieben ist. Die Stromschleife startet selbsttätig aufgrund von Leckströmen. Um das Einschwingen zu unterstützen und einen schnellen Einschwingvorgang zu erzielen, ist das Mittel 14 zum Einstellen eines Arbeitspunktes vorgesehen. Das Mittel 14 zum Einstellen eines Arbeitspunktes ermöglicht einen kontrollierten Start der Bias-Stromquelle 10. Die Anschaltzeit der Bias-Stromquelle 10 ist insbesondere für niedrige Temperaturen verkleinert, da bei niedrigen Temperaturen die Leckströme niedrige Werte aufweisen. Somit ist die Anschaltzeit näherungsweise unabhängig von der gewählten Integrationstechnologie und Prozessvariante.
Der elfte Transistor M11 ist mit einem kleinen Verhältnis von Weite zu Länge W/L ausgebildet. Die Spannung an dem zweiten Anschluss des elften Transistors M11, welcher als Drain-Anschluss realisiert ist, ist näherungsweise null, sofern kein Strom in der Stromschleife der Bias-Stromquelle 10 fließt. Ohne Strom in der Stromschleife wird eine Spannung an dem Steueranschluss des zehnten Transistors M10 auf das Bezugspotenzial VSS gezogen. Dadurch wird der zehnte Transistor M10 angeschaltet und injiziert Strom in den zweiten Anschluss des ersten Transistors M1 derart, dass die Stromschleife startet. Nach dem Erreichen des Gleichgewichts leitet der fünfte Transistor M5 und erzeugt eine Spannung über den als Diode geschalteten elften Transistor M11. Sofern sich auch der Steueranschluss des zehnten Transistors M10 auf dem Potenzial der Versorgungsspannung VDD befindet, wird das Mittel 14 zur Arbeitspunktseinstellung deaktiviert. Nach einem Anschalten der Versorgungsspannung VDD und einem rampenförmigen Ansteigen der Versorgungsspannung VDD steigt der Spannungsabfall über dem vierten Transistor M4 an, bis die Stromschleife einen Verstärkungsfaktor von 1 aufweist. Aus diesem Grunde bleibt die Referenzspannung VREF auf einem konstanten Wert. Hingegen steigt eine Messspannung VSE, die an dem zweiten Anschluss des zweiten Transistors M2 abgreifbar ist, mit der Versorgungsspannung VDD an.
Der 13. und der 16. Transistor M13, M16 bilden zwei Mittel zum Verschieben des Spannungsniveaus der Referenzspannung VREF und der Messspannung VSE, um die Spannungen VC_N und VC_P erzeugen. Der 13. und der 16. Transistor M13, M16 sind nicht miteinander abgeglichen, sondern weisen einen Verstärkerfaktorverhältnis n:1 mit n > 1 zueinander auf. Der Komparator 34 umfasst einen differenziellen Stromeingang zwischen dem Source-Anschluss des 12. Transistors M12 und dem Source-Anschluss des 15. Transistors M15. Eine positive Eingangsspannung VC_P des Komparators 34 ist am ersten Anschluss des 15. Transistors M15, eine negative Eingangsspannung des Komparators 34 VC_N ist an dem Source-Anschluss des 12. Transistors M12 abgreifbar. Das Ausgangssignal des Komparators 34 wird in einer Strombetriebsart mittels des achten, des 17. und des 21. Transistors M8, M17, M21 extrahiert. Mit diesen Transistoren wird sowohl der Verstärkungsfaktor als auch der Aussteuerbereich, englisch: output voltage swing, des Komparators 34 erhöht. Eine Ausgangsspannung VC_OUT des Komparators 34 ist an dem Eingang des Inverters 39 abgreifbar.
Der Inverter 39 stellt ein invertiertes Signal, das gegenüber dem Ausgangssignal des Komparators 34 invertiert ist, als das Rücksetzsignal IRE bereit.
Weist das Versorgungsspannung VDD einen Wert niedriger als einen ersten Schwellwert VTHP auf, so ist die Spannung VC_N an der Source des 13. Transistors M13 niedriger als die Komparatorspannung VC_P am Source des 16. Transistors M16. Daraus ergibt sich eine positive Differenzspannung an dem Eingang des Komparators 34, sodass das Ausgangssignal VC_OUT des Komparators 34 auf einem hohen Signalniveau ist und das Rücksetzsignal IRE niedrig bleibt. Sobald die Versorgungsspannung VDD gleich oder größer dem ersten Schwellwert VTHP ist, tritt eine negative Differenzspannung an dem Eingang des Komparators 34 auf, sodass das Komparator-Ausgangssignal VC_OUT niedrig eingestellt wird.
Der 20. Transistor M20 wird für den Start eingesetzt, um parasitäre Kondensatoren, die an den Ausgang des Komparators 34 gekoppelt sind, zu laden. Die parasitären Kondensatoren werden durch den Kondensator 40 repräsentiert. Der neunte Transistor M9 stellt den zweiten Bias-Strom I2, der von der Bias-Stromquelle 10 erzeugt wird, bereit.
Mit Vorteil wird mit dem Mittel 35 zum Einstellen einer Hysterese des Komparators 34 ein erster Schwellwert VTHP oder ein zweiter Schwellwert VTHN eingestellt. Der erste Schwellwert VTHP bewirkt ein Umschalten des Komparators 34 bei einem Anstieg der Versorgungsspannung VDD. Hingegen bewirkt der zweite Schwellwert VTHN, der niedriger als der erste Schwellwert VTHP eingestellt ist, ein Umschalten des Komparators 34 bei einer sinkenden Versorgungsspannung. Aufgrund der Hysterese werden mehrere aufeinanderfolgende Rücksetzsignale RE vermieden. Auch wenn die Versorgungsspannung VDD um den ersten Schwellwert VTHP herum schwankt, bleibt das Rücksetzsignal RE auf einem hohen Niveau, bis die Versorgungsspannung VDD unter den zweiten Schwellwert fällt.
In einer alternativen Ausführungsform kann dem Inverter 39 ein weiterer Inverter 41 nachgeschaltet sein, an dessen Ausgang ein weiteres Rücksetzsignal RE abgreifbar ist, welches das inverse Signal zu dem Rücksetzsignal IRE ist.
In einer alternativen Ausführungsform ist ein weiterer Kondensator 43 mit einem vorgebbaren Wert zwischen dem Eingang des Inverters 39 und dem Bezugspotentialanschluss 8 geschaltet. Mit Vorteil kann mittels der Höhe des Kapazitätswertes des Kondensators 43 das Rücksetzsignal IRE und das inverse Rücksetzsignal RE weiter gegenüber dem Anstieg der Versorgungsspannung VDD beziehungsweise dem Anstieg des ersten und des zweiten Bias-Stroms I1, I2 verzögert werden.
2B zeigt eine weitere beispielhafte Ausführungsform der Schaltungsanordnung nach dem vorgeschlagenen Prinzip, welche eine Weiterbildung der Schaltungsanordnung gemäß 2A ist. In der Ausführungsform gemäß 2B ist kein Widerstand 20 vorgesehen. 2B zeigt somit eine Bias-Stromquelle 10 und damit eine Schaltungsanordnung, welche widerstandsfrei ist. Stattdessen umfasst die Bias-Stromquelle 10 einen 22. bis 24. Transistor M22 bis M24, die seriell zueinander zwischen dem Eingang 11 der Bias-Stromquelle 10 und dem Bezugspotenzialanschluss 8 geschaltet sind. Ein Steueranschluss des 23. Transistors M23 ist mit dem Steueranschluss des vierten Transistors M4 verbunden. Ein erster Anschluss des 23. Transistors M23 ist mit dem Eingang 11 der Stromquelle 10 verbunden. Ein erster Anschluss des 22. Transistors M22 ist mit dem Bezugspotenzialanschluss 8 verbunden. Zwischen dem 22. Transistor M22 und dem 23. Transistor M23 ist der 24. Transistor M24 geschaltet. Ein Steueranschluss des 24. Transistors M24 ist mit einem Steueranschluss des 22. Transistors M22 und mit einem Knoten zwischen dem 23. und dem 24. Transistor M23, M24 verbunden.
Der Widerstand 20, welcher in der Schaltungsanordnung gemäß 2A vorgesehen ist, ist somit im Wesentlichen durch den 22. Transistor M22 ersetzt, wobei der 22. Transistor M22 ein Steuersignal erhält, das mittels dieser Serienschaltung generiert wird.
Mit Vorteil wird mittels der Bias-Stromquelle 10 gemäß 2B der Widerstand 20 vermieden, der für niedrige Bias- beziehungsweise niedrige Versorgungsströme auf einen sehr hohen Wert ansteigen würde. Dies reduziert die benötigte Chipfläche.
In einer Ausführungsform weist der 22. Transistor M22 einen hohen Wert für die Kanallänge auf. Damit weist der 22. Transistor M22 ein niedriges Weite-zu-Länge-Verhältnis W/L auf. In dieser Ausführungsform ist der 22. Transistor M22 eingestellt, in dem Triodenbereich der Kennlinie betrieben zu werden. Mit Vorteil ergibt sich daraus ein hoher Widerstandswert der Schaltungsanordnung, sodass der Stromverbrauch und damit der Leistungsverbrauch deutlich reduziert sind.
3A bis 3E zeigen beispielhafte Signalverläufe, wie sie in Schaltungsanordnungen in den vorangegangenen Figuren auftreten können. 3A zeigt einen möglichen Verlauf der Versorgungsspannung VDD. Die Versorgungsspannung VDD steigt linear von einem Zeitpunkt t0 bis zu einem Zeitpunkt t4 an, bleibt auf einem Maximalwert VDDNOM bis zu einem Zeitpunkt t5 und fällt bis zu einem Zeitpunkt t8 linear auf 0 V.
3B zeigt die Messspannung VSE und die Referenzspannung VREF. Beide Spannungen VREF, VSE steigen linear ab einem Zeitpunkt t1, der zwischen dem Zeitpunkt t0 und dem Zeitpunkt t4 liegt, an. Ab dem Zeitpunkt t2 weist die Referenzspannung VREF einen annähernd konstanten Wert auf, während die Messspannung VSE weiter bis zum Zeitpunkt t4 ansteigt. Die Messspannung VSE fällt ab dem Zeitpunkt t5 ab. Die Referenzspannung VREF bleibt über einen größeren Zeitraum konstant als die Messspannung VSE und fällt erst nach einem Zeitpunkt t6 ab. Die Messspannung VSE ist somit linear von der Versorgungsspannung VDD zwischen dem Zeitpunkt t1 und einem Zeitpunkt t7 abhängig. Vor dem Zeitpunkt t1 und nach dem Zeitpunkt t7 haben die Messspannung VSE und die Referenzspannung VREF einen konstanten Wert von 0 Volt.
3C zeigt die Komparatorspannungen VC_P und VC_N. In dem Zeitraum zwischen dem Zeitpunkt t0 und dem Zeitpunkt t3 ist die Komparatorspannung VC_P größer, zwischen dem Zeitpunkt t3 und dem Zeitpunkt t6 ist sie kleiner und ab dem Zeitpunkt t6 ist sie wiederum größer als die Komparatorspannung VC_N.
3D zeigt die Rücksetzspannung IRE als analogen Wert. Die Rücksetzspannung IRE hat einen Wert von 0 V in den Zeiträumen, in denen die Komparatorspannung VC_P größer als die Komparatorspannung VC_N ist. Am Zeitpunkt t3 steigt die Rücksetzspannung IRE sprunghaft an. Zwischen dem Zeitpunkt t3 und dem Zeitpunkt t4 steigt die Rücksetzspannung IRE parallel mit der Versorgungsspannung VDD an und ist in dem Zeitraum zwischen dem Zeitpunkt t4 und dem Zeitpunkt t5 konstant. Ab dem Zeitpunkt t5 fällt die Rücksetzspannung von dem Maximalwert VDDNOM ab und wird zu dem Zeitpunkt t6 auf 0 V zurückgeschaltet. In 3D ist die Hysterese VHYST eingezeichnet, die zwischen dem ersten und dem zweiten Schwellwert VTHP, VTHN auftritt.
3E zeigt die Rücksetzspannung IRE sowie die von der Rücksetzspannung abgeleitete weitere Rücksetzspannung RE als digitalen Wert in Abhängigkeit von der Zeit. Die Rücksetzspannung IRE hat einen Wert 1 zwischen dem Zeitpunkt t3 und dem Zeitpunkt t6 und ist in den weiteren Zeiträumen auf dem Wert O. Die weitere Rücksetzspannung RE hat in dem Zeitraum zwischen t3 und t6 den Wert 0 und ansonsten den Wert 1. Der erste und der zweite Bias-Strom I1, I2, die in den 3A bis 3E nicht eingezeichnet sind, erreichen näherungsweise einen konstanten Wert ab dem Zeitpunkt t2, an dem ebenfalls die Referenzspannung VREF ihren konstanten Wert erreicht. Somit ist das Auftreten des Rücksetzsignals IRE um die Zeitdauer zwischen t2 und t3 gegenüber dem Auftreten des ersten und zweiten Bias-Stroms I1, I2 mit einem stabilen Wert verzögert.
Bezugszeichenliste

2: erste signalverarbeitende Schaltung
3: zweite signalverarbeitende Schaltung
4: Spannungsquelle
5: Ausgang
8: Bezugspotentialanschluss
9: Versorgungsanschluss
10: Bias-Stromquelle
11: Eingang
12: erster Bias-Strom-Ausgang
13: zweiter Bias-Strom-Ausgang
14: Mittel zur Arbeitspunkteinstellung
15, 16, 17, 18, 19: Ausgang
20: Widerstand
30: Rücksetzschaltung
31: Bias-Stromeingang
32: Eingang
33: Ausgang
35: Mittel zum Einstellen einer Hysterese
36: Treiberstufe
37: weiterer Bias-Stromeingang
38: zusätzlicher Bias-Stromeingang
40: Kondensator
41: weiterer Kondensator
DA: Datensignal
I1: erster Bias-Strom
I2: zweiter Bias-Strom
M1 bis M24: Transistor
IRE: Rücksetzsignal
RE: weiteres Rücksetzsignal
t: Zeit
t0 bis t8: Zeitpunkt
VB: Spannung
VC_N: negative Eingangsspannung
VC_P: positive Eingangsspannung
VC_OUT: Komparatorausgangsspannung
VDD: Versorgungsspannung
VDDNOM: nominelle Versorgungsspannung
VREF: Referenzspannung
VSE: Messspannung
VST: Spannung
VSU: Spannung
VSS: Bezugspotential
VTHN: erster Schwellwert
VTHP: zweiter Schwellwert

Claims

Schaltungsanordnung, aufweisend – eine Bias-Stromquelle (10), umfassend – einen ersten und einem zweiten Ausgang (12, 13) zum Bereitstellen eines ersten und eines zweiten Bias-Stromes (I1, I2), – einen dritten Ausgang (15) zum Bereitstellen einer Referenzspannung (VREF) sowie – einen vierten Ausgang (16) zum Bereitstellen einer von der Versorgungsspannung (VDD) abhängigen Messspannung (VSE) und – eine Rücksetzschaltung (30), umfassend – einen ersten Bias-Stromeingang (31), der mit dem ersten Ausgang (12) der Bias-Stromquelle (10) verbunden ist, – einen Komparator (34), der eingangsseitig mit dem dritten Ausgang (15) der Bias-Stromquelle (10) und mit dem vierten Ausgang (16) der Bias-Stromquelle (10) gekoppelt ist, wobei der Komparator (34) mit dem ersten Bias-Stromeingang (31) der Rücksetzschaltung (30) zur Zuführung des ersten Bias-Stromes (I1) an den Komparator (34) verbunden ist sowie ein Ausgang des Komparators (34) mit einem Ausgang (33) der Rücksetzschaltung (30) gekoppelt ist, und – den Ausgang (33) zum Bereitstellen eines Rücksetzsignals (IRE) in Abhängigkeit einer Versorgungsspannung (VDD), wobei ein Transistor (M2), ein zusätzlicher Transistor (M4) und ein weiteres Bauelement, das als widerstand (20) oder als weiterer Transistor (M22) realisiert ist, eine Serienschaltung der Bias-Stromquelle (10) bilden sowie ein Knoten zwischen dem Transistor (M2) und dem weiteren Bauelement (20, M22) mit dem dritten Ausgang (15) der Bias-Stromquelle (10) und ein Knoten zwischen dem Transistor (M2) und dem zusätzlichen Transistor (M4) mit dem vierten Ausgang (16) der Bias-Stromquelle (10) verbunden sind.
Schaltungsanordnung nach Anspruch 1, wobei die Bias-Stromquelle (10) als selbsteinstellende Stromquelle realisiert ist.
Schaltungsanordnung nach Anspruch 1 oder 2, wobei die Bias-Stromquelle (10) ein Mittel (14) zur Arbeitspunkteinstellung der Bias-Stromquelle (10) umfasst.
Schaltungsanordnung nach einem der Ansprüche 1 bis 3, wobei der Komparator (34) ausgelegt ist, ein Vergleichsergebnis (VC_OUT) in Abhängigkeit von einem Vergleich der Messspannung (VSE) mit einem Umschaltpunkt bereitzustellen, der von der Referenzspannung (VREF) abhängt.
Schaltungsanordnung nach Anspruch 4, wobei die Rücksetzschaltung (30) ein Mittel (35) zum Einstellen einer Hysterese (VHYST) des Komparators (34) umfasst.
Schaltungsanordnung nach einem der Ansprüche 1 bis 5, wobei die Rücksetzschaltung (30) eine Treiberstufe (36) umfasst, die eingangsseitig mit dem Komparator (34) und ausgangsseitig mit dem Ausgang (33) der Rücksetzschaltung (30) zum Bereitstellen des Rücksetzsignals (IRE) verbunden ist.
Schaltungsanordnung nach Anspruch 6, wobei die Treiberstufe (36) ein Mittel (43) zum Bereitstellen des Rücksetzsignals (IRE) mit einer vorgebbaren zeitlichen Verzögerung umfasst.
Schaltungsanordnung nach einem der Ansprüche 1 bis 7, wobei die Schaltungsanordnung eine erste signalverarbeitende Schaltung (2) umfasst, die eingangsseitig mit dem zweiten Ausgang (13) der Bias-Stromquelle (10) zum Zuführen des zweiten Bias-Stromes (I2) an die erste signalverarbeitende Schaltung (2) verbunden ist und ausgelegt ist, an einem Ausgang ein Ausgangssignal (DA) bereitzustellen.
Schaltungsanordnung nach Anspruch 8, wobei die Schaltungsanordnung eine zweite signalverarbeitende Schaltung (3) umfasst, die eingangsseitig mit dem Ausgang (33) der Rücksetzschaltung (30) zum Zuführen des Rücksetzsignales (IRE) an die zweite signalverarbeitende Schaltung (3) und die eingangsseitig mit dem Ausgang der ersten signalverarbeitenden Schaltung (2) zur Weiterverarbeitung des Ausgangssignals (DA) verbunden ist.
Schaltungsanordnung nach Anspruch 9, wobei die erste signalverarbeitende Schaltung (2) analoge Schaltungsteile und die zweite signalverarbeitende Schaltung (3) digitale Schaltungsteile umfasst.
Schaltungsanordnung nach einem der Ansprüche 1 bis 10, wobei die Messspannung (VSE) proportional zu der Versorgungsspannung (VDD) in einem Bereich der Versorgungsspannung (VDD) ist.
Verfahren zum Betrieb einer Schaltungsanordnung, umfassend folgende Schritte: – Bereitstellen eines ersten und eines zweiten Bias-Stromes (I1, I2), einer Referenzspannung (VREF) sowie einer Messspannung (VSE), welche von einer Versorgungsspannung (VDD) abhängig ist, durch eine Bias-Stromquelle (10), – Zuleiten des ersten Bias-Stromes (I1) an eine Rücksetzschaltung (30), – Zuleiten der Referenzspannung (VREF), der Messspannung (VSE) und des ersten Bias-Stromes (I1) an einen Komparator (34) der Rücksetzschaltung (30) und – Bereitstellen eines Rücksetzsignals (IRE) durch die Rücksetzschaltung (30) in Abhängigkeit eines Vergleichsergebnisses des Komparators (34), wobei ein Transistor (M2), ein zusätzlicher Transistor (M4) und ein weiteres Bauelement, das als Widerstand (20) oder als weiterer Transistor (M22) realisiert ist, eine Serienschaltung der Bias-Stromquelle (10) bilden sowie die Referenzspannung (VREF) an einem Knoten zwischen dem Transistor (M2) und dem weiteren Bauelement (20, M22) und die Messspannung (VSE) an einem Knoten zwischen dem Transistor (M2) und dem zusätzlichen Transistor (M4) abgreifbar sind.
Verfahren nach Anspruch 12, wobei das Rücksetzsignal (IRE) mit einer einstellbaren Verzögerung nach dem ersten und/oder dem zweiten Bias-Strom (I1, I2) bereitgestellt wird.
Verfahren nach Anspruch 12 oder 13, wobei der erste Bias-Strom (I1) ein konstantes Stromhöhen-Verhältnis zu dem zweiten Bias-Strom (I2) aufweist.
Verfahren nach einem der Ansprüche 12 bis 14, wobei die Messspannung (VSE) proportional zu der Versorgungsspannung (VDD) in einem Bereich der Versorgungsspannung (VDD) ist.