DE112005002852B4 - Passivation structure with voltage equalization loops - Google Patents

Passivation structure with voltage equalization loops Download PDF

Info

Publication number
DE112005002852B4
DE112005002852B4 DE112005002852.6T DE112005002852T DE112005002852B4 DE 112005002852 B4 DE112005002852 B4 DE 112005002852B4 DE 112005002852 T DE112005002852 T DE 112005002852T DE 112005002852 B4 DE112005002852 B4 DE 112005002852B4
Authority
DE
Germany
Prior art keywords
closed loop
loop
semiconductor device
passivation structure
resistance material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112005002852.6T
Other languages
German (de)
Other versions
DE112005002852T5 (en
Inventor
Niraj Ranjan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of DE112005002852T5 publication Critical patent/DE112005002852T5/en
Application granted granted Critical
Publication of DE112005002852B4 publication Critical patent/DE112005002852B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/965—Shaped junction formation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Halbleiter-Bauelement, das Folgendes umfasst:
einen Halbleiterkörper eines ersten Leitfähigkeitstyps,
ein in dem Halbleiterkörper ausgebildetes aktives Gebiet, das ein Gebiet eines zweiten Leitfähigkeitstyps enthält, das in der Nähe der äußeren Grenze des aktiven Gebietes endet, und
eine Passivierungsstruktur, die um das aktive Gebiet herum angeordnet ist und
ein durchgängiges Band aus Widerstandsmaterial mit im Wesentlichen gleichmäßiger Breite, wobei sich das durchgängige Band nach einer Umrundung des aktiven Gebietes mit sich selbst kreuzt und eine erste geschlossene Schleife aus einem Widerstandsmaterial bildet, die als innere Grenze der Passivierungsstruktur dient, ein schleifenbildendes Band aus dem Widerstandsmaterial aufweist, das die erste geschlossene Schleife unter Bildung von Schleifen umgibt, ohne sich zu kreuzen, wobei das durchgängige Band sich ein zweites Mal mit sich selbst kreuzt und um die erste geschlossene Schleife herum eine zweite geschlossene Schleife aus dem Widerstandsmaterial bildet, die als äußere Grenze der Passivierungsstruktur dient,
wobei das schleifenbildende Band an einem Ende von dem Außenrand der ersten geschlossenen Schleife aus verläuft und an seinem anderen Ende an dem Innenrand der zweiten geschlossenen Schleife endet.

Figure DE112005002852B4_0000
A semiconductor device comprising:
a semiconductor body of a first conductivity type,
an active region formed in the semiconductor body and containing a region of a second conductivity type which ends in the vicinity of the outer boundary of the active region, and
a passivation structure arranged around the active area and
a continuous band of resistance material with a substantially uniform width, the continuous band crossing itself after a circumnavigation of the active area and forming a first closed loop made of a resistance material, which serves as the inner boundary of the passivation structure, a loop-forming band made of the resistance material which surrounds the first closed loop to form loops without crossing, the continuous band crossing itself a second time and forming a second closed loop of the resistive material around the first closed loop, acting as the outer boundary serves the passivation structure,
wherein the loop-forming tape extends at one end from the outer edge of the first closed loop and ends at the other end at the inner edge of the second closed loop.
Figure DE112005002852B4_0000

Description

Die vorliegende Erfindung betrifft ein Halbleiter-Bauelement und insbesondere ein Halbleiter-Bauelement, das eine Randpassivierungsstruktur aufweist.The present invention relates to a semiconductor component and in particular to a semiconductor component which has an edge passivation structure.

Ein typisches Halbleiter-Bauelement weist in der Regel ein aktives Gebiet auf, das an einem pn-Übergang endet.A typical semiconductor component usually has an active region that ends at a pn junction.

Die Durchschlagsspannung eines in einem Substrat ausgebildeten pn-Übergangs ist in der Regel geringer als ihr theoretischer Grenzwert, da bestimmte Stellen an dem pn-Übergang dazu neigen, stärkere elektrische Felder zu entwickeln. Der pn-Übergang an dem Abschlussrand des aktiven Gebietes eines Bauelements ist beispielsweise insbesondere an Stellen mit geringem Krümmungsradius stärkeren elektrischen Feldern ausgesetzt.The breakdown voltage of a pn junction formed in a substrate is generally lower than its theoretical limit, since certain locations on the pn junction tend to develop stronger electric fields. The pn junction at the end edge of the active area of a component is exposed to stronger electrical fields, for example, in particular at locations with a small radius of curvature.

Um die Intensität der elektrischen Felder in der Nähe des pn-Übergangs an dem Abschlussrand des aktiven Gebietes zu reduzieren, können Hochspannungshalbleiter-Bauelemente eine Randpassivierungsstruktur aufweisen. Eine Randpassivierungsstruktur sorgt für eine Übergangszone, in der die starken elektrischen Felder um das aktive Gebiet herum allmählich zu dem niedrigeren Potential an dem Rand des Bauelements übergehen. Eine Passivierungsstruktur verringert die Feldstärke um das Abschlussgebiet eines pn-Übergangs, indem die elektrischen Feldlinien über das Randpassivierungsgebiet verteilt werden.In order to reduce the intensity of the electric fields in the vicinity of the pn junction at the termination edge of the active region, high-voltage semiconductor components can have an edge passivation structure. An edge passivation structure provides a transition zone in which the strong electric fields around the active area gradually transition to the lower potential at the edge of the device. A passivation structure reduces the field strength around the termination area of a pn junction by distributing the electrical field lines over the edge passivation area.

US 5 382 825 A erläutert verschiedene Passivierungsstrukturen und ihre jeweiligen Nachteile. Um die dort erläuterten Passivierungsstrukturen des Standes der Technik zu verbessern, offenbart US 5 382 825 A eine Passivierungsstruktur, die ein spiralförmiges Band aus Widerstandsmaterial enthält, das um das aktive Gebiet eines Halbleiter-Bauelements herum angeordnet ist, damit die elektrischen Felder in der Nähe des Abschlussgebietes eines pn-Übergangs bei einem Halbleiter-Bauelement allmählich abgebaut werden. US 5,382,825 A explains various passivation structures and their respective disadvantages. In order to improve the passivation structures of the prior art explained there, disclosed US 5,382,825 A a passivation structure that includes a spiral band of resistive material that is disposed around the active area of a semiconductor device so that the electric fields near the termination area of a pn junction in a semiconductor device are gradually reduced.

US 5 382 825 A offenbarte spiralförmige Band kreuzt sich jedoch nicht. Infolgedessen bestimmt die Position des Endes des spiralförmigen Bandes, das sich am nächsten bei dem aktiven Gebiet befindet, die Anfangsspannung, bei der der Spannungsabfall um das aktive Gebiet herum beginnt. Diese Anfangsspannung ist jedoch möglicherweise nicht repräsentativ für die Stärke des um das aktive Gebiet herum vorliegenden elektrischen Feldes. US 5,382,825 A However, the spiral band disclosed does not cross. As a result, the position of the end of the spiral band closest to the active area determines the initial tension at which the voltage drop begins around the active area. However, this initial voltage may not be representative of the strength of the electric field around the active area.

Zum Ausgleichen der Spannung schlägt US 5 382 825 A das Ausbilden einer Feldplatte um das aktive Gebiet herum vor. Die für die Feldplatte vorgeschlagene Breite beträgt das Dreifache der Tiefe des pn-Übergangs, der das aktive Gebiet umgibt. Diese Breite würde auf der Oberfläche des Chips (die) eine große Fläche einnehmen und diesen dadurch vergrößern.To balance the tension strikes US 5,382,825 A forming a field plate around the active area. The proposed width for the field plate is three times the depth of the pn junction surrounding the active area. This width would take up a large area on the surface of the chip (die) and thereby enlarge it.

Das spiralförmige Band weist zudem eine variierende Breite auf, so dass der Widerstand des Bandes über seine Länge hinweg ausgeglichen wird. Ein solches Band ist in der Praxis möglicherweise nur schwer mit Präzision herzustellen. Infolgedessen kann der Widerstand an dem Band entlang auf unvorhersehbare Weise variieren, was statt zu einem gleichmäßigen, fast linearen Spannungsabfall zu Schwankungen beim Spannungsabfall führt.The spiral band also has a varying width so that the resistance of the band is balanced over its length. In practice, such a tape may be difficult to manufacture with precision. As a result, the resistance along the band can vary in an unpredictable manner, resulting in fluctuations in the voltage drop rather than a smooth, almost linear voltage drop.

Eine Aufgabe der vorliegenden Erfindung besteht darin, eine Passivierungsstruktur bereitzustellen, um die elektrischen Felder um das aktive Gebiet eines Halbleiterchips herum zu reduzieren.An object of the present invention is to provide a passivation structure to reduce the electrical fields around the active area of a semiconductor chip.

Gemäß der vorliegenden Erfindung weist eine Passivierungsstruktur ein leitfähiges Band aus Widerstandsmaterial auf, das sich einmal kreuzt und eine erste geschlossene Schleife bildet und dann endet, indem es sich ein zweites Mal kreuzt und eine zweite geschlossene Schleife bildet.According to the present invention, a passivation structure comprises a conductive band of resistive material that crosses once and forms a first closed loop and then ends by crossing a second time and forming a second closed loop.

Gemäß der vorliegenden Erfindung ist die erste geschlossene Schleife aus einem elektrisch leitfähigen Widerstandsmaterial um das aktive Gebiet eines Halbleiter-Bauelements herum angeordnet und dient als innere Grenze der Passivierungsstruktur, die zweite geschlossene Schleife aus dem Widerstandsmaterial ist um die erste geschlossene Schleife herum angeordnet und dient als äußere Grenze der Passivierungsstruktur, und ein schleifenbildendes Band aus dem Widerstandsmaterial mit der gleichen Breite wie die innere geschlossene Schleife und die äußere geschlossene Schleife umgibt die erste geschlossene Schleife unter Bildung von Schleifen, ohne sich zu kreuzen, und endet an der zweiten geschlossenen Schleife.According to the present invention, the first closed loop made of an electrically conductive resistance material is arranged around the active region of a semiconductor device and serves as an inner boundary of the passivation structure, the second closed loop made of the resistance material is arranged around the first closed loop and serves as outer boundary of the passivation structure, and a loop-forming tape made of the resistive material with the same width as the inner closed loop and the outer closed loop surrounds the first closed loop without forming a loop and ends at the second closed loop.

Die innere geschlossene Schleife und die äußere geschlossene Schleife sorgen für eine im Wesentlichen gleichmäßige Spannung an den Enden des schleifenbildenden Bandes, und da die innere geschlossene Schleife und die äußere geschlossene Schleife ungefähr die gleiche Breite aufweisen wie das durchgängige Band, nehmen sie wesentlich weniger Platz in Anspruch als die im Stand der Technik vorgeschlagenen Feldplatten.The inner closed loop and the outer closed loop provide a substantially uniform tension at the ends of the loop-forming band, and since the inner closed loop and the outer closed loop are approximately the same width as the continuous band, they take up much less space Claim as the field plates proposed in the prior art.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird das durchgängige Band so dotiert, dass es pn-Übergänge aufweist, die für schrittweise (statt stufenlos) erfolgende Spannungsabfälle entlang des durchgängigen Bandes sorgen.According to a further embodiment of the present invention, the continuous band is doped so that it has pn junctions which ensure gradual (instead of continuous) voltage drops along the continuous band.

Gemäß noch einem weiteren Aspekt der vorliegenden Erfindung wird zumindest über den pn-Übergängen in dem durchgängigen Band eine leitfähige Metallschicht abgeschieden, um dessen Zeitkonstante RC zu verbessern (reduzieren) und den Gesamtwiderstand zu reduzieren. According to yet another aspect of the present invention, a conductive metal layer is deposited at least over the pn junctions in the continuous band in order to improve (reduce) its time constant RC and to reduce the overall resistance.

Andere Merkmale und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung der Erfindung, die sich auf die beiliegenden Zeichnungen bezieht.Other features and advantages of the present invention will become apparent from the following description of the invention which refers to the accompanying drawings.

1 zeigt eine Draufsicht auf eine Passivierungsstruktur gemäß dem Stand der Technik. 1 shows a plan view of a passivation structure according to the prior art.

2 zeigt eine Draufsicht auf eine Passivierungsstruktur gemäß der ersten Ausführungsform der vorliegenden Erfindung. 2nd shows a top view of a passivation structure according to the first embodiment of the present invention.

3 zeigt eine Draufsicht auf eine Passivierungsstruktur gemäß der zweiten Ausführungsform der vorliegenden Erfindung. 3rd shows a top view of a passivation structure according to the second embodiment of the present invention.

4 zeigt eine Draufsicht auf eine Passivierungsstruktur gemäß der dritten Ausführungsform der vorliegenden Erfindung. 4th shows a top view of a passivation structure according to the third embodiment of the present invention.

5 zeigt eine Draufsicht auf eine Passivierungsstruktur gemäß der vierten Ausführungsform der vorliegenden Erfindung. 5 shows a top view of a passivation structure according to the fourth embodiment of the present invention.

6 zeigt eine Draufsicht auf eine Passivierungsstruktur gemäß der fünften Ausführungsform der vorliegenden Erfindung. 6 shows a top view of a passivation structure according to the fifth embodiment of the present invention.

7 zeigt eine entlang Linie 7-7 in 4 in Richtung der Pfeile verlaufende Querschnittsansicht einer Passivierungsstruktur. 7 shows a along line 7 - 7 in 4th Cross-sectional view of a passivation structure running in the direction of the arrows.

Bei der ersten Ausführungsform der vorliegenden Erfindung in 2 handelt es sich um ein Halbleiter-Bauelement 10, das ein aktives Gebiet 12 aufweist, das auf einer Hauptoberfläche eines Halbleiterchips 14 ausgebildet ist. Das aktive Gebiet 12 kann aktive Elemente enthalten, die ein bestimmtes Halbleiter-Bauelement bilden, wie beispielsweise einen Leistungs-MOSFET, einen Leistungs-IGBT, ein bipolares Leistungsbauelement, eine Leistungsdiode usw. Das Bauelement 10 enthält die um das aktive Gebiet 12 herum ausgebildete Passivierungsstruktur 16. Die Passivierungsstruktur 16 wird aus einem leitfähigen durchgängig Band aus Widerstandsmaterial wie n-dotiertem Polysilizium gebildet und weist eine innere geschlossene Schleife 18 auf, die direkt um das aktive Gebiet 12 herum angeordnet ist, sowie eine äußere geschlossene Schleife 20, die um die innere geschlossene Schleife 18 herum ausgebildet ist und als äußere Grenze der Passivierungsstruktur 16 dient. Die innere geschlossene Schleife 18 weist eine rechteckige Form mit abgerundeten Ecken auf und enthält daher zwei Paar gerade, parallele Seiten, die über vier Bögen miteinander verbunden sind. Die äußere geschlossene Schleife 20 weist im Wesentlichen die gleiche Form auf wie die innere geschlossene Schleife. Zwischen der inneren geschlossenen Schleife 18 und der äußeren geschlossenen Schleife 20 ist ein schleifenbildendes Band 22 aus Widerstandsmaterial angeordnet, das an der inneren geschlossenen Schleife 18 beginnt und diese unter Bildung von Schleifen umgibt, ohne sich zu kreuzen, und an der äußeren geschlossenen Schleife 20 endet.In the first embodiment of the present invention in 2nd it is a semiconductor device 10th which is an active area 12th has that on a main surface of a semiconductor chip 14 is trained. The active area 12th may include active elements that form a particular semiconductor device, such as a power MOSFET, a power IGBT, a bipolar power device, a power diode, etc. The device 10th contains those around the active area 12th passivation structure trained around 16 . The passivation structure 16 is formed from a continuous conductive band made of resistance material such as n-doped polysilicon and has an inner closed loop 18th on that right around the active area 12th is arranged around, as well as an outer closed loop 20th that around the inner closed loop 18th is formed around and as the outer boundary of the passivation structure 16 serves. The inner closed loop 18th has a rectangular shape with rounded corners and therefore contains two pairs of straight, parallel sides, which are connected by four arches. The outer closed loop 20th has essentially the same shape as the inner closed loop. Between the inner closed loop 18th and the outer closed loop 20th is a loop-forming tape 22 Made of resistance material that is attached to the inner closed loop 18th begins and surrounds it with the formation of loops without crossing and on the outer closed loop 20th ends.

In Abhängigkeit von dem gewünschten Gesamtwiderstand und dem spezifischen Widerstand jeder Schleife kann eine beliebige Anzahl Schleifen benutzt werden.Any number of loops can be used depending on the total resistance desired and the resistivity of each loop.

Die innere geschlossene Schleife 18 wird dadurch gebildet, dass sich das Widerstandsband einmal mit sich selbst kreuzt, bevor die mehreren Schleifen des schleifenbildenden Bandes 22 beginnen, und die äußere geschlossene Schleife 20 wird dadurch gebildet, dass sich das durchgängige Band ein zweites Mal mit sich selbst kreuzt, bevor er endet. Die beiden geschlossenen Schleifen dienen dem Spannungsausgleich an jedem Ende des schleifenbildenden Bandes 22, was um das aktive Gebiet 12 herum einen gleichmäßigeren Spannungsabfall ermöglicht.The inner closed loop 18th is formed by the resistance band crossing itself once before the multiple loops of the loop-forming band 22 begin, and the outer closed loop 20th is formed by the continuous band crossing itself a second time before it ends. The two closed loops are used to equalize tension at each end of the loop-forming belt 22 what about the active area 12th enables a more uniform voltage drop around.

Bei der ersten Ausführungsform der vorliegenden Erfindung ist ein Ende eines schleifenbildenden Bandes 22 mit einer geraden Seite 24 der inneren geschlossenen Schleife 18 verbunden und verläuft zunächst in einem Winkel zu der einen geraden Seite 24 und dann für seine erste Schleife parallel zur äußere Grenze der inneren geschlossenen Schleife 18. Das schleifenbildende Band 22 verläuft danach mit seiner ersten Schleife parallel zu der inneren geschlossenen Schleife 18 und endet an einer geraden Seite 26 der äußeren geschlossenen Schleife 20. Es sei angemerkt, dass das schleifenbildende Band 22 gemäß einem Aspekt der vorliegenden Erfindung an einer Seite der äußeren geschlossenen Schleife 20 endet, die das gleiche positionsbezogene Verhältnis aufweist wie die Seite der inneren geschlossenen Schleife 18, von der der schleifenbildende Band 22 ausgeht. Das schleifenbildende Band 22 beginnt insbesondere beispielsweise an der rechten geraden Seite 24 der inneren geschlossenen Schleife 18 und endet an der rechten geraden Seite 26. Infolgedessen bedeckt das schleifenbildende Band 22 auf allen Seiten der inneren geschlossenen Schleife 18 im Wesentlichen die gleiche Fläche. Wie beispielsweise in 2 zu sehen ist, umwindet das schleifenbildende Band 22 unter Schleifenbildung die innere geschlossene Schleife 18 neunmal.In the first embodiment of the present invention, one end is a loop-forming tape 22 with a straight side 24th the inner closed loop 18th connected and initially runs at an angle to one straight side 24th and then for its first loop parallel to the outer boundary of the inner closed loop 18th . The loop-forming tape 22 then runs with its first loop parallel to the inner closed loop 18th and ends on a straight side 26 the outer closed loop 20th . It should be noted that the loop-forming tape 22 according to an aspect of the present invention on one side of the outer closed loop 20th ends that has the same positional relationship as the inner closed loop side 18th , of which the loop-forming band 22 going out. The loop-forming tape 22 starts especially on the right straight side, for example 24th the inner closed loop 18th and ends on the right straight side 26 . As a result, the loop-forming tape covered 22 on all sides of the inner closed loop 18th essentially the same area. Like for example in 2nd can be seen, the loop-forming tape winds 22 the inner closed loop forming a loop 18th nine times.

Jede Schleife des schleifenbildenden Bandes 22 liegt vorzugsweise in dem gleichen Abstand zu einer danebenliegenden Schleife, und das schleifenbildende Band 22 weist im Wesentlichen durchgehend die gleiche Breite auf.Each loop of the loop-forming tape 22 is preferably at the same distance an adjacent loop, and the loop-forming ribbon 22 has essentially the same width throughout.

Außerdem weisen die innere geschlossene Schleife 18 und die äußere geschlossene Schleife 20 vorzugsweise die gleiche Breite auf wie das schleifenbildende Band 22.Also have the inner closed loop 18th and the outer closed loop 20th preferably the same width as the loop-forming tape 22 .

Die zweite Ausführungsform der vorliegenden Erfindung in 3 enthält alle Merkmale der ersten Ausfuhrungsform, nur ist hier das schleifenbildende Band 22 mit einer Ecke 28 der inneren geschlossenen Schleife 18 verbunden und endet an einer Ecke 30 der äußeren geschlossenen Schleife 20. Das schleifenbildende Band 22 endet an einer Ecke 30 der äußeren geschlossenen Schleife 20, die das gleiche positionsbezogene Verhältnis aufweist wie die Ecke 28 der inneren geschlossenen Schleife 18. Das schleifenbildende Band 22 beginnt insbesondere beispielsweise an der rechten oberen Ecke der inneren geschlossenen Schleife 18 und endet an der rechten oberen Ecke der äußeren geschlossenen Schleife 20. Ähnlich wie bei der ersten Ausführungsform folgt das schleifenbildende Band 22 bei der zweiten Ausführungsform dann der Außenkontur der inneren geschlossenen Schleife 18, ohne sich zu kreuzen, bis er an der äußeren geschlossenen Schleife 20 endet.The second embodiment of the present invention in 3rd contains all the features of the first embodiment, only here is the loop-forming tape 22 with a corner 28 the inner closed loop 18th connected and ends at a corner 30th the outer closed loop 20th . The loop-forming tape 22 ends at a corner 30th the outer closed loop 20th that has the same positional relationship as the corner 28 the inner closed loop 18th . The loop-forming tape 22 in particular begins, for example, at the top right corner of the inner closed loop 18th and ends at the top right corner of the outer closed loop 20th . Similar to the first embodiment, the loop-forming tape follows 22 in the second embodiment then the outer contour of the inner closed loop 18th without crossing until it is on the outer closed loop 20th ends.

Ein in 4 gezeigtes Bauelement gemäß der dritten Ausführungsform der vorliegenden Erfindung enthält alle Elemente der ersten und der zweiten Ausführungsform, nur ist das schleifenbildende Band 22 hier mit einer Seite 30 der inneren geschlossenen Schleife 18 verbunden, geht in diese über und folgt dann der Außenkontur der inneren geschlossenen Schleife 18, wobei es allmählich in einem immer größeren Abstand zur äußeren Grenze der inneren geschlossenen Schleife 18 verläuft. Nach seiner ersten Schleife folgt das schleifenbildende Band 22 deren Kontur und geht allmählich in die äußere geschlossene Schleife 20 über. Es sei angemerkt, dass das schleifenbildende Band 22 an einer Stelle in die äußere geschlossene Schleife 20 übergeht, die in Bezug auf ihre Position der Stelle an der inneren geschlossenen Schleife entspricht, an der es beginnt, sich von dieser zu trennen. Das schleifenbildende Band 22 beginnt insbesondere beispielsweise an der linken Seite der inneren geschlossenen Schleife 18, um sich von dieser zu trennen, und endet dann, indem es in die linke Seite der äußeren geschlossenen Schleife 20 übergeht.An in 4th The device shown according to the third embodiment of the present invention contains all the elements of the first and second embodiments, only the loop-forming tape 22 here with one side 30th the inner closed loop 18th connected, passes into this and then follows the outer contour of the inner closed loop 18th , gradually increasing in distance from the outer boundary of the inner closed loop 18th runs. After its first loop, the loop-forming band follows 22 their contour and gradually goes into the outer closed loop 20th about. It should be noted that the loop-forming tape 22 at one point in the outer closed loop 20th that corresponds to its position on the inner closed loop at which it begins to separate from it. The loop-forming tape 22 especially begins, for example, on the left side of the inner closed loop 18th to separate from this, and then ends by putting it in the left side of the outer closed loop 20th transforms.

Die Passivierungsstruktur 16 bei einem typischen Bauelement gemäß der vorliegenden Erfindung kann durch Abscheiden und Dotieren einer Polysiliziumschicht an einer gewünschten Stelle auf dem Chip 14 und nachfolgendes Aufbringen der gewünschten Struktur mit Hilfe eines Photolithographieschrittes gebildet werden. Damit ein gewünschter Spannungsabfall für ein 600V-Bauelement erzielt wird, kann das durchgängige Band einen spezifischen Widerstand von 100 Megaohm aufweisen, 1,0 µm breit sein und sechsundvierzig Schleifen bilden, wobei jede Schleife zu den benachbarten Schleifen einen Abstand von ungefähr 0,5 µm besitzt.The passivation structure 16 In a typical device according to the present invention, by depositing and doping a polysilicon layer at a desired location on the chip 14 and subsequently applying the desired structure using a photolithography step. To achieve a desired voltage drop for a 600V device, the continuous band may have a resistivity of 100 megohms, be 1.0 µm wide, and form forty-six loops, with each loop approximately 0.5 µm apart from the adjacent loops owns.

Die Passivierungsstruktur gemäß der vorliegenden Erfindung kann mit Dotierstoffen mit einer Leitfähigkeit, wie beispielsweise n-Leitfähigkeit, dotiert werden. Für das Erzielen des gewünschten Gesamtwiderstandes kann eine beliebige Anzahl Schleifen und eine beliebiger entsprechender spezifischer Widerstand verwendet werden.The passivation structure according to the present invention can be doped with dopants with a conductivity, such as n-conductivity. Any number of loops and any corresponding specific resistance can be used to achieve the desired total resistance.

Die Passivierungsstruktur 16 kann auch so konstruiert werden, dass sie Gebiete mit entgegengesetzter Leitfähigkeit enthält, wodurch eine Struktur entsteht, die an beliebiger Stelle pn-Übergänge aufweist. Ein pn-Übergang dient dazu, die Spannung statt auf lineare Weise schrittweise zu senken. Jeder pn-Übergang würde somit eine Diode bilden.The passivation structure 16 can also be designed to contain areas of opposite conductivity, creating a structure that has pn junctions anywhere. A pn junction is used to gradually lower the voltage rather than linearly. Each pn junction would thus form a diode.

Um einen angemessenen Spannungsabfall zu erzielen, kann die Passivierungsstruktur so gestaltet sein, dass sie fünfundzwanzig Schleifen enthält, von denen jede vier Dioden aufweist, die jeweils einen Spannungsabfall von sechs Volt bewirken.In order to achieve an adequate voltage drop, the passivation structure can be designed to contain twenty five loops, each of which has four diodes, each causing a voltage drop of six volts.

Bei der Ausbildung von pn-Übergängen in dem schleifenbildenden Band 22 in 5 kann eine Maske verwendet werden, um eine Gegendotierung der gewünschten Abschnitte des schleifenbildenden Bands 22 zu ermöglichen. 5 zeigt beispielsweise p-Gebiete 34, die das schleifenbildenden n-Band (N-type looping strip) 22 schneiden und in dem durchgängigen Band 22 pn-Übergänge bilden.When pn junctions are formed in the loop-forming band 22 in 5 a mask can be used to counter-dope the desired portions of the loop-forming tape 22 to enable. 5 shows, for example, p-regions 34 which intersect the loop-forming n-band (N-type looping strip) 22 and in the continuous band 22 Form pn junctions.

Es ist jedoch festgestellt worden, dass Passivierungsstrukturen, die Dioden enthalten, eine relativ hohe Kapazität aufweisen, was insbesondere unter Bedingungen eines hohen Verhältnisses dv/dt unerwünscht ist. Um die hohe Kapazität zu reduzieren, kann das Polysilizium zwischen den Dioden durch eine Metallschicht oder Silizid beispielsweise zumindest an den Kurven in jeder Schleife (90°-Positionen) kurzgeschlossen werden.However, it has been found that passivation structures containing diodes have a relatively high capacitance, which is undesirable especially under conditions of a high ratio dv / dt. In order to reduce the high capacitance, the polysilicon between the diodes can be short-circuited by a metal layer or silicide, for example at least on the curves in each loop (90 ° positions).

Wie in 6 kann beispielsweise eine Schicht aus Metall (durch eine dunklere Schicht dargestellt) über dem schleifenbildenden Band 22 ausgebildet werden, die pn-Übergänge enthält. Durch die Metallschicht über dem schleifenbildenden Band 22 kommt es zu einer Reduzierung seines Widerstandes, wodurch sich wiederum seine Zeitkonstante RC verringert.As in 6 For example, a layer of metal (represented by a darker layer) over the loop-forming tape 22 are formed which contains pn junctions. Through the metal layer over the loop-forming tape 22 there is a reduction in its resistance, which in turn reduces its time constant RC.

Die Passivierungsstruktur 16 in 7 ist zwischen den Kontakt 36 des aktiven Gebietes 12 und den Kontakt 38 zur HIGH-Seite des Bauelements geschaltet. Die Passivierungsstruktur 16 ist über der Oxidschicht 40 ausgebildet, die auf dem Chip (die) 14 angeordnet ist. Ein Gebiet 42 mit zur Leitfähigkeit des Chips entgegengesetzter Leitfähigkeit ist unter der dicken Oxidschicht 40 ausgebildet. Das Gebiet 42 enthält vorzugsweise eine RESURF-Konzentration an Dotierstoffen. Bei der bevorzugten Ausführungsform ist der Chip 14 mit n-Dotierstoffen dotiert, während das Gebiet 42 mit p-Dotierstoffen dotiert ist. Es sei angemerkt, dass die Dicke der Oxidschicht 40 statt 1,0 µm, wie es bei Bauelementen des Standes der Technik notwendig war, ungefähr 0,5 µm betragen kann, da die Spannung sehr allmählich abgestuft wird.The passivation structure 16 in 7 is between the contact 36 of the active area 12th and the contact 38 switched to the HIGH side of the component. The passivation structure 16 is over the oxide layer 40 formed, which is arranged on the chip (die) 14. An area 42 with conductivity opposite to the chip's conductivity is under the thick oxide layer 40 educated. The area 42 preferably contains a RESURF concentration of dopants. In the preferred embodiment, the chip is 14 doped with n-dopants while the area 42 is doped with p-type dopants. It should be noted that the thickness of the oxide layer 40 instead of 1.0 μm, as was necessary in the case of components of the prior art, can be approximately 0.5 μm, since the voltage is graded very gradually.

Claims (9)

Halbleiter-Bauelement, das Folgendes umfasst: einen Halbleiterkörper eines ersten Leitfähigkeitstyps, ein in dem Halbleiterkörper ausgebildetes aktives Gebiet, das ein Gebiet eines zweiten Leitfähigkeitstyps enthält, das in der Nähe der äußeren Grenze des aktiven Gebietes endet, und eine Passivierungsstruktur, die um das aktive Gebiet herum angeordnet ist und ein durchgängiges Band aus Widerstandsmaterial mit im Wesentlichen gleichmäßiger Breite, wobei sich das durchgängige Band nach einer Umrundung des aktiven Gebietes mit sich selbst kreuzt und eine erste geschlossene Schleife aus einem Widerstandsmaterial bildet, die als innere Grenze der Passivierungsstruktur dient, ein schleifenbildendes Band aus dem Widerstandsmaterial aufweist, das die erste geschlossene Schleife unter Bildung von Schleifen umgibt, ohne sich zu kreuzen, wobei das durchgängige Band sich ein zweites Mal mit sich selbst kreuzt und um die erste geschlossene Schleife herum eine zweite geschlossene Schleife aus dem Widerstandsmaterial bildet, die als äußere Grenze der Passivierungsstruktur dient, wobei das schleifenbildende Band an einem Ende von dem Außenrand der ersten geschlossenen Schleife aus verläuft und an seinem anderen Ende an dem Innenrand der zweiten geschlossenen Schleife endet.A semiconductor device comprising: a semiconductor body of a first conductivity type, an active region formed in the semiconductor body and containing a region of a second conductivity type which ends in the vicinity of the outer boundary of the active region, and a passivation structure arranged around the active area and a continuous band of resistance material with a substantially uniform width, the continuous band crossing itself after a circumnavigation of the active area and forming a first closed loop made of a resistance material, which serves as the inner boundary of the passivation structure, a loop-forming band made of the resistance material that surrounds the first closed loop to form loops without crossing, the continuous band crossing itself a second time and forming a second closed loop of the resistive material around the first closed loop, acting as the outer boundary serves the passivation structure, wherein the loop-forming tape extends at one end from the outer edge of the first closed loop and ends at the other end at the inner edge of the second closed loop. Halbleiter-Bauelement nach Anspruch 1, bei dem das Widerstandsmaterial aus Polysilizium besteht.Semiconductor device after Claim 1 , in which the resistance material consists of polysilicon. Halbleiter-Bauelement nach Anspruch 1, bei dem das durchgängige Band aus Widerstandsmaterial Gebiete eines ersten Leitfähigkeitstyps enthält, die sich neben Gebieten eines zweiten Leitfähigkeitstyps befinden.Semiconductor device after Claim 1 , in which the continuous band of resistance material contains areas of a first conductivity type, which are adjacent to areas of a second conductivity type. Halbleiter-Bauelement nach Anspruch 1, bei dem die Passivierungsstruktur über einer dicken Isolierschicht angeordnet ist.Semiconductor device after Claim 1 , in which the passivation structure is arranged over a thick insulating layer. Halbleiter-Bauelement nach Anspruch 1, bei dem die Passivierungsstruktur über einem Gebiet des zweiten Leitfähigkeitstyps in dem Halbleiterkörper angeordnet ist, das mit einer RESURF-Konzentration von Dotierstoffen dotiert ist.Semiconductor device after Claim 1 , in which the passivation structure is arranged over an area of the second conductivity type in the semiconductor body which is doped with a RESURF concentration of dopants. Halbleiter-Bauelement nach Anspruch 1, bei dem die erste geschlossene Schleife mehrere gebogene Abschnitte enthält, die über gerade Abschnitte miteinander verbunden sind und so eine geschlossene Schleife bilden.Semiconductor device after Claim 1 , in which the first closed loop contains several curved sections which are connected to one another via straight sections and thus form a closed loop. Halbleiter-Bauelement nach Anspruch 1, das des Weiteren eine auf dem durchgängigen Band aus Widerstandsmaterial ausgebildete Metallschicht umfasst.Semiconductor device after Claim 1 which further comprises a metal layer formed on the continuous band of resistance material. Halbleiter-Bauelement nach Anspruch 1, bei dem das durchgängige Band aus Widerstandsmaterial darin ausgebildete pn-Übergänge aufweist und wobei über mindestens einem der pn-Übergänge ein Metallschicht gebildet ist.Semiconductor device after Claim 1 , in which the continuous band of resistance material has pn junctions formed therein and wherein a metal layer is formed over at least one of the pn junctions. Halbleiter-Bauelement nach Anspruch 8, bei dem das Widerstandsmaterial Polysilizium umfasst.Semiconductor device after Claim 8 , in which the resistance material comprises polysilicon.
DE112005002852.6T 2004-11-17 2005-11-17 Passivation structure with voltage equalization loops Active DE112005002852B4 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/991,167 2004-11-17
US10/991,167 US7183626B2 (en) 2004-11-17 2004-11-17 Passivation structure with voltage equalizing loops
PCT/US2005/041734 WO2006055738A2 (en) 2004-11-17 2005-11-17 Passivation structure with voltage equalizing loops

Publications (2)

Publication Number Publication Date
DE112005002852T5 DE112005002852T5 (en) 2007-10-11
DE112005002852B4 true DE112005002852B4 (en) 2020-03-12

Family

ID=36385376

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112005002852.6T Active DE112005002852B4 (en) 2004-11-17 2005-11-17 Passivation structure with voltage equalization loops

Country Status (6)

Country Link
US (2) US7183626B2 (en)
JP (1) JP2008521256A (en)
KR (1) KR100903428B1 (en)
CN (1) CN101057337B (en)
DE (1) DE112005002852B4 (en)
WO (1) WO2006055738A2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183626B2 (en) * 2004-11-17 2007-02-27 International Rectifier Corporation Passivation structure with voltage equalizing loops
CN101405871A (en) * 2004-11-24 2009-04-08 美高森美公司 Junction termination structures for wide-bandgap power devices
US8853770B2 (en) * 2010-03-16 2014-10-07 Vishay General Semiconductor Llc Trench MOS device with improved termination structure for high voltage applications
US8928065B2 (en) * 2010-03-16 2015-01-06 Vishay General Semiconductor Llc Trench DMOS device with improved termination structure for high voltage applications
JP2012221976A (en) * 2011-04-04 2012-11-12 Toyota Central R&D Labs Inc Semiconductor device
EP2779225B1 (en) 2011-11-11 2018-04-25 Fuji Electric Co., Ltd. Semiconductor device
JP6134219B2 (en) 2013-07-08 2017-05-24 ルネサスエレクトロニクス株式会社 Semiconductor device
JP6649102B2 (en) * 2016-02-05 2020-02-19 ルネサスエレクトロニクス株式会社 Semiconductor device
JP6719090B2 (en) * 2016-12-19 2020-07-08 パナソニックＩｐマネジメント株式会社 Semiconductor element
JP6910907B2 (en) * 2017-09-25 2021-07-28 ルネサスエレクトロニクス株式会社 Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4157563A (en) * 1971-07-02 1979-06-05 U.S. Philips Corporation Semiconductor device
JPH0389554A (en) * 1989-09-01 1991-04-15 Nippon Mining Co Ltd Schottky barrier semiconductor device
US5382825A (en) * 1993-01-07 1995-01-17 Harris Corporation Spiral edge passivation structure for semiconductor devices
US6525390B2 (en) * 2000-05-18 2003-02-25 Fuji Electric Co., Ltd. MIS semiconductor device with low on resistance and high breakdown voltage
DE69331793T2 (en) * 1992-06-24 2004-11-04 Kabushiki Kaisha Toshiba, Kawasaki Integrated power semiconductor circuit component with uniform electrical field distribution

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3890698A (en) * 1971-11-01 1975-06-24 Motorola Inc Field shaping layer for high voltage semiconductors
US4947232A (en) * 1980-03-22 1990-08-07 Sharp Kabushiki Kaisha High voltage MOS transistor
US5382826A (en) * 1993-12-21 1995-01-17 Xerox Corporation Stacked high voltage transistor unit
US5486718A (en) * 1994-07-05 1996-01-23 Motorola, Inc. High voltage planar edge termination structure and method of making same
JPH10163506A (en) * 1996-11-29 1998-06-19 Texas Instr Japan Ltd Thin-film silicon diode and semiconductor device
JP3472476B2 (en) * 1998-04-17 2003-12-02 松下電器産業株式会社 Semiconductor device and driving method thereof
JP4960540B2 (en) * 1998-11-05 2012-06-27 富士電機株式会社 Semiconductor device
JP2002535839A (en) * 1999-01-15 2002-10-22 インフィネオン テクノロジース アクチエンゲゼルシャフト Edge termination for semiconductor device, Schottky diode having edge termination, and method of manufacturing Schottky diode
JP4857458B2 (en) * 2000-06-07 2012-01-18 富士電機株式会社 High voltage semiconductor device
JP4547790B2 (en) * 2000-10-05 2010-09-22 富士電機システムズ株式会社 Semiconductor device
KR100535062B1 (en) * 2001-06-04 2005-12-07 마츠시타 덴끼 산교 가부시키가이샤 High-voltage semiconductor device
CN1280907C (en) * 2002-09-24 2006-10-18 旺宏电子股份有限公司 Shielding layer structure of semiconductor component and forming method thereof
JP4242353B2 (en) * 2004-02-04 2009-03-25 パナソニック株式会社 Semiconductor device
US7196397B2 (en) * 2004-03-04 2007-03-27 International Rectifier Corporation Termination design with multiple spiral trench rings
US7183626B2 (en) * 2004-11-17 2007-02-27 International Rectifier Corporation Passivation structure with voltage equalizing loops

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4157563A (en) * 1971-07-02 1979-06-05 U.S. Philips Corporation Semiconductor device
JPH0389554A (en) * 1989-09-01 1991-04-15 Nippon Mining Co Ltd Schottky barrier semiconductor device
DE69331793T2 (en) * 1992-06-24 2004-11-04 Kabushiki Kaisha Toshiba, Kawasaki Integrated power semiconductor circuit component with uniform electrical field distribution
US5382825A (en) * 1993-01-07 1995-01-17 Harris Corporation Spiral edge passivation structure for semiconductor devices
US6525390B2 (en) * 2000-05-18 2003-02-25 Fuji Electric Co., Ltd. MIS semiconductor device with low on resistance and high breakdown voltage

Also Published As

Publication number Publication date
US7183626B2 (en) 2007-02-27
KR20070084339A (en) 2007-08-24
US20060102984A1 (en) 2006-05-18
CN101057337B (en) 2011-01-05
WO2006055738A2 (en) 2006-05-26
US8076672B2 (en) 2011-12-13
CN101057337A (en) 2007-10-17
JP2008521256A (en) 2008-06-19
DE112005002852T5 (en) 2007-10-11
WO2006055738A3 (en) 2006-11-02
US20070120224A1 (en) 2007-05-31
KR100903428B1 (en) 2009-06-18

Similar Documents

Publication Publication Date Title
DE112005002852B4 (en) Passivation structure with voltage equalization loops
DE112011101442B4 (en) semiconductor device
DE4037876C2 (en) Lateral DMOS FET device with reduced operating resistance
DE102004051348B4 (en) Superjunction device with improved robustness
DE2954481C2 (en) POWER MOSFET ARRANGEMENT.
DE112013007363B4 (en) Semiconductor device
DE102013217850B4 (en) Silicon carbide semiconductor device and method of manufacturing the same
DE102004055879B4 (en) Semiconductor component with insulated control electrode
EP1039548A2 (en) Field effect controlled semiconductor component
EP0360036A2 (en) Planar pn-junction having a high withstand voltage
DE69937101T2 (en) LATERAL THIN FILM SILICON ON INSULATOR (SOI) ARRANGEMENT WITH SEVERAL AREAS IN DRIFT FIELD
DE112012006068T5 (en) Semiconductor device
DE10225864A1 (en) MOSFET semiconductor component has low input resistance layer beneath high breakdown voltage layer
DE10322594A1 (en) Metal-insulator-semiconductor component, especially power MOSFET, includes second drain region also serving as drift region
DE1913053A1 (en) Field effect transistor with insulated gate electrode
DE3782748T2 (en) FIELD EFFECT TRANSISTOR WITH INSULATED GATE.
DE3021042C2 (en) High breakdown voltage resistance element for integrated circuits
DE102020116653B4 (en) SILICON CARBIDE SEMICONDUCTOR COMPONENT
DE102018206482B4 (en) Semiconductor component with a composite clip made of composite material
DE102006060384B4 (en) Semiconductor device with super-junction structure
DE2300116A1 (en) HIGH FREQUENCY FIELD EFFECT TRANSISTOR WITH ISOLATED GATE ELECTRODE FOR BROADBAND OPERATION
EP0913000A1 (en) Field effect controllable semiconductor component
DE1810322B2 (en) Bipolar transistor for high currents and high current amplification
DE1789119B2 (en) Semiconductor component. Eliminated from: 1514855
DE102014203851B4 (en) Circuit arrangement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R082 Change of representative

Representative=s name: PATENTANWAELTE LAMBSDORFF & LANGE, DE

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AMERICAS CORP., EL SEGUN, US

Free format text: FORMER OWNER: INTERNATIONAL RECTIFIER CORP., EL SEGUNDO, CALIF., US

R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative