DE1080691B - Transistor with a semiconductor body with a P and an N zone, which touch in a PN transition, and with a hook collector - Google Patents

Transistor with a semiconductor body with a P and an N zone, which touch in a PN transition, and with a hook collector

Info

Publication number
DE1080691B
DE1080691B DEI11692A DEI0011692A DE1080691B DE 1080691 B DE1080691 B DE 1080691B DE I11692 A DEI11692 A DE I11692A DE I0011692 A DEI0011692 A DE I0011692A DE 1080691 B DE1080691 B DE 1080691B
Authority
DE
Germany
Prior art keywords
transistor
area
collector
zone
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEI11692A
Other languages
German (de)
Inventor
Robert Earl Swanson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Publication of DE1080691B publication Critical patent/DE1080691B/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Description

Transistor mit einem Halbleiterkörper mit einer P- und einer N-Zone, die sich in einem PN-Ubergang berühren, und mit einem Hook-Kollektor Es wurde bereits ein Transistor vorgeschlagen, welcher aus einem halbleitenden Körper besteht, der eine als Emitter benutzte Übergangsfläche zwischen Zonen entgegengesetzter Leitfähigkeit hat, dessen eine Basiseingangselektrode an eine der beiden Zonen und dessen eine Punktkontakt-Kollektorelektrode an dieselbe Zone wie die Basis angeschlossen ist. Eine besondere Ausführungsform dieses Transistors läßt sich in einem bistabilen Stromkreis derart verwenden, daß die bistabilen Effekte durch eine eigene innere Rückkopplung an der Punktkontakt-Kollektorelektrode erreicht werden. Der erwähnte Transistor hat eine sehr große Eigenstromverstärkung an der Kollektorelektrode und vermag beträchtliche Ströme bei geringen Energieverlusten zu führen.Transistor with a semiconductor body with a P- and an N-zone, which touch in a PN junction, and with a hook collector it has already been proposed a transistor which consists of a semiconducting body, the a transition surface used as an emitter between zones of opposite conductivity has one base input electrode to one of the two zones and one Point contact collector electrode is connected to the same zone as the base. A special embodiment of this transistor can be used in a bistable Use the circuit in such a way that the bistable effects through its own internal Feedback can be achieved at the point contact collector electrode. The one mentioned The transistor has a very large self-current gain at the collector electrode and can carry considerable currents with low energy losses.

In dem Artikel »PN Junction Transistors« wird von Shockley, Sparks und Teal im Bd.83. Nr. 1, der Physical Review vom 1. 7. 1951, S. 151 bis 162, und insbesondere in dem Abschnitt VII (B) unter dem Titel »Hook Collector in PNPN-Transistor« ein Schichttransistor beschrieben, der dem allgemein bekannten PNP-Schichttransistor ähnelt, jedoch einen Kollektor in Form einer weiteren, mit »PN-Hook« bezeichneten Berührungsfläche zwischen Zonen entgegengesetzter Leitfähigkeit hat.In the article "PN Junction Transistors" is published by Shockley, Sparks and Teal in vol. 83. No. 1, the Physical Review of July 1, 1951, pp. 151 to 162, and especially in Section VII (B) under the title "Hook Collector in PNPN Transistor" a layer transistor described, the well-known PNP layer transistor is similar, but has a collector in the form of another one called a »PN-Hook« Has contact surface between zones of opposite conductivity.

Ein solcher PN-Hook hat einen hohen Eigenstromverstärkungsfaktor und auch eine höhere Kapazität als der übliche Punktkontakt.Such a PN hook has a high inherent current gain factor and also a higher capacity than the usual point contact.

Die der Erfindung zugrunde liegende Aufgabe besteht in der Verbesserung des Transistors nach dem erwähnten älteren Vorschlag, und zwar insbesondere in der Weise, daß sein Sperrwiderstand im AUS-Zustand höher, sein Durchlaßwiderstand im Sättigungszustand niedriger und die Eigenstromverstärkung größer ist.The object on which the invention is based is to improve of the transistor according to the earlier proposal mentioned, in particular in the Way that its blocking resistance is higher in the OFF state, its on-state resistance in the The state of saturation is lower and the self-current gain is greater.

Der Transistor nach der Erfindung hat den Vorteil der großen Zuverlässigkeit, d. h. einer sehr weitgehenden Übereinstimmung zwischen einzelnen Transistoren, und den Vorteil der kleineren Veränderungen der Kennlinien bei Änderungen von Zeit und Temperatur.The transistor according to the invention has the advantage of great reliability, d. H. a very extensive correspondence between individual transistors, and the advantage of the smaller changes in the characteristics with changes in time and Temperature.

Für einen Transistor mit einem Halbleiterkörper mit einer P- und einer N-Zone, die sich in einem PN-Übergang berühren, und mit einem Hook-Kollektor besteht danach die Erfindung darin, daß auf den beiden freien gegenüberliegenden Oberflächen der beiden Zonen je ein kleinerer Bereich von Halbleitermaterial mit entgegengesetztem Leitfähigkeitstyp so einlegiert ist, daß benachbarte PN-Übergänge einen Abstand gleich öder kleiner als die Diffusionslänge für die mittlere Lebensdauer der Minoritätsträger haben und daß ohmsche Elektroden an den kleineren Halbleiterbereichen und an einer Zone des Halbleiterkörpers angebracht sind. In der belgischen Patentschrift 495 936 ist in Fig.8 ein Flächentransistor mit einem Halbleiterkörper mit einer P- und einer N-Zone, die sich in einem PN-Übergang berühren, und mit je einer Spitzenelektrode auf den beiden freien gegenüberliegenden Oberflächen der beiden Zonen gezeigt. Der dort unter jeder Spitzenelektrode schraffiert eingezeichnete Bereich soll jedoch lediglich die Ausbreitung von Raumladungen andeuten und stellt nicht je einen kleinen Bereich von -Halbleitermaterial von entgegengesetztem Leitfähigkeitstyp dar.For a transistor with a semiconductor body with a P and a N-zone, which touch in a PN-junction, and with a hook collector thereafter the invention is that on the two free opposing surfaces of the two zones each have a smaller area of semiconductor material with opposite one another Conductivity type is alloyed in such a way that adjacent PN junctions are spaced apart equal to or less than the diffusion length for the mean lifetime of the minority carriers have and that ohmic electrodes on the smaller semiconductor areas and on one Zone of the semiconductor body are attached. In Belgian patent specification 495 936 in FIG. 8 is a junction transistor with a semiconductor body with a P and an N-zone, which touch in a PN-junction, and each with a tip electrode shown on the two free opposing surfaces of the two zones. Of the However, the area drawn there under each tip electrode with hatched lines should be only indicate the expansion of space charges and does not represent a small one Area of semiconductor material of opposite conductivity type.

Bei dem Transistor nach der Erfindung mit einem einzigen Körper aus Halbleitermaterial sind die Bereiche entgegengesetzter Leitfähigkeit komplementär symmetrisch und die Klemmen so angeordnet, daß der Transistor in Schaltungen eingebaut werden kann, für die üblicherweise entweder ein NPN- oder ein PNP-Transistor nötig wäre. Die eine Zone an der die ohmsche Elektrode angebracht ist, kann dann als Basis des Transistors dienen. Der benachbarte Endbereich dient als Emitterzone und der andere Endbereich als Kollektorzone.In the transistor according to the invention with a single body Semiconductor material, the areas of opposite conductivity are complementary symmetrical and the terminals arranged so that the transistor is built into circuits which usually require either an NPN or a PNP transistor were. The one zone to which the ohmic electrode is attached can then be used as a base of the transistor. The adjacent end area serves as the emitter zone and the other end area than collector zone.

Durch Herstellung ohmscher Elektroden an beiden Mittelzonen kann der Transistor entweder als NPN-oder als PNP-Schichttransistor verwendet werden.By producing ohmic electrodes on both central zones, the Transistor can be used either as an NPN or as a PNP layer transistor.

Es werden hier mehrere Verfahren zur Herstellung eines solchen Transistors gemäß der Erfindung beschrieben. Nach einem besonders vorteilhaften Verfahren wird ein Kristall aus Halbleitermaterial mit drei Bereichen abwechselnd entgegengesetzter Leitfähigkeit gezüchtet, bei dem der Mittelbereich die benötigte Dicke hat. Danach werden die Endbereiche abgeschliffen, um deren Dicke auf das erforderliche geringe Maß zu bringen, wonach ein vierter Bereich entgegengesetzten Leitfähigkeitstyps in den abgeschliffenen, Bereich einlegiert wird.Several methods of making such a transistor are described here described according to the invention. According to a particularly advantageous method will a crystal of semiconductor material with three areas alternately opposite one another Conductivity grown where the central area has the required thickness. Thereafter the end areas are ground to reduce their thickness to the required low To bring about a fourth area of opposite conductivity type is alloyed into the abraded area.

Weitere vorteilhafte Ausbildungen der Erfindung ergeben sich aus der folgenden Beschreibung und den Zeichnungen. Die Erfindung sei nachstehend an Hand dieser Zeichnungen für einige beispielsweise Ausführungsformen näher erläutert.Further advantageous embodiments of the invention emerge from the following description and drawings. The invention is hereinafter to hand these drawings explained in more detail for some example embodiments.

Fig.1 ist eine schematische Darstellung eines NPN-Schichttransistor, aus dem ein Transistor gemäß der Erfindung gebildet werden kann; F ig. 2 ist eine schematische Darstellung ähnlich Fig. 1 und zeigt einen Transistor mit einer Verkleinerung der Dicken der Zonen nach einem der Endbereiche zu; Fig.3 zeigt den Transistor nach einem weiteren Bearbeitungsvorgang; Fig.4 ist ein Schaltschema für einen Transistor nach der Erfindung; Fig. 5 ist eine grafische Darstellung der Kennlinien des Transistors nach Fig. 4; Fig. 6 ist ein Schema einer anderen Schaltung für die Verwendung des Transistors nach der Erfindung; Fig. 7 ist eine grafische Darstellung der Kennlinien der Schaltung nach Fig. 6; Fig. 8 ist eine schematische Darstellung einer anderen Form eines nach der Erfindung hergestellten Transistorkörpers.Fig. 1 is a schematic representation of an NPN film transistor, from which a transistor according to the invention can be formed; Fig. 2 is a schematic illustration similar to FIG. 1 and shows a transistor with a reduction in size the thicknesses of the zones towards one of the end regions; Fig.3 shows the transistor after another machining process; Fig.4 is a circuit diagram for a transistor according to the invention; Fig. 5 is a graph showing the characteristics of the transistor according to Fig. 4; Figure 6 is a schematic of another circuit for using the Transistor according to the invention; Fig. 7 is a graph showing the characteristics the circuit of Figure 6; Fig. 8 is a schematic illustration of another Form of a transistor body produced according to the invention.

Die Fig. 1 zeigt schematisch einen herkömmlichen NPN-Schichttransistorkörper 1 mit einem dünnen Mittel-P-Bereich 2, dessen Dicke im wesentlichen gleich oder kleiner als die Diffusionslänge für die durchschnitliche Lebensdauer der Minoritätsträger in dem betreffenden P-Bereich ist. Bei den gewöhnlich verwendeten Materialien muß die Dicke des P-Bereiches 0,002 cm oder weniger betragen. Es ist üblich, NPN-Transistorkörper mit mittleren P-Bereichen solcher Abmessungen nach den bekannten Verfahren herzustellen. Der Körper 1 hat außerdem an jedem Ende N-Bereiche 3 und 4, deren Dicke nicht kritisch ist.1 schematically shows a conventional NPN layer transistor body 1 with a thin central P-area 2, the thickness of which is substantially equal to or smaller than the diffusion length for the average lifetime of the minority carriers is in the relevant P range. With the materials commonly used, must the thickness of the P-region is 0.002 cm or less. It is common to have NPN transistor bodies with average P-ranges of such dimensions according to the known method. The body 1 also has N regions 3 and 4 at each end, the thickness of which is not critical is.

Fig.2 zeigt den Transistorkörper 1 nach einer weiteren Bearbeitung, und zwar ist sein Endbereich 3 etwa auf dieselbe Dicke wie die des P-Bereiches 2 abgeschliffen worden. Vor dem Abschleifen kann der Transistorkörper mit einer der an sich bekannten Ätzlösungen geätzt werden, z. B. mit einer Kombination von Azetylsäure, Salpetersäure, Fluorwasserstoffsäure, Brom und Wasser, um die N- und P-Bereiche sichtbar zu machen, damit der Schleifvorgang genau gesteuert werden kann, so daß der N-Bereich 3 die erforderliche Dicke erhält. Vorzugsweise wird, der Bereich 3 auf etwa 0,013 cm abgeschliffen.2 shows the transistor body 1 after further processing, namely, its end region 3 is approximately the same thickness as that of the P region 2 been sanded off. Before grinding, the transistor body can be covered with one of the etching solutions known per se are etched, e.g. B. with a combination of acetylic acid, Nitric acid, hydrofluoric acid, bromine and water to the N and P ranges to make visible so that the grinding process can be precisely controlled, so that the N-area 3 is given the required thickness. Preferably, the area 3 Sanded down to about 0.013 cm.

Fig. 3 zeigt den Transistorkörper 1 nach einem weiteren Bearbeitungsvorgang, in dem ein kleiner P-Bereich 5 nach einem der bekannten Legierungsverfahren in den Endbereich 3 hineinlegiert wird. Es wird z. B. ein Draht 6, bestehend aus Gold mit Indium als Verunreinigung, falls ein P-Bereich gebildet werden soll, in Kontakt mit dem N-Bereich gebracht und an diesen angeschweißt durch Hindurchleiten eines genügend starken Stromes durch 1. Dabei wird der P-Bereich 5 durch feste Diffusion der Verunreinigung und durch Wärme und Stromfluß gebildet. Dann werden, z. B. durch Löten, die Drähte 7 und 8 am IN-Bereich 3 bzw. am P-Bereich 2 befestigt. Die Grundfläche des N-Bereiches 4 ist an einen großen Tragblock 9 aus elektrisch leitendem Material angelötet, an welchen ein Zuführungsdraht 10 angeschlossen ist. Die Legierung des P-Bereiches 5 wird so gesteuert, da.ß der Abstand zwischen dem P-Bereich 5 und dem P-Bereich 2 etwa 0,002 cm wird, d. h. im wesentlichen nicht größer als die Diffusionslänge für die durchschnittliche Lebensdauer der Minoritätsträger in dem dazwischenliegenden hT-Bereich 3.Fig. 3 shows the transistor body 1 after a further processing process, in which a small P-area 5 according to one of the known alloying processes in the End region 3 is alloyed into it. It is z. B. a wire 6 consisting of gold with Indium as an impurity, if a P-region is to be formed, in contact brought to the N-area and welded to this by passing a Sufficiently strong current through 1. The P-area 5 becomes through solid diffusion pollution and formed by the flow of heat and current. Then, e.g. B. by Solder, attach wires 7 and 8 to IN area 3 and P area 2, respectively. The base of the N-area 4 is attached to a large support block 9 made of electrically conductive material soldered to which a lead wire 10 is connected. The alloy of the P range 5 is controlled so that the distance between the P range 5 and the P-region 2 becomes about 0.002 cm, i.e. H. essentially no greater than the diffusion length for the average lifetime of the minority carriers in the intermediate one hT area 3.

Wenn der Transistor nach Fig. 3 in einer Schaltung verwendet wird, welche starke Ströme führt, für die sich der Transistor besonders gut eignet, so ist es sehr wünschenswert und in vielen Fällen notwendig, daß ein Wärmezerstreuungsmittel, eine sogenannte »Wärmesenke«, in Verbindung mit der Emitterschicht vorgesehen wird. Eine solche »Wärmesenke« ist bei 32 in Fig. 3 dargestellt und besteht aus einer Schiene aus Kupfer oder einem anderen wärmeleitenden Material in wärmeleitender Zusammenwirkung mit dem Bereich 3. Die »Wärmesenke« kann zur Verbesserung der Wärmeverteilung mit Kühlrippen 33 versehen werden. Sie kann eine ohmsche Verbindung mit dem Bereich 3 haben. Der Wärmeahleiter 32 kann aber auch mit dem Bereich 5 verbunden sein, da die meiste Wärme an der Berührungsfläche zwischen diesen beiden Bereichen erzeugt wird. Der Wärmeableiter soll eine möglichts gute wärmeleitende Verbindung mit dieser Berührungsfläche haben, darf aber natürlich die Berührungsfläche nicht kurzschließen.When the transistor of Fig. 3 is used in a circuit, which strong currents conducts, for which the transistor is particularly well suited, so it is very desirable and in many cases necessary that a heat dissipation agent, a so-called "heat sink" is provided in connection with the emitter layer. Such a "heat sink" is shown at 32 in FIG. 3 and consists of one Rail made of copper or another thermally conductive material in thermally conductive Interaction with area 3. The »heat sink« can improve the heat distribution be provided with cooling fins 33. You can ohmic connection with the area 3 have. However, the thermal conductor 32 can also be connected to the area 5, there most of the heat is generated at the interface between these two areas will. The heat sink should have the best possible thermally conductive connection with it Have contact surface, but must of course not short-circuit the contact surface.

Der Transistor nach Fig. 3 kann gemäß Fig. 4 geschaltet sein. In Fig. 4 ist die Emitterverbindung über die Leitung 6 zum Bereich 5 hergestellt. Die Berührungsfläche zwischen der P-Schicht 5 und der N-Schicht 3 dient dabei als Emitterübergang. Die Leitung 7 bildet den Basisanschluß an den N-Bereich 3. Der P-Bereich 2 ist an keine äußerliche Schaltung elektrisch angeschlossen, und die Leitung 8 nach Fig. 3 bleibt unbenutzt. Die Kollektorverbindung wird über die Leitung 10 zum I\T-Bereich 4 hergestellt. Der N-Bereich 4 und der P-Bereich 2 bilden zusammen einen PN-»Hook«-Kollektor.The transistor according to FIG. 3 can be connected according to FIG. 4. In Fig. 4, the emitter connection is established via line 6 to area 5. The interface between the P-layer 5 and the N-layer 3 serves as an emitter junction. the Line 7 forms the base connection to the N area 3. The P area 2 is not connected to any external circuit electrically connected, and the line 8 of FIG. 3 remains unused. The collector connection is established via the line 10 to the I \ T area 4. The N-area 4 and the P-area 2 together form a PN "hook" collector.

Die Leitung 6 ist an die Eingangsklemme 11 angeschlossen und außerdem über einen Widerstand 12 und eine Vorspannungsbatterie 13 geerdet. Die andere Eingangsklemme 14 liegt unmittelbar an Erde.The line 6 is connected to the input terminal 11 and also grounded through a resistor 12 and a bias battery 13. The other input terminal 14 is directly on the ground.

Die Leitung 10 ist an die Ausgangsklemme 15 angeschlossen. Außerdem ist die Leitung 10 über einen Widerstand 16 und über die Batterie 17 geerdet. Die andere Ausgangsklemme 18 liegt am Verbindungspunkt des Widerstands 16 und der Batterie 17.The line 10 is connected to the output terminal 15. aside from that the line 10 is grounded via a resistor 16 and the battery 17. the other output terminal 18 is at the connection point of the resistor 16 and the battery 17th

Die Fig. 5 bringt die Kollektor-Strom-Spannungs-Kennlinien des Transistors für die Schaltung nach Fig.4. Diese Kurvenschar zeigt die Änderung der Kollektorspannung (V,) mit dem Kollektorstrom (I") für verschiedene konstante Werte des Emitterstroms (Ie). Man kann sehen, daß, sobald das Kollektorpotential einen Mindestwert überschreitet, der Kollektorstrom im wesentlichen konstant bleibt, solange der Emitterstrom konstant bleibt, und zwar über einen großen Bereich von Kollektorpotentialwerten.5 shows the collector current-voltage characteristics of the transistor for the circuit according to Fig. 4. This family of curves shows the change in the collector voltage (V,) with the collector current (I ") for different constant values of the emitter current (Ie). One can see that as soon as the collector potential exceeds a minimum value, the collector current remains essentially constant as long as the emitter current is constant remains over a wide range of collector potential values.

Die Fig. 6 zeigt den Transistor nach Fig. 3 in einer etwas anderen Schaltung, und zwar ist hier der Emitteranschlußdraht 6 geerdet. Der Basisanschlußdraht 7 liegt über einen Widerstand 19 und über eine Vorspannungsbatterie 20 an Erde. Die Leitung 7 ist außerdem an eine Eingangsklemme 21 angeschlossen. Die andere Eingangsklemme 22 ist geerdet. Die Kollektoranschlußleitung 10 liegt an der Ausgangsklemme 23 und außerdem über den Widerstand 24 und über die Batterie 25 an Erde. Die andere Ausgangsklemme 26 ist an den gemeinsamen Verbindungspunkt des Widerstands 24 mit der Batterie 25 angeschlossen. Die Schaltung nach Fig.6 erzeugt einen beträchtlichen Strom im Ausgangskreis und eignet sich zum Betreiben einer Belastung, z. B. eines Relais oder eines Elektromagneten. Das Vorhandensein einer »Wärmesenke« am Transistor ist eine praktische Notwendigkeit bei der Schaltung nach Fig. 6.FIG. 6 shows the transistor according to FIG. 3 in a somewhat different circuit, namely here the emitter connection wire 6 is grounded. The base connection wire 7 is connected to earth via a resistor 19 and a bias battery 20. The line 7 is also connected to an input terminal 21. The other input terminal 22 is grounded. The collector connection line 10 is connected to the output terminal 23 and also via the resistor 24 and the battery 25 to earth. The other output terminal 26 is connected to the common connection point of the resistor 24 with the battery 25. The circuit of Figure 6 generates a considerable current in the output circuit and is suitable for operating a load, e.g. B. a relay or an electromagnet. The presence of a "heat sink" on the transistor is a practical necessity in the circuit of FIG.

Die Fig. 7 zeigt eine Kollektor-Strom-Spannungs-Kennlinie für die Schaltungsanordnung nach Fig.6 für verschiedene Basisstromwerte b- Wie man sieht, kann für kleine Kollektorstromwerte das Kollektorpotential hoch sein. Sobald aber ein sehr kleiner Kollektorstrommindestwert überschritten wird, bleibt danach das Kollektorpotential konstant und sehr klein für alle weiteren Erhöhungen des Kollektorstroms.Fig. 7 shows a collector current-voltage characteristic curve for the Circuit arrangement according to Fig. 6 for different base current values b- As you can see, the collector potential can be high for small collector current values. As soon as a very small collector current minimum value is exceeded, that remains afterwards Collector potential constant and very small for all further increases in the collector current.

Beim Vergleichen der in Fig. 7 gezeigten Kurven mit denen des Transistors nach dem obenerwähnten älteren Vorschlag ergibt sich, daß das Kollektorpotential seinen endlichen konstanten Wert im Falle der Erfindung bei einem viel niedrigeren Kollektorstromwert erreicht. Mit anderen Worten: Der Transistor erreicht seinen kleinsten Ausgangsimpedanzzustand bei einem niedrigeren Kollektorstrom als der Transistor nach dem obigen Vorschlag. In einer Ausführungsform des Transistors nach der Erfindung beträgt der Sättigungswiderstand etwa 40 Ohm, der Sperrwiderstand im AUS-Zustand etwa 100 000 Ohm und die Eigenstromverstärkung am Kollektor etwa 30.Comparing the curves shown in Fig. 7 with those of the transistor according to the older proposal mentioned above, it follows that the collector potential its finite constant value in the case of the invention at a much lower one Collector current value reached. In other words, the transistor reaches its own smallest output impedance state at a lower collector current than the transistor according to the above suggestion. In one embodiment of the transistor according to the invention the saturation resistance is about 40 ohms, the blocking resistance in the OFF state about 100,000 ohms and the self-current gain at the collector about 30.

Die Transistoren nach der Erfindung haben einen höheren Sperrwiderstand im AUS-Zustand als bei bekannten Transistoren mit vergleichbaren Kapazitäten, wodurch der Energieverlust im AUS-Zustand auf einen niedrigeren Wert beschränkt wird. Außerdem ist der Sättigungswiderstand niedriger als der bei den bekannten Transistoren, und dadurch ist ein verringerter Energieverlust für einen gegebenen Energieausgang gewährleistet. Die Eigenstromverstärkung am Kollektor des Transistors nach der Erfindung ist höher als bei bisherigen Transistoren.The transistors according to the invention have a higher blocking resistance in the OFF state than in known transistors with comparable capacities, whereby the energy loss in the OFF state is limited to a lower value. aside from that the saturation resistance is lower than that of the known transistors, and this ensures a reduced energy loss for a given energy output. The self-current gain at the collector of the transistor according to the invention is higher than with previous transistors.

Fig. 8 veranschaulicht eine abgewandelte Form des Transistors nach der Erfindung, die nach einem besonderen Verfahren nach der Erfindung hergestellt wird. Er enthält den Transistorkörper 27, bestehend aus einem P-Bereich 28 und einem N-Bereich 29. Der aus diesen beiden Schichten bestehende Körper kann auch nach einem beliebigen herkömmlichen Verfahren als Einkristall gezüchtet werden. Die Dicke jeder dieser beiden Zonen muß etwa 0,013 cm oder weniger betragen. In jeden dieser Bereiche ist ein weiterer, kleinerer Bereich vom entgegengesetzten Leitungstyp einlegiert. Genauer gesagt ist ein kleiner P-Bereich 30 in den N-Bereich 29 und ein kleiner N-Bereich 31 in den P-Bereich 28 einlegiert. Die Eindringtiefe der Bereiche 30 und 31 muß etwa 0,008 bis 0,009 cm betragen. Dabei bleibt der Abstand zwischen jedem aneinandergrenzenden Paar von Grenzschichten etwa gleich oder kleiner als die Diffusionslänge für die mittlere Lebensdauer von Minoritätsträgern in dem dazwischenliegenden Bereich. Ohmsche Verbindungen können zu allen vier Bereichen hergestellt werden.8 illustrates a modified form of the transistor according to FIG of the invention produced by a particular method according to the invention will. It contains the transistor body 27, consisting of a P-area 28 and a N-area 29. The body consisting of these two layers can also be after a can be grown as a single crystal by any conventional method. The thickness of everyone these two zones must be about 0.013 cm or less. In each of these areas another, smaller area of the opposite conductivity type is alloyed. More specifically, a small P range 30 is in the N range 29 and a small one N-area 31 alloyed in the P-area 28. The depth of penetration of areas 30 and 31 must be about 0.008 to 0.009 cm. The distance between each remains adjacent pair of boundary layers approximately equal to or less than the diffusion length for the mean lifetime of minority carriers in the intermediate range. Ohmic connections can be made to all four areas.

Es können auch andere Verfahren für die Herstellung eines NPNP-Transistorkörpers, dessen beide Mittelbereiche die erforderliche Dicke haben, verwendet werden, aber die beiden beschriebenen Verfahren bieten, was die gegenwärtigen Herstellungsverfahren betrifft, beträchtliche Vorteile. Als Beispiel für ein solches ebenfalls mögliches Verfahren können alle drei Schichten gezüchtet werden. Die Dicke der beiden Zwischenbereiche ist aber nach den gegenwärtigen Züchtungsvorgängen schwer zu steuern.Other methods of manufacturing an NPNP transistor body can also be used, whose both central regions are of the required thickness can be used, but the two processes described offer what the current manufacturing process does concerns, considerable advantages. As an example of such a thing, it is also possible Process can be grown all three layers. The thickness of the two intermediate areas but is difficult to control according to the current breeding processes.

Ein Wärmeableiter 33 mit Rippen 34 ist in Verbindung mit dem Bereich 28 gezeigt.A heat sink 33 with fins 34 is in communication with the area 28 shown.

Sollen zu allen vier Bereichen Verbindungen hergestellt werden, wie Fig. 3 zeigt, so kann der Transistor nach Fig. 4 und. 6 in jede Schaltung eingebaut werden, deren Polaritätserfordernisse denen eines herkömmlichen PNP-Schichttransistors ähneln. Durch Verwendung der Leitung 8 als Basisanschluß anstatt der Leitung 7 werden die Polaritäten im Transistor umgekehrt, so daß die Leitung 10 dann eine Emitterverbindung und die Leitung 6 eine Kollektorverbindung wird. Eine solche Halbleiteranordnung kann in jede Schaltung eingebaut werden, deren Polaritätserfordernisse denen eines herkömmlichem NPN-Schichttransistors entsprechen.If connections are to be made to all four areas, as FIG. 3 shows, the transistor according to FIGS. 4 and. 6 can be built into any circuit whose polarity requirements are similar to those of a conventional PNP film transistor. By using line 8 as the base connection instead of line 7, the polarities in the transistor are reversed, so that line 10 then becomes an emitter connection and line 6 becomes a collector connection. Such a semiconductor arrangement can be built into any circuit whose polarity requirements correspond to those of a conventional NPN layer transistor.

Claims (3)

PATENTANSPRÜCHE: 1. Transistor mit einem Halbleiterkörper mit einer P- und einer INT-Zone, die sich in einem PN-übergang berühren, und mit einem Hook-Kollektor, dadurch gekennzeichnet, daß auf den beiden freien gegenüberliegenden Oberflächen der beiden Zonen je ein kleinerer Bereich von Halbleitermaterial von entgegengesetztem Leitfähigkeitstyp so einlegiert ist, daß benachbarte PN-Übergänge einen Abstand gleich oder kleiner als die Diffusionslänge für die mittlere Lebensdauer der Minoritätsträger haben, und daß ohrnsche Elektroden an den kleineren Halbleiterbereichen und an einer Zone des Halbleiterkörpers angebracht sind. PATENT CLAIMS: 1. Transistor with a semiconductor body with a P and an INT zone, which touch in a PN junction, and with a hook collector, characterized in that a smaller one on the two free opposite surfaces of the two zones Area of semiconductor material of opposite conductivity type is alloyed in such a way that adjacent PN junctions have a distance equal to or less than the diffusion length for the mean life of the minority carriers, and that ear electrodes are attached to the smaller semiconductor areas and to a zone of the semiconductor body. 2. Transistor nach Anspruch 1, dadurch gekennzeichnet, daß mindestens eine (3) der Zonen des Halbleiterkörpers mit einem Wärmeableiter (32) versehen ist. 2. Transistor according to claim 1, characterized in that at least one (3) of the zones of the semiconductor body is provided with a heat sink (32). 3. Transistor nach Anspruch 2, dadurch gekennzeichnet, daß der Wärmeableiter mit Kühlrippen (33) besetzt ist. In Betracht gezogene Druckschriften: USA.-Patentschriften Nr. 2 655 610, 2 623 105; belgische Patentschrift Nr. 495 936; Zeitschrift für Elektrochemie, Bd. 58, 1954, Nr. 5, S. 283 bis 321.3. Transistor according to claim 2, characterized characterized in that the heat sink is equipped with cooling fins (33). Into consideration drawn pamphlets: U.S. Patents Nos. 2,655,610, 2,623,105; Belgian U.S. Patent No. 495,936; Zeitschrift für Elektrochemie, Vol. 58, 1954, No. 5, pp. 283 to 321.
DEI11692A 1955-05-18 1956-05-17 Transistor with a semiconductor body with a P and an N zone, which touch in a PN transition, and with a hook collector Pending DE1080691B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US1080691XA 1955-05-18 1955-05-18

Publications (1)

Publication Number Publication Date
DE1080691B true DE1080691B (en) 1960-04-28

Family

ID=22320106

Family Applications (1)

Application Number Title Priority Date Filing Date
DEI11692A Pending DE1080691B (en) 1955-05-18 1956-05-17 Transistor with a semiconductor body with a P and an N zone, which touch in a PN transition, and with a hook collector

Country Status (1)

Country Link
DE (1) DE1080691B (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE495936A (en) * 1949-10-11
US2623105A (en) * 1951-09-21 1952-12-23 Bell Telephone Labor Inc Semiconductor translating device having controlled gain
US2655610A (en) * 1952-07-22 1953-10-13 Bell Telephone Labor Inc Semiconductor signal translating device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE495936A (en) * 1949-10-11
US2623105A (en) * 1951-09-21 1952-12-23 Bell Telephone Labor Inc Semiconductor translating device having controlled gain
US2655610A (en) * 1952-07-22 1953-10-13 Bell Telephone Labor Inc Semiconductor signal translating device

Similar Documents

Publication Publication Date Title
DE1152763C2 (en) Semiconductor component with at least one PN transition
EP0283496B1 (en) Semi-conductor element with a p-region on the anode side and a weakly-doped adjacent n-base region
DE3136682C2 (en)
DE1279196B (en) Area transistor
DE1260029B (en) Method for manufacturing semiconductor components on a semiconductor single crystal base plate
DE1099646B (en) Unipolar transistor with a plate-shaped semiconductor body and at least three electrodes surrounding one another on one of its surfaces and a method for its manufacture
DE1230500B (en) Controllable semiconductor component with a semiconductor body with the zone sequence NN P or PP N
DE2730373A1 (en) INTEGRATED SEMI-CONDUCTOR LOGIC CIRCUIT
DE2329398C3 (en) Reverse conducting thyristor component
DE2364752A1 (en) SEMI-CONDUCTOR DEVICE
DE1055692B (en) Transistor with a flat body made of semiconducting material with several non-blocking and blocking electrodes
DE1439674C3 (en) Controllable and switchable pn semiconductor component for high electrical power
DE2406866A1 (en) SEMI-CONDUCTOR CONTROL RECTIFIER
DE1080691B (en) Transistor with a semiconductor body with a P and an N zone, which touch in a PN transition, and with a hook collector
DE1063279B (en) Semiconductor arrangement made up of a semiconductor body with a flat inner pn transition and with more than three electrodes
DE2051623A1 (en) Controllable space charge limited impedance device for integrated circuits
DE2531164A1 (en) TRANSISTOR DEVICE
DE2530288C3 (en) Inverter in integrated injection logic
DE1066283B (en)
DE2540354A1 (en) SEMICONDUCTOR STRUCTURE SUITABLE AS THERMOIONIC INJECTION DIODE
DE1965051C2 (en) Semiconductor component
DE3104743A1 (en) SEMICONDUCTOR SWITCHING DEVICE
DE2410721A1 (en) CONTROLLABLE SEMI-CONDUCTOR RECTIFIER ELEMENT
DE2048159A1 (en) Semiconductor device and method for manufacturing the same
DE1464715C3 (en) Semiconductor component with a semiconductor body made up of three zones of alternately opposite conductivity types