DE1063279B

DE1063279B - Semiconductor arrangement made up of a semiconductor body with a flat inner pn transition and with more than three electrodes

Info

Publication number: DE1063279B
Application number: DEI14908A
Authority: DE
Inventors: Richard Frederick Rutz
Original assignee: IBM Deutschland GmbH
Current assignee: IBM Deutschland GmbH
Priority date: 1957-05-31
Filing date: 1958-05-30
Publication date: 1959-08-13
Also published as: GB887327A

Description

Für die Schaffung einer Halbleiteranordnung, mit der man komplizierte logische Operationen ausführen kann, war es bisher nötig, mehrere Eingangs- und Ausgangsklemmen auf demselben Halbleiterkristall innerhalb einer genügend kurzen Entfernung voneinander vorzusehen, wenn man den Transistoreffekt ausnutzen wollte. Diese Ausführungsform führt zu schwierigen Herstellungsproblemen und hat bisher eine praktische Begrenzung für die Größe und Kompliziertheit solcher logischer Vorrichtungen dargestellt, wo keine theoretische Begrenzung besteht.For creating a semiconductor device capable of performing complicated logical operations can, it was previously necessary to have several input and output terminals on the same semiconductor crystal inside a sufficiently short distance from each other to provide if one takes advantage of the transistor effect wanted to. This embodiment poses difficult manufacturing problems and has heretofore been practical Limitation on the size and complexity of such logical devices presented where no theoretical There is a limitation.

Die der Erfindung zugrunde liegende Aufgabe besteht in der Herstellung von Halbleiteranordnungen für eine praktisch unbegrenzte Zahl von Eingängen und Ausgängen, die in wirksamer Zuordnung zum Halbleiterkristall genügend nahe zueinander aufgebracht werden können, um den Transistoreffekt auszunutzen. Die Erfindung 'geht dabei von der bekannten Halbleiteranordnung aus einem Halbleiterkörper mit flächenhaftem innerem pn-übergang und mit mehr als drei Elektroden aus.The object on which the invention is based is the production of semiconductor arrangements for a practically unlimited number of inputs and outputs that can be effectively assigned to the Semiconductor crystal can be applied close enough to each other to take advantage of the transistor effect. The invention is based on the known semiconductor arrangement comprising a semiconductor body extensive internal pn junction and with more than three electrodes.

Für eine solche Halbleiteranordnung besteht die Erfindung darin, daß Emitterelektrode, Kollektorelektrode und dazwischen die Basiselektrode auf der einen Oberfläche des Halbleiterkörpers angebracht sind, daß die andere Oberfläche des Halbleiterkörpers mit einer die ganze Oberfläche bedeckenden ohmschen Elektrode belegt ist, welche der anliegenden Halbleiterzone ein nahezu einheitliches Potential gibt, und daß die letztere Halbleiterzone so dünn gegenüber der anderen Halbleiterzone ausgebildet ist, daß sie im Betrieb praktisch an allen Stellen das Potential der anliegenden ohmschen Elektrode annimmt. Dadurch wird gegenüber dem Bekannten der Vorteil erreicht, daß die Stellung des Emitters zum Kollektor für die Transistorwirkung nicht mehr kritisch ist, so daß auch mehrere Emitter auf der gleichen Oberflächenseite derselben Halbleiterzone vorhanden sein können, wenn ihr Abstand von einem von mehreren Kollektoren größer ist als die Dicke dieser Halbleiterzone.For such a semiconductor arrangement, the invention consists in that the emitter electrode, collector electrode and therebetween the base electrode are mounted on the one surface of the semiconductor body in that the other surface of the semiconductor body with an ohmic electrode covering the entire surface is occupied, which gives the adjacent semiconductor zone an almost uniform potential, and that the latter Semiconductor zone is so thin compared to the other semiconductor zone that it is in operation the potential of the adjacent ohmic electrode assumes practically at all points. This will over the known the advantage achieved that the position of the emitter to the collector for the transistor effect is no longer critical, so that several emitters on the same surface side of the same Semiconductor zones can exist if their distance from one of several collectors is greater than the thickness of this semiconductor zone.

Besondere Ausführungsformen der Halbleiteranordnung nach der Erfindung sind nachstehend angegeben Particular embodiments of the semiconductor device according to the invention are given below

bei mehreren Emittern,
bei mehreren Kollektoren,if there are several emitters,
with several collectors,

bei mehreren Eingängen und mehreren Ausgängen undwith several inputs and several outputs and

bei mehreren Eingangsklemmen, von denen eine die Leistung der anderen beeinflussen kann.
Weitere Merkmale der Erfindung ergeben sich aus der Beschreibung und den Zeichnungen.if there are multiple input terminals, one of which can affect the performance of the other.
Further features of the invention emerge from the description and the drawings.

Fig. 1 ist eine schematische Darstellung einer Halbleiteranordnung nach der Erfindung;Fig. 1 is a schematic representation of a semiconductor device according to the invention;

Fig. 2 ist ein Halbleiterkristallplättchen, in welches Halbleiteranordnung aus einem Halbleiterkörper mit flächenhaftem innerem pn-übergang und mit mehr als drei ElektrodenFig. 2 is a semiconductor crystal wafer in which a semiconductor device consists of a semiconductor body with extensive internal pn junction and with more than three electrodes

Anmelder: IBM Deutschland Internationale Büro-Maschinen Gesellschaft m.b.H., Sindelfingen (Württ), Tübinger Allee 49Applicant: IBM Deutschland Internationale Büro-Maschinen Gesellschaft m.b.H., Sindelfingen (Württ), Tübinger Allee 49

Beanspruchte Priorität: V. St. v. Amerika vom 31. Mai 1957Claimed priority: V. St. v. America May 31, 1957

Richard Frederick Rutz_r Fishkill, N. Y. (V. St. A.)_r ist als Erfinder genannt wordenRichard Frederick Rutz _r Fishkill, NY (V. St. A.) _r has been named as the inventor

Verunreinigungen diffundiert worden sind, welche den entgegengesetzten Leitfähigkeitstyp erzeugen;Impurities have been diffused which produce the opposite conductivity type;

Fig. 3 ist das in Fig. 2 gezeigte Plättchen, bei dem die Enden entfernt worden sind;
Fig. 4 ist ein Zwischenprodukt und veranschaulicht die Aufbringung eines Basiskontakts für die in Fig. 1 gezeigte Vorrichtung;Figure 3 is the wafer shown in Figure 2 with the ends removed;
Fig. 4 is an intermediate product and illustrates the application of a base contact for the device shown in Fig. 1;

Fig. 5 ist eine schematische Darstellung für die Anbringung eines Emitterkontakts für eine Vorrichtung nach Fig. 1;Figure 5 is a schematic illustration of the attachment of an emitter contact for a device according to Fig. 1;

Fig. 6-ist eine schematische Darstellung für die Anbringung von Kollektorkontakten für eine Vorrichtung nach Fig. 1;6 is a schematic illustration of the attachment of collector contacts for a device according to Fig. 1;

Fig. 7 zeigt die Wirkung einer Ätzoperation, durch die die Eingangs- und Ausgangselektroden für eine Vorrichtung nach Fig. 1 voneinander getrennt werden;Fig. 7 shows the effect of an etching operation by which the input and output electrodes for a Device according to Figure 1 are separated from each other;

Fig. 8 ist eine perspektivische Darstellung von Halbleiteranordnungen mit mehreren Eingängen und Ausgängen unter Anwendung des Herstellungsprinzips nach der Erfindung;8 is a perspective view of semiconductor assemblies having multiple inputs and outputs using the manufacturing principle according to the invention;

Fig. 9 ist ein Schaltungsbeispiel unter Verwendung der Halbleiteranordnung nach Fig. 8;Fig. 9 is a circuit example using the semiconductor device of Fig. 8;

Fig. 10 ist eine grafische Darstellung des Kollektorstroms gegenüber dem Emitterstrom für eine SchaI-tung nach Fig. 9.Figure 10 is a graph of collector current versus emitter current for a circuit according to FIG. 9.

Die Halbleiteranordnung nach Fig. 1 besteht aus dem Halbleiterkristall 2 aus P-Ieitendem Material mit einem großflächigen Gleichrichterkontakt, dargestellt als PN-Übergang 3, und dem N-Ieitenden Bereich 4,The semiconductor arrangement according to FIG. 1 consists of the semiconductor crystal 2 made of P-conductive material with a large-area rectifier contact, shown as PN junction 3, and the N-conductive area 4,

909 607ß01909 607ß01

der eine ganze Oberfläche bedeckt. Der N-Ieitende Bereich 4 hat durchweg ein nahezu einheitliches Potential. Dies läßt sich erreichen durch Steuerung 'des spezifischen Widerstandes, oder, wie hier veranschaulicht, ist der Bereich 4 sehr dünn, und seine ganze freie Oberfläche ist durch einen Ohmschen Kontakt 5 bedeckt, z. B. einen Lötmittelüberzug, an dem eine elektrische Leitung 6 angebracht sein kann. Die Stärke des P-Ieitenden Bereiches des Halbleiterkristalls 2 liegt innerhalb des Diffusionsabstandes 'des durchschnittliehen Ladungsträgers während der Trägerlebensdauer in dem für den Kristall 2 ausgewählten Material. Zu der anderen großen Oberfläche des Kristalls 2 führen mehrere Eingangs- und Ausgangskontakte. Eine ohmsche Basisverbindung 7 führt zu dem Kristall 2 in der Mitte des Halbleiterkörpers. Ein Emitteranschluß 8 besteht aus einem Halbleiterbereich 9 des entgegengesetzten Leitfähigkeitstyps, der einen PN-Übergang 10 mit dem P-Ieitenden Bereich 2 bildet, und eine ohmsche äußere Verbindung 11 ist zum N-Ieitenden Bereich 9 hergestellt. Ein Kollektor 12 besteht aus einer PN-Verbindungsschicht, die an sich für Stromverstärkerzwecke bekannt ist. Es kann auch jede an sich bekannte stromverstärkende Elektrode, die den erforderlichen Verstärkungsfaktor hat, als Kollektor dienen. Der hier gezeigte Kollektor 12 umfaßt einen N-Ieitenden Bereich 13, der einen PN-Übergang 14 mit dem P-Kristall 2 bildet, einen P-Ieitenden Bereich 15, der einen PN-Übergang 16 mit dem N-Ieitenden Bereich 13 bildet, und eine äußere ohmsche Verbindung 17, die zum P-Ieitenden Bereich 15 hergestellt ist.that covers a whole surface. The N-conductive region 4 has an almost uniform potential throughout. This can be achieved by controlling the resistivity, or, as illustrated here, the area 4 is very thin and its entire free surface is covered by an ohmic contact 5 , e.g. B. a solder coating to which an electrical lead 6 can be attached. The strength of the P-conductive region of the semiconductor crystal 2 lies within the diffusion distance of the average charge carrier during the carrier lifetime in the material selected for the crystal 2. Several input and output contacts lead to the other large surface of the crystal 2. An ohmic base connection 7 leads to the crystal 2 in the middle of the semiconductor body. An emitter terminal 8 consists of a semiconductor region 9 of the opposite conductivity type, which forms a PN junction 10 with the P-conductive region 2 , and an ohmic external connection 11 is made to the N-conductive region 9 . A collector 12 consists of a PN junction layer which is known per se for current amplifier purposes. Any current-amplifying electrode known per se, which has the required amplification factor, can also serve as a collector. The collector 12 shown here comprises an N-conductive region 13 which forms a PN junction 14 with the P-crystal 2 , a P-conductive region 15 which forms a PN junction 16 with the N-conductive region 13 , and an external ohmic connection 17 which is made to the P-conductive region 15 .

Nimmt man nun an, daß in der Vorrichtung nach Fig. 1 die Potentialhöhe im N-Ieitenden Bereich 4 gleitend oder nicht auf eine bestimmte Höhe festgelegt ist, dann diffundieren Minoritätsträger, die in den Basisbereich 2 aus dem Emitter 8 am PN-Übergang 10 injiziert werden, durch den P-Bereich 2 zu der Sperrschicht 3 innerhalb ihrer Trägerlebensdauer. Die Stärke des Bereiches 2 ist bei der Herstellung so eingerichtet, daß dies möglich ist. Der N-Ieitende Bereich 4, der durchweg ein einheitliches Potential hat, z. B. dünn und mit einem Lötmittelüberzug 5 versehen ist, justiert sich selbst, da seine Potentialhöhe gleitend ist, und ist positiv oder negativ je nach dem Emitterstrom und sendet dann erneut eine gleichwertige Menge von Minoritätsträgern aus dem PN-Übergang 3 zum Kollektor 12 aus einem Bereich des PN-Übergangs 3 nahe dem Kollektor. Die Stellung des Emitters 8 zum Kollektor 12 ist also jetzt für die Transistorwirkung nicht mehr kritisch, und es können mehrere Emitter auf der Oberfläche des Bereiches 2 vorhanden sein, wenn ihr Abstand von einem von mehreren Kollektoren, wie z. B. 12, größer ist als die Dicke des P-Ieitenden Bereiches 2. If one now assumes that in the device according to FIG. 1 the potential level in the N-conductive region 4 is sliding or not fixed at a certain height, then minority carriers diffuse which are injected into the base region 2 from the emitter 8 at the PN junction 10 through the P-region 2 to the barrier layer 3 within its carrier life. The strength of the area 2 is set up during manufacture so that this is possible. The N-conductive region 4, which has a uniform potential throughout, e.g. B. thin and provided with a solder coating 5 , adjusts itself, since its potential level is sliding, and is positive or negative depending on the emitter current and then sends again an equivalent amount of minority carriers from the PN junction 3 to the collector 12 from a Area of the PN junction 3 near the collector. The position of the emitter 8 to the collector 12 is no longer critical for the transistor effect, and there can be several emitters on the surface of the area 2 if their distance from one of several collectors, such as. B. 12, is greater than the thickness of the P-conductive area 2.

Ein Hauptvorteil dieser Ausführungsform nach der Erfindung besteht darin, daß alle Eingangsimpedanzen an den Emitter positiv sind gegenüber einer negativen Eingangsimpedanz, wie sie auftreten kann, wenn in einer Halbleitervorrichtung Kollektoren mit hohem Verstärkungsfaktor vorgesehen sind. Der Emitter 8 kann in diesem Ausführungsbeispiel als Eingang einer geerdeten oder Bezugsbasis 2 eines PN-Transistors angesehen werden, dessen Kollektor der gleitende Bereich 4 ist. Bekanntlich sind Verstärker mit geerdeter Basis stabil und haben positive Eingangsimpedanzen. Andererseits dient der gleitende N-Bereich 4 auch als Emitter für einen Transistor mit geerdeter Basis und Stromverstärkerkollektor, bestehend aus dem Emitterbereich 4, der Basis 2 und dem Kollektor 12. Wenn die Emitter selbst um mehr als eine DifTusionslänge von-A major advantage of this embodiment of the invention is that all input impedances to the emitter are positive compared to negative input impedance such as can occur when high gain collectors are provided in a semiconductor device. In this exemplary embodiment, the emitter 8 can be viewed as the input of a grounded or reference base 2 of a PN transistor, the collector of which is the sliding region 4 . It is well known that grounded amplifiers are stable and have positive input impedances. On the other hand, the sliding N-area 4 also serves as an emitter for a transistor with a grounded base and a current amplifier collector, consisting of the emitter area 4, the base 2 and the collector 12. If the emitters themselves by more than a diffusion length of-

einander entfernt liegen, wird außerdem eine fast vollständige elektrische Trennung der Eingänge erreicht, und da diese Leistung in einem einzigen Aggregat erreicht wird, erlangt man eine beträchtliche Wirkungserhöhung. are at a distance from each other, an almost complete electrical separation of the inputs is also achieved, and since this performance is achieved in a single unit, there is a considerable increase in efficiency.

Um eine Symmetrie des Majoritätsträgerflusses innerhalb des Kristalls zwischen Kollektor und Basis zu erreichen, ist vorteilhaft, daß der ohmsche Kontakt 7 in der Mitte des Bereiches 2 zwischen den Emitterelektroden 8 und den Kollektorelektroden 12 angebracht ist. Dies ist sehr vorteilhaft insofern, als es zu einer Trennung zwischen Emitter und Kollektor und damit zu einer Abschirmung und einer Verminderung der möglichen Oberflächenkurzschlüsse zwischen den Elektroden und weiter zu einer merklichen Verringerung der Minoritätsspeicherung im P-Ieitenden Bereich 2 führt, da kleinere Kristalle verwendet werden können. Außerdem ergibt diese besondere Ausführungsform der Erfindung einen minimalen Basiswiderstand bei gegebenem Kristallvolumen.In order to achieve a symmetry of the majority carrier flow within the crystal between the collector and the base, it is advantageous that the ohmic contact 7 is provided in the middle of the area 2 between the emitter electrodes 8 and the collector electrodes 12 . This is very advantageous insofar as it leads to a separation between emitter and collector and thus to shielding and a reduction in the possible surface short circuits between the electrodes and further to a noticeable reduction in minority storage in the P-conductive area 2 , since smaller crystals are used can. In addition, this particular embodiment of the invention results in a minimal base resistance for a given crystal volume.

Das an Hand der in Fig. 1 gezeigte Prinzip für die Herstellung einer Halbleitervorrichtung gestattet den Einsatz jeder beliebigen Zahl von beliebigen, an sich bekannten Arten von Emitter- und Stromverstärker-Kollektorelektroden. Die Anwendung dieses P'rinzips begünstigt die Herstellung komplizierter Vorrichtungen, die äußerst komplizierte logische Funktionen ausführen können. Ein Beispiel für die Durchführung solcher komplizierter logischer Funktionen wird weiter unten noch im einzelnen beschrieben.The principle for the production of a semiconductor device shown in FIG. 1 allows the Use of any number of any known types of emitter and current amplifier collector electrodes. The application of this principle favors the production of complex devices, which can perform extremely complex logical functions. An example of the implementation such complicated logic functions will be described in detail below.

Ein weiterer Vorteil der Erfindung besteht darin, daß der durch die Grenzschicht 3, den Bereich 4 und den leitenden Überzug 5 dargestellte Gleichrichterkontakt mit großer Fläche und einheitlichem Potential als getrennte Eingangsklemme für übersteuernde Signale und sperrende Signale geschaltet werden kann, die z. B. am Emitter 8 eingebracht werden, und außerdem dient er als Kollektor für Minoritätsträger mit verzögerter Erholungszeit. Die ohmsche Basisverbindung 7 zwischen Emitter und Kollektor ermöglicht es dann dem Majoritätsträgerfluß vom Kollektor zur Basis, ein Feld im Bereich 2 zu errichten, welches den Bereich der Minoritätsträgerinjektion aus der Grenzschicht 3 auf einen kleinen Bereich in der Nähe des Kollektors beschränkt.Another advantage of the invention is that the rectifier contact represented by the boundary layer 3, the area 4 and the conductive coating 5 with a large area and uniform potential can be switched as a separate input terminal for overdriving signals and blocking signals, which z. B. be introduced at the emitter 8 , and it also serves as a collector for minority carriers with delayed recovery time. The ohmic base connection 7 between emitter and collector then enables the majority carrier flow from the collector to the base to establish a field in area 2 which limits the area of minority carrier injection from boundary layer 3 to a small area in the vicinity of the collector.

Die Konstruktion nach der Erfindung kann auf verschiedene bekannte Weisen hergestellt werden. Vorgezogen wird die folgende Herstellungsart:The construction according to the invention can be made in various known ways. Preferred will be the following manufacturing method:

Der Halbleiterkörper kann vorteilhaft nach dem Diffusionsverfahren behandelt sein, z. B. nach dem Verfahren der Gas- oder Dampfdiffusion, bei dem ein monokristalliner Halbleiterkörper von bestimmtem Leitfähigkeitstyp einer Umgebung ausgesetzt wird, die den entgegengesetzten Leitfähigkeitstyp bestimmende Verunreinigungen enthält, so daß die exponierte Oberfläche des Halbleiterkörpers bis zu einer bestimmten Tiefe in den Leitfähigkeitstyp umgewandelt wird, der durch die in der Umgebung vorhandenen Verunreinigungen bestimmt wird.The semiconductor body can advantageously be treated by the diffusion process, e.g. B. after the Process of gas or vapor diffusion in which a monocrystalline semiconductor body of certain Conductivity type is exposed to an environment which determines the opposite conductivity type Contains impurities, so that the exposed surface of the semiconductor body up to a certain Depth is converted into the conductivity type due to the impurities present in the environment is determined.

Fig. 2 zeigt nun einen monokristallinen Halbleiterkörper 18 nach der oben beschriebenen Diffusionsbehandlung. Der Halbleiterkörper 18 hat eine Zone 19 des ursprünglichen Leitfäbigkeitstyps und eine Zone, die von der gesamten Oberfläche aus in eine vorherbestimmte Tiefe reicht und den entgegengesetzten Leitfähigkeitstyp hat, hier als N dargestellt. Der Halbleiterkörper 18 kann in der später erklärten Weise für die Herstellung vieler verschiedener Halbleiteranordnungen verwendet werden, die bisher nicht verfügbare wünschenswerte Eigenschaften haben.FIG. 2 now shows a monocrystalline semiconductor body 18 after the diffusion treatment described above. The semiconductor body 18 has a zone 19 of the original conductivity type and a zone which extends from the entire surface to a predetermined depth and has the opposite conductivity type, represented here as N. The semiconductor body 18 can be used in the manner explained later for the manufacture of a wide variety of semiconductor devices which have heretofore unavailable desirable properties.

Der Halbleiterkörper 18 kann nun so zugeschnitten werden, daß die Enden entf ernt werden und ein »Sandwich« aus Material mit Bereichen abwechselnd entgegengesetzter Leitfähigkeit entsteht. Ein solches »Sandwich« besteht gemäß Fig. 3 aus den N-, P- und N-Bereichen 20, 19 bzw. 21. Aus Gründen einer besseren Klarheit ist der Maßstab in den hier beschriebenen Abbildungen ziemlich willkürlich gewählt worden. Um eine richtige Perspektive herauszustellen, betragen die Abmessungen eines typischen Beispiels eines NPN-Sandwiches gemäß Fig. 3 etwa 0,038 cm von Fläche A bis Fläche B und etwa 2,5 cm von Kante C bis Kante D. Der Halbleiterkörper 18 für die Umwandlung in das Sandwich läßt sich leicht dadurch gewinnen, daß ein Plättchen aus einem gewachsenen Einkristall abgeschnitten wird, und zwar so, daß das Sandwich nach Fig. 3 auf den Flächen A und B mehrere cm² groß ist. Um eine optimale Leistung der Vorrichtung zu erreichen, ist es vorteilhaft, die Hauptflächen A und B parallel zu der (111) kristallografisehen Ebene des Blocks zu schneiden. Die Größe der Flächen C und D und damit die Dicke des Plättchens werden hauptsächlich durch die für die Diffusion benötigte Zeit bestimmt. Der Diffusionsvorgang ist relativ langsam, und daher ist das Plättchen gewöhnlich ziemlich dünn.The semiconductor body 18 can now be cut to size in such a way that the ends are removed and a "sandwich" of material with areas of alternately opposite conductivity is created. According to FIG. 3, such a "sandwich" consists of the N, P and N regions 20, 19 and 21. For the sake of clarity, the scale in the figures described here has been chosen quite arbitrarily. To bring out a proper perspective, the dimensions of a typical example of an NPN sandwich according to FIG. 3 are about 0.038 cm from area A to area B and about 2.5 cm from edge C to edge D. The semiconductor body 18 for conversion to the Sandwich can easily be obtained by cutting off a plate from a grown single crystal in such a way that the sandwich according to FIG. 3 is several cm ² on surfaces A and B. For optimum performance of the device it is advantageous to cut the major surfaces A and B parallel to the (111) crystallographic plane of the block. The size of the areas C and D and thus the thickness of the plate are mainly determined by the time required for diffusion. The diffusion process is relatively slow and therefore the platelet is usually quite thin.

Ein Sandwich des beschriebenen Typs kann hergestellt werden, indem ein 0,038 cm dickes Plättchen vom P-Typ (1 Ohm cm) einem Arsendampf mit einer Konzentration von 2 · IO¹⁷ Molekülen pro Milliliter in einer Reduktionsatmosphäre von 36,8 Torr bei 800° C etwa 48 Stunden ausgesetzt wird.A sandwich of the type described can be made by placing a 0.038 cm thick P-type plate (1 ohm cm) in an arsenic vapor with a concentration of 2 x IO ¹⁷ molecules per milliliter in a reducing atmosphere of 36.8 torr at 800 ° C approximately Exposed for 48 hours.

Gemäß der vorstehenden Erörterung und dem Beispiel können »Sandwiches« jeder beliebigen Kombination von Leitfähigkeitstypen und jeder Variation von spezifischen Widerständen hergestellt werden. Da die Sandwiches eine relativ große Fläche in cm² haben können, ist es möglich, viele relativ kleine Würfel von etwa 2,6 · IO^-3 cm² Flächengröße herauszuschneiden und eine große Zahl von Halbleitervorrichtungen zu erhalten.In accordance with the discussion and example above, "sandwiches" can be made of any combination of conductivity types and any variation in resistivity. Since the sandwiches can have a relatively large area in cm ² , it is possible to cut out many relatively small cubes of about 2.6 × 10 ^-3 cm ^{2 in} area and obtain a large number of semiconductor devices.

Fig. 4 zeigt einen ohmschen Kontakt, der zur P'-leitenden Mittelzone 19 des NPN-Sandwiches hergestellt ist. Dies geschieht, indem ein Quantum aus Material, das die gewünschte Verunreinigung enthält, welche eine Legierung niedrigen Schmelzpunkts mit dem Material des Halbleiterkörpers bilden kann, erhitzt wird.Fig. 4 shows an ohmic contact which is made to the P'-conductive central zone 19 of the NPN sandwich. This is done by heating a quantity of material containing the desired impurity, which can form a low melting point alloy with the material of the semiconductor body.

Bei Wärmeeinwirkung wird die Legierungstemperatur des Halbleitermaterials—Legierungsmaterials erreicht, und bei nachfolgender Abkühlung rekristallisiert sich ein Bereich aus Halbleitermaterial aus der Legierung heraus, in dem die Leitfähigkeit bestimmende Verunreinigungen hinreichend vorhanden sind, um vorzuherrschen. Die Legierung dient als ohmscher Kontakt an diesem Bereich. Die Eindringungstiefe des Legierungsmaterials in das Halbleitermaterial wird durch die Menge des aufgebrachten Legierungsmaterials, die benetzte Oberflächengröße, die Temperatur und Dauer des Heizzyklus geregelt.When exposed to heat, the alloy temperature of the semiconductor material becomes alloy material reached, and with subsequent cooling, a region of semiconductor material recrystallizes from the Alloy in which the conductivity-determining impurities are sufficiently present, to prevail. The alloy serves as an ohmic contact in this area. The penetration depth of the Alloy material in the semiconductor material is determined by the amount of alloy material applied, the wetted surface area, the temperature and duration of the heating cycle.

Nach Fig. 4 ist eine Menge Legierungsmaterial, Indium 22, auf eine Oberfläche des N-Ieiteniden Bereiches 20 aufgebracht, und dieses Material einem Heizzyklus unterworfen worden, der genügt, um das Indium zur Legierungsbildung zu veranlassen und durch den N-Ieitenden Bereich 20 in den P-Ieitenden Bereich 19 einzudringen. Da derBereich 19 vom P-Typ ist und das Indium 22 ebenfalls eine P-Verunreinigung ist, ist der rekristallisierte Bereich vom gleichen Leitfähigkeitstyp wie der Bereich 19 und dient als ohmscherReferring to Figure 4, a quantity of alloy material, indium 22, has been deposited on one surface of the N-type region 20 and that material has been subjected to a heating cycle sufficient to cause the indium to alloy and pass through the N-type region 20 in penetrate the P-conductive area 19. Since the region 19 is of the P-type and the indium 22 is also a P-type impurity, the recrystallized region is of the same conductivity type as the region 19 and serves as an ohmic one

Kontakt zu diesem. Beispielsweise hat eine Indiumkugel von 0,038 cm Durchmesser den N-Ieitenden Bereich 20 durchsetzt und einen ohmschen Kontakt 22 mit dem P-Bereich 19 bei Erhitzung auf 700° C für die Dauer von 30 Minuten gebildet.Contact this. For example, an indium sphere 0.038 cm in diameter passed through the N-conductive region 20 and formed an ohmic contact 22 with the P-region 19 when heated to 700 ° C. for a period of 30 minutes.

Fig. 5 weist auf eine Lötbehandlung bin und zeigt die Bildung eines ohmschen Kontakts, der für den Emitter des Transistors nach Fig. 1 geeignet ist. Nach dieser Figur wird eine Menge des Materials 23, z. B. Lötmittel, unter gesteuerten Bedingungen so aufgebracht, daß die Eindringungstiefe nicht völlig durch den N-Ieitenden Bereich 20 geht und ein ohmscher Kontakt gebildet wird. Beispielsweise drang eine Kugel aus Lötmittel von 0,013 cm Durchmesser 0,005 cm tief in den N-Ieitenden Bereich 20 ein und bildete den ohmschen Kontakt 23 bei Erhitzung auf 700° C für die Dauer von 5 Minuten.FIG. 5 indicates a soldering treatment and shows the formation of an ohmic contact which is suitable for the emitter of the transistor according to FIG. According to this figure, a quantity of the material 23, e.g. B. solder, applied under controlled conditions so that the depth of penetration does not go completely through the N-conductive region 20 and an ohmic contact is formed. For example, a ball of solder 0.013 cm in diameter penetrated 0.005 cm deep into the N-conductive region 20 and formed the ohmic contact 23 when heated to 700 ° C. for a period of 5 minutes.

Fig. 6 weist auf eine zweite Legierungsbehandlung hin und zeigt die Bildung des PN-Schichtkollektors 12 von Fig. 1. Hier wird eine Menge von Material 12, das die gewünschte Verunreinigung enthält, unter gesteuerten Bedingungen so legiert, daß die Eindringungstiefe nicht völlig durch den N-Ieitenden Bereich 20 hindurchgeht und ein Gleichrichterkontakt entsteht. In Fig. 6 ist die Bildung von zwei PN-Schichtkollektoren 12 und 12 veranschaulicht, bei der die gesteuerte Legierung zu der Umwandlung eines Teils des N-Ieitenden Bereiches 20 in je einen P-Bereich 15 und 15^4 führt, die jeder Gleichrichtersperrschichten 16 bzw. 16 A mit dem N-Bereich 20 bilden. Beispielsweise drang eine Indiumkugel von 0,013 cm Durchmesser 0,005 cm tief in den N-Ieitenden Bereich 20 ein und bildete den P-Bereich 15 und die Sperrschicht 16 bei Erhitzung auf 700° C für die Dauer von 5 Minuten. Durch verschiedene Legierungszeiten können verschiedene Stärken der N-Schicht 20 erreicht werden, so daß der Verstärkungsfaktor des »PN-Schicht«-Kollektors gesteuert werden kann.Fig. 6 indicates a second alloy treatment and shows the formation of the PN layer collector 12 of Fig. 1. Here a quantity of material 12 containing the desired impurity is alloyed under controlled conditions so that the depth of penetration does not fully pass through N-conductive area 20 passes through and a rectifier contact is formed. In Fig. 6 the formation of two PN layer collectors 12 and 12 is illustrated, in which the controlled alloy leads to the conversion of a part of the N-conductive region 20 into a P-region 15 and 15 ^ 4, which each rectifier barrier layers 16 or 16 A with the N region 20 . For example, an indium sphere 0.013 cm in diameter penetrated 0.005 cm deep into the N-conductive region 20 and formed the P-region 15 and the barrier layer 16 when heated to 700 ° C. for a period of 5 minutes. Different thicknesses of the N-layer 20 can be achieved by different alloying times, so that the gain factor of the "PN-layer" collector can be controlled.

Das Zwischenprodukt nach Fig. 6, das aus einem »Sandwich« besteht, in dem ohmsche, stromverstärkende und gleichrichtende Kontakte zu den j eweiligen Bereichen bestehen, kann in eine Halbleitervorrichtung umgewandelt werden durch Trennung der Kontakte und Anbringung elektrischer Anschlüsse. Ein Verfahren zur Trennung der Kontakte ist in Fig. 7 angedeutet, in der eine Behandlung dazu dient, nicht benutzte Teile des Bereiches 20 wegzunehmen. Ein besonders vorteilhaftes Verfahren zur Durchführung dieser Behandlung besteht im Wegätzen des gewünschten Materials entweder durch chemische oder durch elektrolytische Mittel. Es können auch andere Mittel, z. B. ein Sandstrahlgebläse und die Umwandlung des unerwünschten Materials in einen hohen spezifischen Widerstand, angewendet werden, um denselben Zweck wie beim Ätzen zu erreichen. Fig. 7 zeigt einen Herstellungsabschnitt der Halbleitervorrichtung, bei dem die unerwünschten Teile des Bereiches 20 entfernt worden sind. In einem Beispielsfall, bei dem Germanium-Halbleitermaterial bei Zimmertemperatur verwendet wurde, durchätzt eine elektrolytische Ätzbehandlung, die in einer wässerigen Lösung von Kaliumhydroxyd (5°/o KOH) unter Verwendung von 40 Milliamperie Strom ausgeführt wird, einen Bereich, z. B. den N-Bereich 20, der etwa 0,013 cm dick ist, in etwa 2 Minuten. Die umgekehrte Durchschlagskennlinie zwischen jeder Elektrode und der Basiselektrode ergibt ein Maß für die Vollendung der Trennung. Die Reaktionsgeschwindigkeit zwischen der gewählten Ätzlösung und dem Legierungsmaterial der Kontakte — wie 11, 7 und 17 —■ muß kleiner als die Reaktions-The intermediate product of FIG. 6, which consists of a "sandwich" in which there are ohmic, current-amplifying and rectifying contacts to the respective regions, can be converted into a semiconductor device by separating the contacts and making electrical connections. A method for separating the contacts is indicated in FIG. 7, in which a treatment serves to remove parts of the area 20 that are not used. A particularly advantageous method of performing this treatment is to etch away the desired material by either chemical or electrolytic means. Other means, e.g. B. a sandblasting blower and the conversion of the undesired material into a high resistivity, can be used to achieve the same purpose as in the case of etching. Fig. 7 shows a manufacturing section of the semiconductor device in which the undesired parts of the area 20 have been removed. In an example case in which germanium semiconductor material was used at room temperature, an electrolytic etching treatment carried out in an aqueous solution of potassium hydroxide (5% KOH) using 40 milliamperes of current etches through an area, e.g. B. N-region 20, which is about 0.013 cm thick, in about 2 minutes. The reverse breakdown characteristic between each electrode and the base electrode provides a measure of the completion of the separation. The reaction speed between the selected etching solution and the alloy material of the contacts - such as 11, 7 and 17 - ■ must be less than the reaction

geschwindigkeit zwischen der Ätzlösung und dem Halbleitermaterial sein. Bei den dargestellten Bedingungen ergibt sich natürlich eine gewisse Unterhöhlung des Teils des N-Bereiches 20 unter den Kontakten 11 und 17, weil die Ätzung auf die Seiten des Bereiches einwirkt. Dies ist aber nicht wesentlich und wird am besten gesteuert, indem der Durchmesser des Kontakts, z. B. 11 oder 17, so groß gemacht wird, daß die Unterhöhlung in der für die Wegätzung der unerwünschten Teile des Bereiches, z. B. 20, benötigten Zeit unbedeutend ist.speed between the etching solution and the semiconductor material. Under the conditions shown, there is of course a certain undermining of the part of the N-area 20 under the contacts 11 and 17, because the etching acts on the sides of the area. However, this is not essential and is best controlled by adjusting the diameter of the contact, e.g. B. 11 or 17, is made so large that the undercutting in the for the etching away of the unwanted parts of the area, z. B. 20, the time required is insignificant.

Jetzt können elektrische Anschlüsse an den Kontakten 7, 11 und 17 angebracht und ein Lötmittelüberzug 5 auf den Bereich 21 des in Fig. 7 gezeigten Halbleiterkörpers aufgebracht werden. Dadurch entsteht ein Transistor des in Verbindung mit Fig. 1 beschriebenen Typs, nur hat der Transistor nach Fig. 7 zwei stromverstärkende Kollektoren.Now electrical connections can be made to contacts 7, 11 and 17 and a solder coating 5 can be applied to the region 21 of the semiconductor body shown in FIG. 7. This creates a transistor of the type described in connection with FIG. 1, only the transistor of FIG two current boosting collectors.

Das P'rinzip nach der Erfindung kann für die Herstellung komplizierter Halbleitervorrichtungen ver- so wendet werden. Ein Beispiel für eine solche Vorrichtung ist in Fig. 8 dargestellt, wo eine Halbleitervorrichtung mit vier Eingängen und drei Ausgängen die vier Emitter 8 A, 85, 8 C und 8 D und die drei Kollektoren 12^4, 125, 12 C alle in wirksamer Beziehung zum Körper 2 enthält und ein großflächiger Gleichrichterkontakt von einheitlichem Potential zu der Seite des Körpers 2 hergestellt ist, die den Emittern und Kollektoren entgegengesetzt ist, und zwar besteht dieser Gleichrichterkontakt gemäß Fig. 8 aus einem Bereich entgegengesetzten Leitfähigkeitstyps 4, der von dem Körper 2 durch eine PN-Schicht 3 getrennt ist, und einem Lötmittelüberzug 5, an dem eine Außenleitung 6 angebracht ist. Bei Anwendung des oben beschriebenen Herstellungsverfahrens sind die Bereiche 19 und 21 zu den Bereichen 2 bzw. 4 der Vorrichtungen nach Fig. 8 geworden.The principle of the invention can be used for the manufacture of complicated semiconductor devices. An example of such a device is shown in Fig. 8, where a semiconductor device with four inputs and three outputs the four emitters 8 A, 85, 8 C and 8 D and the three collectors 12 ^ 4, 125, 12 C all in effective Contains relationship to the body 2 and a large-area rectifier contact of uniform potential is made to the side of the body 2, which is opposite to the emitters and collectors, namely this rectifier contact according to FIG separated by a PN layer 3 and a solder coating 5 to which an external lead 6 is attached. When the manufacturing method described above is used, areas 19 and 21 have become areas 2 and 4, respectively, of the devices according to FIG. 8.

Durch entsprechende Lage der stromverstärkenden Kollektoren 12A, IIB und 12 C können diese Kollektoren so wirksam gemacht werden, daß, wenn einer von ihnen leitend wird, ein anderer nichtleitend wird, so daß bei zunehmendem Strom in dem Basisbereich 2 der leitende Zustand von einem Kollektor zum anderen unter Abschaltung des vorhergehenden weitergeschaltet werden kann.By appropriately positioning the current-amplifying collectors 12 A, IIB and 12 C , these collectors can be made so effective that if one of them becomes conductive, another becomes non-conductive, so that with increasing current in the base region 2, the conductive state of one collector on the other hand, switching off the previous one can be switched on.

Eine Schaltung für die Anwendung der Vorrichtung von Fig. 8 ist in Fig. 9 dargestellt. Hier werden Eingangssignale an die Emitter SA, 85, 8C und 8D angelegt. Die Klemme 6 kann ihre eigene Potentialhöhe suchen, und die Kollektoren 12^4, 125 und 12C sind zu den Energie- und Vorspannungsquellen 24, 25 bzw. 26 zurückgeschaltet über Verbraucher, die durch die Impedanzen 27, 28 bzw. 29 dargestellt und jede so gewählt sind, daß ein bestimmter Kollektor für einen bestimmten Emitterstromwert gesättigt wird.A circuit for using the apparatus of FIG. 8 is shown in FIG. Here input signals are applied to the emitters SA, 85, 8 C and 8D. The terminal 6 can seek its own potential level, and the collectors 12 ^ 4, 125 and 12C are switched back to the energy and bias sources 24, 25 and 26 via loads, which are represented by the impedances 27, 28 and 29 and each so are chosen that a certain collector is saturated for a certain emitter current value.

Um das Verständnis der logischen Möglichkeiten einer solchen Vorrichtung zu erleichtern, sei hier ein Beispiel veranschaulicht, in dem die Werte der Widerstände 27, 28 und 29 so gewählt sind, daß die Sättigung im Kollektor 12 A bei etwas mehr als einem Teilwert des Eingangsstroms, die Sättigung im Kollektor 2 bei etwas mehr als zwei Teilwerten und die Sättigung im Kollektor 3 bei einem Eingangsstromwert von etwas mehr als drei Teilwerten erfolgt. Es sei als Beispiel angenommen, daß jeder Teilwert gleich 1 mA ist. Jedes Eingangssignal zu den Emittern 8 A, 85, 8 C und 8 D wird als ein Teilwert betrachtet.In order to facilitate the understanding of the logical possibilities of such a device, an example is illustrated in which the values of the resistors 27, 28 and 29 are chosen so that the saturation in the collector 12 A at slightly more than a partial value of the input current, the Saturation in collector 2 takes place with slightly more than two partial values and saturation in collector 3 with an input current value of slightly more than three partial values. It is assumed as an example that each partial value is equal to 1 mA. Each input signal to the emitters 8 A, 85, 8 C and 8 D is considered a partial value.

In dieser Schaltung diffundiert ein Eingangsstromteilwert, der in Form von Minoritätsträgern am Emitter 8 A injiziert wird, zur Schicht 3 durch die ge-In this circuit, an input current partial value, which is injected in the form of minority carriers at the emitter 8 A , diffuses to layer 3 through the

steuerte Dicke des Bereiches 2 und wird von der Schicht 3 aus am Kollektor 12 reemittiert, wodurch dieser Kollektor leitend wird. Wie ein bestimmter Kollektor ausgewählt wird, um für eine gegebene Strommenge begünstigt zu werden, wird bestimmt durch die Nähe der Schicht 3 oder den eigenen Verstärkungsfaktor des Kollektors oder beides.controlled thickness of the area 2 and is re-emitted from the layer 3 at the collector 12, whereby this collector becomes conductive. How a particular collector is chosen to work for a given The amount of electricity to be favored is determined by the proximity of layer 3 or one's own gain factor of the collector or both.

Die Wirkung ist grafisch in Fig. 10 veranschaulicht, welche ein Beispiel für die Kollektorkennlinien der Schaltung nach Fig. 9 zeigt. Der Maßstab des Kollektorstroms ist als α Ie dargestellt und ist in Wirklichkeit a effektiv ■ Ie, wobeiThe effect is illustrated graphically in FIG. 10, which shows an example of the collector characteristics of the circuit according to FIG. The scale of the collector current is shown as α Ie and is in reality a effective ■ Ie, where

ist. Hierin ist R₁ = Lastwiderstand und R_c — dynamischer Kollektorwiderstand, so daß für jeden an einem Emitter eingeführten Stromteilwert eine Strommenge von a mal dem betreffenden Teilwert in dem leitenden Kollektor fließt. Jeder Kollektor nach dieser Abbildung, der aus Basismaterial vom P-Typ besteht, ist stromverstärkend, d. h., er hat ein Eigen-a vonis. Here, R ₁ = load resistance and R _c - dynamic collector resistance, so that for each partial current value introduced at an emitter, an amount of current of a times the relevant partial value flows in the conductive collector. Each collector according to this figure, which consists of P-type base material, is current-amplifying, that is, it has an inherent a of

1 + -y, wobei b das Verhältnis der Elektronenbeweglichkeiten im Basisbereich ist. Gemäß Fig. 9 und 10 schaltet der oben beschriebene Teilwert bei Anlegung an einen beliebigen Emitter, z. B. Emitter 8 A, den Kollektor 12^4 ein. Ein zweiter an einen anderen Emitter, z. B. 85, angelegter Teilwert bewirkt einen Teilwert der Stromerhöhung an den Kollektoren durch den oben beschriebenen Mechanismus. Wegen des Aufbaus der Kollektoren und ihrer jeweiligen Belastungsimpedanzen wird der Kollektor 12A gesättigt. Die Überschuß ladungsträger schalten den Kollektor 125 ein, welcher, da er ein stärkerer Kollektor ist, den ganzen Strom dem Kollektor 12^4 »wegnimmt« und diesen abschaltet. Dies ist in Fig. 10 dadurch dargestellt, daß die Kollektorstromkurve für den Kollektor 12 A auf einen sehr niedrigen Wert herabgeht bei zwei Emitterstromteilwerten, während der Kollektor 125 auf einen durch die Größe des Widerstandes 28 bestimmten höheren Wert geht. Durch die Anlegung eines dritten Eingangsstromteilwerts, z. B. über Emitter 8C, wird wie zuvor durch den oben beschriebenen Reemissionsmechanismus mehr Strom an den Kollektoren erzeugt. Da die Belastung 28 so gewählt worden ist, daß der Kollektor 125 bei etwas mehr als zwei Stromteilwerten gesättigt wird, hat dies gemäß Fig. 10 zum Ergebnis, daß der Kollektor 125 abgeschaltet und der Kollektor 12 C eingeschaltet werden, wodurch ein starker Strom im Kollektor 12 C entsteht und die Kollektoren 12 A und 125 abgeschaltet werden.1 + -y, where b is the ratio of the electron mobilities in the base region. According to FIGS. 9 and 10, the partial value described above switches when applied to any emitter, e.g. B. Emitter 8 A, the collector 12 ^ 4 a. A second to another emitter, e.g. B. 85, applied partial value causes a partial value of the current increase at the collectors by the mechanism described above. Because of the structure of the collectors and their respective load impedances, the collector 12 A is saturated. The excess charge carriers switch on the collector 125, which, since it is a stronger collector, "takes away" the entire current from the collector 12 ^ 4 and switches it off. This is shown in FIG. 10 in that the collector current curve for the collector 12 A goes down to a very low value with two emitter current partial values, while the collector 125 goes to a higher value determined by the size of the resistor 28. By applying a third input current partial value, e.g. B. via emitter 8C, as before, more current is generated at the collectors by the re-emission mechanism described above. Since the load 28 has been selected so that the collector 125 is saturated at slightly more than two current partial values, this has the result, according to FIG. 10, that the collector 125 is switched off and the collector 12 C switched on, whereby a strong current in the collector 12 C arises and the collectors 12 A and 125 are switched off.

Durch die Anlegung eines weiteren Teilwerts, z. B. an 8D, wird 12C gesättigt, und der Überschuß schaltet den anfangs begünstigten Kollektor 12 A wieder ein. Durch das bauliche Prinzip der Erfindung können viel mehr Emitter- und stromverstärkende Kollektoranschlüsse als hier veranschaulicht gebildet werden, und bei diesen Anschlüssen kann es sich um beliebige gebräuchliche 'Typen handeln. Gemäß Fig. 10 folgen natürlich die Rückkehrkennlinien für jeden Kollektor, die gestrichelt gezeichnet sind, bei der Verminderung von Ie nicht demselben Pfad wie bei der Erhöhung von Ie, und der Bereich zwischen den beiden Pfaden zeigt die Speicherung von Informationen an. Es sei z. B. angenommen, daß der Kollelitor 12 A im Bereich Ie=X ist. Unter dieser Bedingung bringt die Hinzufügung von etwa 0,25 Teilwert von / e den Kollektor in einen Zustand hoher Energie, der nach WegnahmeBy creating a further partial value, e.g. B. at 8D, 12 C is saturated, and the excess switches the initially favored collector 12 A back on. Due to the structural principle of the invention, many more emitter and current-amplifying collector connections can be formed than illustrated here, and these connections can be of any conventional type. Of course, referring to Fig. 10, the return characteristics for each collector shown in phantom do not follow the same path as Ie is decreased as Ie is increased, and the area between the two paths indicates the storage of information. Let it be For example, assume that the collelitor 12 A is in the range Ie = X. Under this condition, adding about 0.25 fractional value of / e puts the collector in a high energy state, which is after removal

Claims

of the input signal partial value is retained. The information can be extracted by decreasing the input current by about 0.25 and the resulting output is amplified by the gain of the transistor. Similar examples of storage areas are present to varying degrees in the characteristics of the other collectors 125 and 12C. The storage areas represent more than a stable state in individual collectors and are very similar to hysteresis loops. The table, which only takes into account the positive parts of the curves in FIG. 10, is intended to serve as a further illustration of the logical possibilities of the circuit according to FIG. P-TSf I2.4, 12 B and 12C can achieve the logical functions ZrljZ2 or Z3. These functions are fully effective members of the "quaternary" or four-digit information system, and since active elements of this complexity can be implemented directly, it is possible to achieve a large number of functions of lower-level input information systems by assigning fixed signals to certain input terminals SA to SD . B. ternary, binary and singular. As a simple example, it is assumed on the basis of the table that p and s are assigned the fixed value 1 and that q and r are variables. Under the conditions described by lines A3 B, C and D of the table, fx describes the binary logical effective variable "And", symbolized by φ, while fz describes the binary logical effective variable "Neither nor", symbolized by φ, which is also described by the Boolean algebraic notation "And NOT" is denoted; and at the same time f3 describes the binary logical function "Or", symbolized by V · The device using the structural principle of the invention can of course realize many different and complicated logical relationships in the processing of information. Patent claims:

1. Semiconductor arrangement consisting of a semiconductor body with an extensive inner pn junction and with more than three electrodes, characterized in that the emitter electrode (8), collector electrode (12) and in between the base electrode (7) are attached to one surface of the semiconductor body, that the The other surface of the semiconductor body is covered with an ohmic electrode (5) covering the entire surface, which gives the adjacent semiconductor zone (4) an almost uniform potential, and that the latter semiconductor zone (4) is so thin compared to the other semiconductor zone (2) that it assumes the potential of the adjacent ohmic electrode practically at all points during operation.

2. Semiconductor arrangement according to claim 1, characterized in that several emitter electrodes (SA to SD) and several collector electrodes (12 .4 to 12 C) surround a base electrode (7) in a ring.

3. Semiconductor arrangement according to claims 1 and 2, characterized in that the further Ohmic electrode (5) connected to the other surface of the semiconductor body as a separate input is.

4. Semiconductor arrangement according to Claims 1 to 3, characterized in that the pn junction is produced in the semiconductor body by the gas or vapor diffusion process.

5. Semiconductor arrangement according to Claims 1 to 4, characterized in that the emitter electrode (8) forms a further pn junction (10) with the semiconductor body.

6. Semiconductor arrangement according to claims 1 to 5, characterized in that the collector electrode (12) forms a PN hook.

7. Semiconductor arrangement according to claims 1 to 6, characterized in that it is in logical Circuits is used.

Considered publications: German Patent Specifications No. 836 826, 890 847.

1 sheet of drawings