DE10358358B4

DE10358358B4 - Mikroprozessoranordnung und Verfahren zum Betreiben einer Mikroprozessoranordnung

Info

Publication number: DE10358358B4
Application number: DE10358358A
Authority: DE
Inventors: Marcus Janke
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2003-12-12
Filing date: 2003-12-12
Publication date: 2008-05-08
Anticipated expiration: 2023-12-13
Also published as: US7434038B2; DE10358358A1; US20050144425A1

Abstract

Mikroprozessoranordnung, aufweisend:
a) eine Ausführungseinheit zur Steuerung eines Programmablaufs und zur Verarbeitung von arithmetischen und logischen Operationen,
b) ein Arbeitsregister (2), in dem Ergebnisse der Operationen abgelegt sind,
c) eine Vergleichseinheit (1) zum Steuern eines Flag-Registers (5), wobei in Abhängigkeit eines Vergleichs der Vergleichseinheit (1) ein Flag-Bit des Flag-Registers (5) gesetzt oder gelöscht wird,
d) Verknüpfungselemente (3), die im Signalpfad zwischen dem Arbeitsregister (2) und der Vergleichseinheit (1) angeordnet sind und jedes der Bits des Arbeitsregisters an die Vergleichseinheit (1) jeweils genau dann durchschalten, wenn den Verknüpfungselementen (3) ein Freigabesignal, welches die Verknüpfungselemente (3) aktiviert, zugeführt ist.

Description

Die Anmeldung betrifft eine Mikroprozessoranordnung mit einer Ausführungseinheit, einem Arbeitsspeicher und einem Flag-Register, in dem Informationen einer ausgeführten Operation eines Programms angezeigt sind.
Die Erfindung betrifft außerdem ein Verfahren zum Betreiben einer Mikroprozessoranordnung.
Zur Bearbeitung von logischen und arithmetischen Operationen eines Programms weisen Mikroprozessoranordnungen eine Ausführungseinheit, eine sogenannte Arithmetisch-Logische Einheit (ALU) und zugeordnete Arbeitsregister auf, die dem (Zwischen)Speichern von Adressen und Daten dienen, die für eine gerade von der Ausführungseinheit bearbeitete Aufgabe benötigt werden.
Arbeitsregister, wie beispielsweise Akkumulatoren, gewährleisten unter anderem einem schnellen, wahlfreien und gleichzeitigen Lese- und/oder Schreibzugriff auf beteiligte Operanden einer Rechenoperation der ALU. Eines dieser für einen Programmierer zugänglichen Arbeitsregister ist das sogenannte Flag-Register, welches Informationen über das zuletzt erhaltene Rechenergebnis bei der Ausführung der Aufgabe bzw. Operation enthält. Hierzu weist die Ausführungseinheit Steuerelemente, zum Beispiel Vergleichsmittel, auf, die den Inhalt eines Akkumulators nach einer erfolgten Rechen- oder Speicheroperation auswerten und Flags des Flag-Registers setzen oder löschen.
Sind beispielsweise als Ergebnis einer Operation alle Bits im Akkumulator gleich Null wird das Null-Flag im Flag-Register gesetzt, daß heißt auf eine logische "1" gesetzt. Die Zustän de der Flag-Bits sind insbesondere dann von Bedeutung, wenn die Ausführung bestimmter Operationen, beispielsweise ein bedingter Sprung, eine Abfrage des Flag-Registers voraussetzen. Bedingte Sprünge werden beispielsweise nur dann ausgeführt, wenn die entsprechende Abfrage wahr ist, so daß das entsprechende Bit im Flag-Register gesetzt sein muß.
Zum Setzen bzw. Löschen der Bits sind in der Mikroprozessoranordnung elektronische Schaltungen bzw. Gatter integriert, die nach jeder ausgeführten Operation in Abhängigkeit des Rechenergebnisses schalten und dabei das Flag-Register ansteuern bzw. aktualisieren. Das Schalten der Gatter erzeugt ein charakteristisches Stromprofil. Bei sogenannten "Side-Channel-Attacks" wird beispielsweise die Stromaufnahme oder die elektromagnetische Emission der Gatter erfaßt. Aus dem zeitlichen Verlauf, insbesondere dem zeitlichen Bezug der Stromaufnahme oder der elektromagnetischen Emission können beispielsweise Rückschlüsse auf einen verwendeten Berechnungsalgorithmus gezogen werden oder gar Teile der verarbeiteten Nutzinformation ermittelt werden.
Differential Power Analysis (DPA) ist ein bekanntes Angriffsszenario für Sicherheits-CPUs. Bei einem solchen Angriff wird eine Folge von Befehlen eines Programms und deren Auswirkungen in der Schaltung mittels statistischer Auswertungen der Kennlinien des Stromverbrauchs ermittelt. Aus diesen Auswertungen lassen sich detaillierte Rückschlüsse über das ausgeführte Programm gewinnen. Das Erfassen der elektromagnetischen Emission ist unter der Bezeichnung DEMA ("Differential Electro-Magnetic Analysis") bekannt.
Hieraus folgt, dass die integrierten Schaltungen, wie z.B. Mikroprozessoranordnungen, derart beschaffen sein sollten, dass sie eine hohe Sicherheit vor einem Ausspähen von Daten aufweisen.
Aus dem nächstliegenden Stand der Technik "TMS320C55x DSP Mnemonic Instruction Set Reference Guide" ist eine Mikroprozessoranordnung bekannt, die unter anderem ein Arbeitsregister, eine Vergleichseinheit und ein Status Bit M40 aufweist. Ist das Status Bit M40 = 1, werden die im Arbeitsregister abgelegten Daten an die Vergleichseinheit durchgeschaltet.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine Mikroprozessoranordnung und ein Verfahren zum Betreiben einer Mikroprozessoranordnung anzugeben, die bzw. das ein abhörsicheres Verarbeiten von Daten erlaubt.
Diese Aufgabe wird in allen nebengeordneten Patenansprüchen der Anmeldung gelöst.
Es ist eine Mikroprozessoranordnung vorgesehen, die eine Ausführungseinheit zur Steuerung eines Programmablaufs und zur Verarbeitung von arithmetischen und logischen Operationen, ein Arbeitsregister, zum Abspeichern eines Ergebnisses der Operation, und ein Flag-Register, welches Informationen über das Ergebnis der Operation mittels Flag-Bits anzeigt, aufweist, wobei sich im Signalpfad zwischen dem Arbeitsregister und einer Vergleichseinheit Verknüpfungselemente befinden, welche jedes Bit des Arbeitsregisters an die Vergleichseinheit jeweils genau dann durchschalten, wenn den Verknüpfungselementen ein Freigabesignal zugeführt ist.
Weiterhin ist ein Verfahren zum Betreiben einer Mikroprozessoranordnung vorgesehen, die eine Ausführungseinheit, zur Steuerung eines Programmablaufs und zur Verarbeitung von arithmetischen und logischen Operationen, ein Arbeitsregister, das mit einem Steuerelement der Ausführungseinheit gekoppelt ist und in dem Ergebnisse der Operation abgelegt werden, und ein Flag-Register, welches Informationen über das Ergebnis der Operation mittels Flag-Bits anzeigt, aufweist, wobei jedes Bit des Arbeitsregisters an die Vergleichseinheit jeweils genau dann durchgeschaltet wird, wenn den Verknüpfungselementen ein Freigabesignal zugeführt ist.
Nach der Ausführung einer Operation durch die Ausführungseinheit wird ein Rechenergebnis in dem Arbeitsregister abgespeichert, wobei die Ausführungseinheit ein Steuerelement, zum Beispiel einen Vergleicher, aufweist, das die im Arbeitsregister abgespeicherten Daten überprüft und in Abhängigkeit der Daten die Flag-Bits des Flag-Registers setzt oder löscht. Damit dies nicht für jede durchgeführte Operation erfolgt, ist die Mikroprozessoranordnung dergestalt ausgelegt, daß den Arbeitsregistern Verknüpfungselemente zugeordnet sind. In vorteilhafter Weise weisen die Verknüpfungselemente einen ersten Eingang auf, dem ein Wert einer Speicherposition des Arbeitsregisters zugeführt wird. Ein weiterer Eingang dient der Zuführung eines Freigabesignals. Das Verknüpfungselement ist mit einem Ausgang mit dem Steuerelement der Ausführungseinheit verbunden und wird in Abhängigkeit der Zuführung des Freigabesignals aktiviert, so daß dem Vergleicher der Wert der Speicherposition des Arbeitsregisters zugänglich wird und eine entsprechende Aktualisierung des Flag-Bits im Flag-Register vornehmbar ist.
In vorteilhafter Weise wird die Zuführung des Freigabesignals und somit die Ansteuerung des Flag-Registers durch das Steuerelement der Ausführungseinheit ausschließlich durch einen Programmierer der abzuarbeitenden Operationen eines Programms gesteuert. Der Programmierer kann wahlweise über einen im Programm implementierten oder über ein Eingabesystem eingegebenen Befehl das Freigabesignal initiieren und dem Verknüpfungselement zuführen oder im Programm, in einem Compiler oder in einem Linker automatisch vorsehen, daß nur dann das Freigabesignal erzeugt und dem Verknüpfungselement zugeführt wird, wenn ein Befehl zur Ausführung der Operation kodiert wird, der zur Ausführung den Zustand des Flag-Bits benötigt.
Ein Programmierer hat somit die Möglichkeit, ein Programm zu erstellen, bei dem durch Operationen erzielte und im Arbeitsregister abgelegte Ergebnisse nur dann zur Aktualisierung des Flag-Registers ausgewertet werden, wenn dies für die Ausführung der Operation erforderlich ist.
Weitere Vorteile, Merkmale und Zweckmäßigkeiten der Erfindung sowie deren Funktionsweise wird anhand des nachfolgend beschriebenen Ausführungsbeispiels näher erläutert.
Es zeigt:
1 ein Blockdiagramm mit für die Erfindung relevanten Elementen einer Mikroprozessoranordnung.
Die in der 1 mit erfindungsrelevanten Elementen dargestellte Mikroprozessoranordnung zeigt eine für die Erfindung relevante Teilfunktionseinheit einer hier nicht gezeigten zentralen Ausführungseinheit, der sogenannten Arithmetisch-Logischen-Einheit (ALU), die einen Programmablauf steuert und logische und arithmetische Befehle bearbeitet, die hier als ein Steuerelement 1 dargestellt ist. Die zur Ausführung der Befehle benötigten Operanden sind entweder in einem an hier nicht aufgezeigte weitere Funktionseinheiten der Ausführungseinheit gekoppelten Arbeitsregister 2 abgelegt oder werden über einen hier nicht gezeigten internen Bus angelegt. In diesem Ausführungsbeispiel ist das Arbeitsregister 2 als 8-bit-Register ausgeführt. Im Signalpfad zwischen dem Steuerelement 1 der Ausführungseinheit und dem Arbeitsregister 2 sind Verknüpfungselemente 3 vorgesehen, die hier als UND-Gatter ausgeführt sind. Jeder Speicherposition 0 bis 7 des Arbeitsregisters 2 ist jeweils ein UND-Gatter 3 zugeordnet. Jedes UND-Gatter 3 weist einen ersten und zweiten Eingang auf, wobei den UND-Gattern 3 über den ersten Eingang jeweils ein Wert eines in einer der Speicherpositionen 0 bis 7 gespeicherten Datums des Arbeitsregisters 2 zugeführt wird. Der zweite Eingang jedes UND-Gatters 3 ist mit einer Steuerleitung 4 verbunden, über die ein Freigabesignal zuführbar ist.
Wird den UND-Gattern das Freigabesignal zugeführt, werden die UND-Gatter dazu veranlaßt, die im Arbeitsregister 2 abgelegten Daten an das Steuerelement 1 der Ausführungseinheit durchzuschalten. In dem Steuerelement 1 der Ausführungseinheit beispielsweise integrierte Vergleicher, werten nun jeden einzelnen über die UND-Gatter 3 zugeführten Wert der Speicherpositionen 0 bis 7 des Arbeitsregisters 2 aus und steuern ein mit dem Steuerelement 1 der Ausführungseinheit verbunde nes Flag-Register 5 an, so daß im Flag-Register 5 abgelegte Flag-Bits in Abhängigkeit des Auswerteergebnisses gesetzt oder gelöscht werden.
Der Grundgedanke der Erfindung basiert auf der Gegebenheit, daß für die Ausführung von Operationen nicht zwingend eine Abfrage der Flag-Bits des Flag-Registers erforderlich ist. Die gemäß dem Stand der Technik permanente Durchführung eines Vergleichs der in dem Arbeitsregister gespeicherten Daten ist für viele Befehle nicht notwendig, da die Ausführung dieser Befehle nicht von Informationen der Flag-Bits abhängt. Durch die gezielte Ansteuerung der Verknüpfungselemente werden die Flag-Bits nur dann aktualisiert, wenn die weitere Programmausführung dies erforderlich macht. Somit läßt auch eine Analyse einer Stromaufnahme beim Schalten aller beteiligten Gattern keine Rückschlüsse auf die ausgeführten Operationen zu.

1: Steuerelement
2: Arbeitsspeicher
3: Verknüpfungselement
4: Steuerleitung
5: Flag-Register

Claims

Mikroprozessoranordnung, aufweisend: a) eine Ausführungseinheit zur Steuerung eines Programmablaufs und zur Verarbeitung von arithmetischen und logischen Operationen, b) ein Arbeitsregister (2), in dem Ergebnisse der Operationen abgelegt sind, c) eine Vergleichseinheit (1) zum Steuern eines Flag-Registers (5), wobei in Abhängigkeit eines Vergleichs der Vergleichseinheit (1) ein Flag-Bit des Flag-Registers (5) gesetzt oder gelöscht wird, d) Verknüpfungselemente (3), die im Signalpfad zwischen dem Arbeitsregister (2) und der Vergleichseinheit (1) angeordnet sind und jedes der Bits des Arbeitsregisters an die Vergleichseinheit (1) jeweils genau dann durchschalten, wenn den Verknüpfungselementen (3) ein Freigabesignal, welches die Verknüpfungselemente (3) aktiviert, zugeführt ist.
Mikroprozessoranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Verknüpfungselemente (3) einen ersten Eingang zur Zuführung eines Wertes einer Speicherposition des Arbeitsregisters (2) und einen weiteren Eingang zur Zuführung eines Freigabesignals aufweisen.
Mikroprozessoranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Verknüpfungselemente (3) einen Ausgang aufweisen, der mit dem Steuerelement (1) der Ausführungseinheit verbunden ist, wobei das Steuerelement (1) der Ausführungseinheit die Zustände der Flags für den Fall aktualisiert, daß den Verknüpfungselementen (3) ein Freigabesignal, welches die Verknüpfungselemente (3) aktiviert, zugeführt wird.
Mikroprozessoranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Verknüpfungselemente (3) aus einem jeder Speicherposition des Arbeitsregisters (2) zugeordneten UND-Gatter aufgebaut sind.
Mikroprozessoranordnung nach Anspruch 3, dadurch gekennzeichnet, dass das Freigabesignal durch eine durch einen Programmierer des Programms initiierte Befehlseingabe erzeugt wird.
Mikroprozessoranordnung nach Anspruch 3, dadurch gekennzeichnet, dass das Freigabesignal automtisch erzeugt wird, wenn ein Befehl einer Operation dekodiert wird, der den Status des Flag-Bits zur Ausführung des Befehls benötigt.
Verfahren zum Betreiben einer Mikroprozessoranordnung nach Anspruch 1, wobei: a) der Programmablauf sowie arithmetische und logische Operationen durch die Ausführungseinheit verarbeitet werden, b) die Ergebnisse der Operationen im Arbeitsregister (2) abgelegt werden, c) das Flag-Register (5) durch die Vergleichseinheit (1) gesteuert wird, wobei in Abhängigkeit eines Vergleichs der Vergleichseinheit (1) ein Flag-Bit des Flag-Registers (5) gesetzt oder gelöscht wird, d) jedes der Bits des Arbeitsregisters (5) an die Vergleichseinheit (1) durch die Verknüpfungselemente (3) jeweils genau dann durchgeschaltet wird, wenn den Verknüpfungselementen (3) ein Freigabesignal, welches die Verknüpfungselemente (3) aktiviert, zugeführt wird.
Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass dem Arbeitsregister (2) zugeordneten Verknüpfungselementen (3) ein Freigabesignal zuführbar ist, welches die Verknüpfungselemente (3) aktiviert und das Steuerelement (1) der Ausführungseinheit zur Aktualisierung des Zustands der Flag-Bits veranlaßt.
Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass das Freigabesignal durch eine durch einen Programmierer des Programms initiierte Befehlseingabe erzeugt und den Verknüpfungselementen (3) zugeführt wird.
Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass das Freigabesignal automatisch zugeführt wird, sobald ein Befehl einer Operation dekodiert wird, der den Status des Flag-Bits zur Ausführung des Befehls benötigt.