DE10297582T5 - Semiconductor device with a thin oxide coating and a method for producing the same - Google Patents

Semiconductor device with a thin oxide coating and a method for producing the same Download PDF

Info

Publication number
DE10297582T5
DE10297582T5 DE10297582T DE10297582T DE10297582T5 DE 10297582 T5 DE10297582 T5 DE 10297582T5 DE 10297582 T DE10297582 T DE 10297582T DE 10297582 T DE10297582 T DE 10297582T DE 10297582 T5 DE10297582 T5 DE 10297582T5
Authority
DE
Germany
Prior art keywords
oxide coating
substrate
gate electrode
etching
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10297582T
Other languages
German (de)
Inventor
Scott Austin Luning
Daniel Austin Kadosh
Jon D. Round Rock Cheek
James F. Austin Buller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of DE10297582T5 publication Critical patent/DE10297582T5/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Halbleiterbauelement mit:
einem Substrat (30);
einer Gateelektrode (32) auf dem Substrat (30);
einer Oxidbeschichtung (34) auf dem Substrat (32), wobei die Oxidbeschichtung (34) eine Dicke von weniger als 100 Angstrom aufweist; und
einem Nitrid-Seitenwandabstandselement (40) auf der Oxidbeschichtung (34).Semiconductor component with:
a substrate (30);
a gate electrode (32) on the substrate (30);
an oxide coating (34) on the substrate (32), the oxide coating (34) having a thickness of less than 100 angstroms; and
a nitride sidewall spacer (40) on the oxide coating (34).

Figure 00000001
Figure 00000001

Description

GEBIET DER ERFINDUNGAREA OF INVENTION

Die vorliegende Erfindung betrifft das Gebiet der Halbleiterbauelemente und betrifft insbesondere die Herstellung dotierter Gebiete in einem Halbleiterbauelement.The The present invention relates to the field of semiconductor devices and particularly concerns the production of endowed areas in one Semiconductor device.

HINTERGRUND DER ERFINDUNGBACKGROUND THE INVENTION

In den letzten Jahrzehnten hat eine heftige Entwicklung in der Halbleiterindustrie stattgefunden auf Grund der Anwendung der Halbleitertechnologie zur Herstellung kleiner, hochintegrierter elektronischer Bauelemente, wobei die am häufigsten verwendete Halbleitertechnologie gegenwärtig auf Silizium beruht. Ein konventioneller Prozess zur Herstellung eines derartigen Halbleiterbauelements beinhaltet das Abscheiden einer Polysiliziumgateschicht über einem Siliziumsubstrat. Die Polysiliziumgateschicht wird dann auf eine gewünschte Breite geätzt. Das Ätzen wird anisotrop durchgeführt, um im Wesentlichen vertikale Seitenwände an der Gateelektrode zu erhalten.In The past few decades has seen a violent development in the semiconductor industry took place due to the application of semiconductor technology to Manufacture of small, highly integrated electronic components, being the most common Semiconductor technology currently used is based on silicon. On conventional process for producing such a semiconductor device involves depositing a polysilicon gate layer over one Silicon substrate. The polysilicon gate layer is then on a desired Wide etched. The etching will performed anisotropically, to substantially vertical sidewalls on the gate electrode receive.

Im Anschluss an die Herstellung der Gateelektrode wird typischerweise eine Source/Drain-Erweiterungsimplantation durchgeführt. Die Gateelektrode aus Polysilizium maskiert dabei das Substrat unmittelbar unter der Elektrode, so dass die Source/Drain-Erweiterungsgebiete benachbart zu der Gateelektrode gebildet werden.in the Connection to the manufacture of the gate electrode is typically a source / drain extension implantation carried out. The polysilicon gate electrode directly masks the substrate under the electrode so that the source / drain extension areas are adjacent to the Gate electrode are formed.

Nach den Source/Drain-Erweiterungsimplantationen werden Seitenwandabstandselemente an der Gateelektrode hergestellt. Danach wird ein Implantationsprozess für ein tiefes Source/Drain durchgeführt, um die Source/Drain-Gebiete zu formen. Die an der Gataeelektrode ausgebildeten Seitenwandabstandselemente dienen als Masken, um zu verhindern, dass die Implantationsstoffe für die tiefen Source/Drain-Gebiete in das Substrat unmittelbar unterhalb der Seitenwandabstandselemente implantiert werden. Auf Grund dieses Prozesses werden die Source/Drain-Gebiete von der Gateelektrode um die Breite der Abstandselemente getrennt. Nach Beendigung der Implantationsprozesse werden die implantierten Dotierstoffe mittels eines Ausheizschrittes aktiviert.To Sidewall spacers are attached to the source / drain extension implantations the gate electrode. After that there is an implantation process for a deep source / drain performed, to shape the source / drain regions. The one on the gate electrode trained sidewall spacers serve as masks to prevent the implant materials for the deep source / drain areas into the substrate immediately below the sidewall spacers be implanted. Because of this process, the source / drain regions separated by the width of the spacer elements from the gate electrode. After the implantation processes are completed, the implanted Dopants activated by means of a heating step.

Die Seitenwandabstandselemente werden typischerweise an den Seitenwänden der Gateelektrode durch Ätzen einer dielektrischen Schicht, etwa Siliziumnitrid, gebildet, die über dem Substrat und der Gateelektrode zuvor abgeschieden wurde. Es ist allgemein bekannt, eine vor der dielektrischen Hauptschicht abgeschiedene Oxidbeschichtung zu verwenden, um diese als eine Ätzstoppschicht während des Ätzens der Siliziumnitrid-Seitenwandabstandselemente zu nutzen. Der anisotrope Ätzvorgang für die dielektrische Schicht ätzt das Siliziumnitrid und stoppt an der Oxidbeschichtung, wodurch eine unerwünschte Furchenbildung in dem Siliziumsubstrat verhindert wird. Das Schichtoxid wird typischerweise mit einer Dicke zwischen 100 Angstrom bis 300 Angstrom und häufig mit 150 Angstrom abgeschieden. Ein gemäß diesem Ablauf hergestelltes Halbleiterbauelement ist in 1 gezeigt. Das Halbleiterbauelement umfasst ein Substrat 10, eine Gateelektrode 12, ein Schichtoxid 14, ein Siliziumnitridabstandselement 16, Source/Drain-Erweiterungsgebiete 18 und tiefe Source/Drain-Gebiete 20.The sidewall spacers are typically formed on the sidewalls of the gate electrode by etching a dielectric layer, such as silicon nitride, that has been previously deposited over the substrate and the gate electrode. It is well known to use an oxide coating deposited in front of the main dielectric layer to use it as an etch stop layer during the etching of the silicon nitride sidewall spacers. The anisotropic etch for the dielectric layer etches the silicon nitride and stops at the oxide coating, thereby preventing unwanted furrows from forming in the silicon substrate. The layered oxide is typically deposited in a thickness between 100 angstroms to 300 angstroms and often with 150 angstroms. A semiconductor component manufactured according to this sequence is shown in 1 shown. The semiconductor component comprises a substrate 10 , a gate electrode 12 , a layer oxide 14 , a silicon nitride spacer 16 , Source / drain extension areas 18 and deep source / drain regions 20 ,

Ein Problem, das von den Erfindern erkannt wurde, besteht bei einer derartigen Konfiguration und bei einem derartigen Ablauf darin, dass Dotierstoffe, insbesondere aus den Source/Drain-Erweiterungsgebieten 18 in darüber liegende Schichten des Halbleiterbauelements diffundieren können. Das Herausdiffundieren der Dotierstoffe führt zu Source/Drain-Gebieten mit höherem Widerstand und stärker abgestuften Übergängen. Diese beiden Probleme beeinträchtigen das Transistorverhalten. Die Oxidschicht 14, die als eine Ätzstoppschicht während des Ätzens der Siliziumnitrid-Seitenwandabstandselemente verwendet wird, fungiert als eine Senke für die Dotierstoffe während der nachfolgenden thermischen Bearbeitung. Dadurch ist es möglich, dass die Dotierstoffe von den Source/Drain-Erweiterungsgebieten 18 in die Oxidbeschichtung 14 diffundieren. Daher gibt es ein Problem hinsichtlich des Bereitstellens einer Ätzstoppschicht zur Verhinderung einer Furchenbildung während der Ätzung der Abstandselemente, die aber nicht als eine Dotierstoffsenke für das Herausdiffundieren von Dotierstoffen während der thermischen Bearbeitung dient.A problem that has been recognized by the inventors with such a configuration and with such a sequence is that dopants, in particular from the source / drain extension regions 18 can diffuse into overlying layers of the semiconductor component. The diffusion of the dopants leads to source / drain regions with higher resistance and more graded transitions. Both of these problems affect transistor behavior. The oxide layer 14 Used as an etch stop layer during the etching of the silicon nitride sidewall spacers acts as a sink for the dopants during subsequent thermal processing. This makes it possible that the dopants from the source / drain extension areas 18 in the oxide coating 14 diffuse. Therefore, there is a problem in providing an etch stop layer to prevent the formation of furrows during the etching of the spacers, but it does not serve as a dopant sink for the diffusion of dopants during the thermal processing.

ÜBERBLICK ÜBER DIE ERFINDUNGOVERVIEW OF THE INVENTION

Es besteht ein Bedarf für eine Anordnung und ein Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Herausdiffundieren von Dotierstoffen in oben liegende Schichten verhindert wird, wobei jedoch eine ausreichende Fähigkeit zum Stoppen eines Ätzpro zesses erreicht wird, um eine Ätzung von Seitenwandabstandselementen ausführen zu können, ohne dass eine Oberflächenbeeinträchtigung des Siliziumsubstrats stattfindet.It there is a need for an arrangement and a method for producing a semiconductor component, the diffusion of dopants into the top Layering is prevented, however having sufficient ability to stop an etching process is achieved to an etching of side wall spacers can be carried out without affecting the surface of the silicon substrate takes place.

Diese und weitere Aufgaben werden durch Ausführungsformen der vorliegenden Erfindung gelöst, die ein Verfahren zur Herstellung eines Halbleiterbauelements bereitstellen, wobei das Verfahren die Schritte umfasst: Bilden einer Gateelektrode auf einem Substrat und Bilden einer Oxidbeschichtung mit einer Dicke von weniger als 100 Angstrom auf dem Substrat und der Gateelektrode. Eine Nitridschicht wird auf der Oxidbeschichtung abgeschieden und die Nitridschicht wird geätzt, um Nitridabstandselemente zu bilden, wobei dieser Ätzvorgang an der Oxidbeschichtung stoppt.These and other objects are achieved by embodiments of the present invention which provide a method of manufacturing a semiconductor device, the method comprising the steps of: forming a gate electrode on a substrate and forming an oxide coating with a thickness of less than 100 angstroms on the substrate and the gate electrode. A nitride layer is deposited on the oxide coating and the nitride layer is etched to the nitride spacing to form elements, this etching process stops at the oxide coating.

Die Verwendung einer Oxidbeschichtung mit einer Dicke von weniger als 100 Angstrom unterdrückt ein Herausdiffundieren der Dotierstoffe, da diese Schicht keine ausgeprägte Senke für Dotierstoffe bildet und damit mehr Dotierstoffe in dem Substrat zurückgehalten werden. Um zu ermöglichen, dass die Oxidbeschichtung dennoch die Funktion einer Ätzstoppschicht während des Ätzens der Nitridschicht erfüllt, kann in gewissen bevorzugten Ausführungsformen der Erfindung ein sehr selektiver Trockenätzprozess unter Anwendung einer CF4-Chemie während der Herstellung der Abstandselemente durchgeführt werden. Das Unterdrücken des Herausdiffundierens der Dotierstoffe, insbesondere aus den Source/Drain-Erweiterungsgebieten, führt zu einem geringeren Widerstand der Source/Drain-Gebiete und zu weniger abgestuften Übergängen, wodurch das Transistorverhalten verbessert wird.The use of an oxide coating with a thickness of less than 100 angstroms suppresses diffusion of the dopants, since this layer does not form a pronounced sink for dopants and thus more dopants are retained in the substrate. In order to enable the oxide coating to nevertheless perform the function of an etching stop layer during the etching of the nitride layer, a very selective dry etching process using CF 4 chemistry can be carried out in certain preferred embodiments of the invention during the production of the spacer elements. The suppression of the diffusion of the dopants, in particular from the source / drain extension regions, leads to a lower resistance of the source / drain regions and to less graded transitions, which improves the transistor behavior.

Die zuvor dargelegten Aufgaben werden auch mit Ausführungsformen der vorliegenden Erfindung gelöst, die ein Halbleiterbauelement bereitstellen, das ein Substrat, eine Gateelektrode auf dem Substrat und eine Oxidbeschichtung auf dem Substrat aufweist. Die Oxidbeschichtung besitzt eine Dicke von weniger als 100 Angstrom. Nitridseitenwandabstandselemente sind auf der Oxidbeschichtung vorgesehen.The tasks set forth above are also accomplished with embodiments of the present Invention solved, that provide a semiconductor device that a substrate, a Gate electrode on the substrate and an oxide coating on the Has substrate. The oxide coating has a thickness of less than 100 angstroms. Nitride sidewall spacers are on the Oxide coating provided.

Die vorhergehenden und weitere Merkmale, Aspekte und Vorteile der vorliegenden Erfindung gehen deutlicher aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung hervor, wenn diese in Verbindung mit den begleitenden Zeichnungen studiert wird.The previous and further features, aspects and advantages of the present Invention will be more apparent from the following detailed description of the present invention when used in conjunction with the accompanying drawings are studied.

KURZE BESCHREIBUNG DER ZEICHNUNGENSHORT DESCRIPTION THE DRAWINGS

1 ist eine schematische Querschnittsansicht eines Halbleiterbaueelements, das entsprechend konventioneller Verfahrenstechniken hergestellt ist, wobei das Herausdiffundieren von Dotierstoffen in oben liegende Schichten dargestellt ist. 1 is a schematic cross-sectional view of a semiconductor device made in accordance with conventional processing techniques, illustrating the diffusion of dopants into overlying layers.

2 zeigt ein Halbleiterbauelement während eines Herstellungsschrittes, das gemäß Ausführungsformen der vorliegenden Erfindung hergestellt wird. 2 10 shows a semiconductor device during a manufacturing step that is manufactured in accordance with embodiments of the present invention.

3 zeigt die Struktur aus 2, im Anschluss an die Herstellung einer Oxidbeschichtung gemäß Ausführungsformen der vorliegenden Erfindung. 3 shows the structure 2 , following the production of an oxide coating according to embodiments of the present invention.

4 zeigt die Struktur aus 3, nach dem Ausführen von Source/Drain-Erweiterungsimplantationen gemäß Ausführungsformen der vorliegenden Erfindung. 4 shows the structure 3 , after performing source / drain extension implantations according to embodiments of the present invention.

5 zeigt die Struktur aus 4 nach dem Abscheiden einer dielektrischen Schicht gemäß Ausführungsformen der vorliegenden Erfindung. 5 shows the structure 4 after depositing a dielectric layer in accordance with embodiments of the present invention.

6 zeigt die Struktur aus 5 nach dem Ätzen der dielektrischen Schicht, um Seitenwandabstandselemente an der Gateelektrode zu bilden, gemäß Ausführungsformen der vorliegenden Erfindung. 6 shows the structure 5 after etching the dielectric layer to form sidewall spacers on the gate electrode, according to embodiments of the present invention.

7 zeigt die Struktur aus 6 nach der Ausführung einer tiefen Source/Drain-Implantation, um Source/Drain-Gebiete des Halbleiterbauelements gemäß Ausführungsformen der vorliegenden Erfindung zu bilden. 7 shows the structure 6 after performing a deep source / drain implant to form source / drain regions of the semiconductor device in accordance with embodiments of the present invention.

8a bis 8c zeigen die Herstellung eines zu entfernenden Abstandselements und einen Implantationsprozess, in dem das zu entfernende Abstandselement verwendet wird, gemäß Ausführungsformen der Erfindung. 8a to 8c show the manufacture of a spacer to be removed and an implantation process in which the spacer to be removed is used, according to embodiments of the invention.

DETAILLIERTE BESCHREIBUNG DER ERFINDUNGDETAILED DESCRIPTION OF THE INVENTION

Die vorliegende Erfindung richtet sich an Probleme und löst diese auch, die mit dem Herausdiffundieren von Dotierstoffen in darüber liegende Schichten während der thermischen Bearbeitung einhergehen, so dass die Source/Drain-Gebiete mit höherem Widerstand und stärker abgestufte Übergänge auftreten, wodurch das Transistorverhalten beeinträchtigt wird. Die vorliegende Erfindung löst diese Probleme teilweise, indem ein Halbleiterbauelement mit einer Oxidbeschichtung, die eine Dicke von weniger als 100 Angstrom aufweist, auf einem Substrat und einer Gateelekrode gebildet wird. Eine auf der Oxidbeschichtung gebildete Nitridschicht wird geätzt, um Nitridabstandselemente zu schaffen, wobei dieser Ätzvorgang auf der Oxidbeschichtung anhält. Während der nachfolgenden thermischen Bearbeitung wird das Herausdiffundieren der Dotierstoffe, die zuvor implantiert wurden, durch die dünnere Oxidbeschichtung unterdrückt, die keine so große Dotierstoffsenke wie im Stand der Technik darstellt. Daher werden mehr Dotierstoffe im Substrat des Halbleiterbauelements zurückgehalten. Dies führt zu Source/Drain-Gebieten mit kleinerem Widerstand und zu weniger abgestuften Übergängen, wodurch das Transistorverhalten verbessert wird.The The present invention addresses and solves problems also that with the diffusion of dopants into layers above while thermal processing, so that the source / drain regions with higher Resistance and stronger graded transitions occur which affects the transistor behavior. The present Invention solves partially addresses these problems by using a semiconductor device Oxide coating that is less than 100 angstroms thick, is formed on a substrate and a gate electrode. One on the nitride layer formed on the oxide coating is etched to To create nitride spacers, this etching process persists on the oxide coating. During the subsequent thermal processing will diffuse out of the dopants that were previously implanted due to the thinner oxide coating suppressed not that big Represents dopant sink as in the prior art. Therefore more dopants retained in the substrate of the semiconductor device. this leads to to source / drain regions with less resistance and less graded transitions, whereby the transistor behavior is improved.

2 zeigt die Struktur des Halbleiterbauelements während eines Herstellungsschrittes. In dieser schematischen Darstellung wird eine Gateelektrode 32, die z. B. aus Polysilizium gebildet ist, auf einem Substrat 30 hergestellt. Die Herstellung der Polysiliziumgateelektrode 32 oder einer Metallgateelektrode, wird beispielsweise in einer konventionellen Weise, etwa durch Abscheiden einer Polysiliziumgateschicht über einem Siliziumsubstrat mit anschließendem Photolithographie- und Ätzschritten erhalten. Ferner kann ein Gateoxid (nicht gezeigt) zwischen dem Substrat 30 und der Polysiliziumgateelektrode 32 vorgesehen sein, um ein Gatedielektrikum zu schaffen. 2 shows the structure of the semiconductor device during a manufacturing step. In this schematic representation, a gate electrode 32 who z. B. is formed of polysilicon on a substrate 30 manufactured. The manufacture of the polysilicon gate electrode 32 or a metal gate electrode, for example in a conventional Obtained, for example, by depositing a polysilicon gate layer over a silicon substrate with subsequent photolithography and etching steps. Furthermore, a gate oxide (not shown) can be between the substrate 30 and the polysilicon gate electrode 32 be provided to create a gate dielectric.

Wie in 3 gezeigt ist, wird im Anschluss an die Herstellung der Gateelektrode 32 eine Oxidbeschichtung 34 abgeschieden. Ein typisches Verfahren zur Herstellung einer Oxidbeschichtung enthält PECVD (plasmaunterstützte chemische Dampfabscheidung) Verfahren, die dem Fachmann bekannt sind. Die Oxidbeschichtung wird mit einer Dicke von weniger als 100 Angstrom und zwischen 20 und 70 Angstrom in besonders bevorzugten Ausführungsformen abgeschieden. In noch vorteilhafteren Ausführungsformen beträgt die Dicke der Oxidbeschichtung weniger als ungefähr 45 Angstrom. Die Oxidbeschichtung 34 bedeckt die Gatelektrode 32 und die Oberfläche des Substrats 30.As in 3 is shown following the manufacture of the gate electrode 32 an oxide coating 34 deposited. A typical process for producing an oxide coating includes PECVD (plasma enhanced chemical vapor deposition) processes known to those skilled in the art. The oxide coating is deposited to a thickness of less than 100 angstroms and between 20 and 70 angstroms in particularly preferred embodiments. In even more advantageous embodiments, the thickness of the oxide coating is less than about 45 angstroms. The oxide coating 34 covers the gate electrode 32 and the surface of the substrate 30 ,

In 4 wird eine Source/Drain-Erweiterungsimplantation in konventioneller Weise ausgeführt, um Source/Drain-Erweiterungsgebiete 36 benachbart zu der Gateelektrode 32 zu bil den. Die Gateelektrode 32 maskiert das Substrat 30, um eine Implantation von Dotierstoffen direkt unter die Gateelektrode 32 zu verhindern. Obwohl die 3 und 4 eine Ausführungsform der Abfolge an Prozessschritten in der vorliegenden Erfindung darstellen, können in anderen Ausführungsformen die Schritte aus den 3 und 4 umgekehrt ausgeführt werden, so dass die Erweiterungsimplantation vor dem Abscheiden der Oxidbeschichtung 34 durchgeführt wird.In 4 source / drain extension implantation is performed in a conventional manner to source / drain extension regions 36 adjacent to the gate electrode 32 to build. The gate electrode 32 masks the substrate 30 to implant dopants directly under the gate electrode 32 to prevent. Although the 3 and 4 represent an embodiment of the sequence of process steps in the present invention, the steps from the 3 and 4 reversed so that the extension implantation prior to depositing the oxide coating 34 is carried out.

In 5 wird eine dielektrische Schicht, beispielsweise Siliziumnitrid als eine Schicht 38 über der Oxidbeschichtung 34 abgeschieden. Die dielektrische Schicht 38 kann auf konventionelle Art und Weise, etwa durch CVD abgeschieden werden. Es können andere Materialien in der dielektrischen Schicht 38 verwendet werden, vorausgesetzt, dass derartige Materialien selektiv im Verhältnis zu dem Oxid geätzt werden können.In 5 becomes a dielectric layer, for example silicon nitride as a layer 38 over the oxide coating 34 deposited. The dielectric layer 38 can be deposited in a conventional manner, for example by CVD. There may be other materials in the dielectric layer 38 can be used provided that such materials can be selectively etched relative to the oxide.

In 6 wird das Siliziumnitrid in der dielektrischen Schicht 38 geätzt, um Seitenwandabstandselemente 40 zu bilden. Es ist wesentlich, dass die Oxidschicht 34 als ein Ätzstopp zur Verhinderung einer Furchenbildung des Siliziumsubstrats 30 während der Nitridätzung dient. Da die Oxidbeschichtung 34 dünner als in konventionellen Herstellungsverfahren ist, muss sorgfältig verfahren werden, um ein Überätzen zu vermeiden. Daher wird ein sehr selektiver Trockenätzprozess angewendet, um die Seitenwandabstandselemente 40 zu bilden. Die Ätzchemie muss eine hohe Nitrid-zu-Oxid-Selektivität aufweisen, so dass die dünne Beschichtung als eine ausreichende Ätzstoppschicht dient. Zu einer beispielhaften Chemie gehört CF4. Andere Ätzchemien und Rezepte zum Ätzen einschließlich des Plasmaätzens oder des reaktiven Ionenätzens schließen die folgenden Verbindungen mit ein: CF4/HBr/HeO2 und Cl2/HBr/HeO2.In 6 becomes the silicon nitride in the dielectric layer 38 etched to sidewall spacers 40 to build. It is essential that the oxide layer 34 as an etch stop to prevent the silicon substrate from furrowing 30 serves during the nitride etch. Because the oxide coating 34 is thinner than in conventional manufacturing processes, care must be taken to avoid overetching. Therefore, a very selective dry etching process is applied to the sidewall spacers 40 to build. The etching chemistry must have a high nitride-to-oxide selectivity, so that the thin coating serves as a sufficient etching stop layer. An exemplary chemistry includes CF 4 . Other etching chemistry and etching recipes including plasma etching or reactive ion etching include the following compounds: CF 4 / HBr / HeO 2 and Cl 2 / HBr / HeO 2 .

7 zeigt die Struktur aus 6 nach der Herstellung von Source/Drain-Gebieten 42 mittels eines tiefen Implantationsprozesses und einer anschließenden thermischen Behandlung. Während der tiefen Source/Drain-Implantation dienen die Seitenwandabstandselemente 40 als Masken, um eine Implantation von Dotierstoffen in das Substrat 30 unmittelbar unterhalb der Seitenwandabstandselemente 40 zu verhindern. Es können konventionelle Dosismengen, Implantationsenergien und Parameter für das thermischen Ausheizen angewendet werden. 7 shows the structure 6 after the creation of source / drain regions 42 by means of a deep implantation process and a subsequent thermal treatment. The sidewall spacers serve during deep source / drain implantation 40 as masks to implant dopants into the substrate 30 immediately below the side wall spacers 40 to prevent. Conventional dose amounts, implantation energies and parameters for thermal heating can be used.

Während des thermischen Ausheizens unterdrückt die dünne Oxidbeschichtung 34 das Herausdiffundieren der Dotierstoffe aus den Source/Drain-Erweiterungsgebieten 36 und den Source/Drain-Gebieten 42, da die geringe Dicke der Oxidbeschichtung 34 im Wesentlichen verhindert, dass die Beschichtung als eine Senke für Dotierstoffe dient. Somit werden mehr Dotierstoffe in dem Substrat 30 zurückgehalten. Die Gesamtwirkung davon ist, dass der Widerstand der Source/Drain-Gebiete 42 und der Source/Drain-Erweiterungsgebiete 36 verringert wird und dass weniger abgestufte Übergänge erzeugt werden. Dies führt zu einem verbesserten Transistorverhalten.The thin oxide coating suppresses during thermal baking 34 diffusing the dopants out of the source / drain extension regions 36 and the source / drain regions 42 because of the small thickness of the oxide coating 34 essentially prevents the coating from serving as a sink for dopants. Thus, there are more dopants in the substrate 30 retained. The overall effect of this is that the resistance of the source / drain regions 42 and the source / drain extension areas 36 is reduced and fewer graded transitions are created. This leads to improved transistor behavior.

In einem weiteren Aspekt wird ein äußerst ätzselektiver Film für einen Prozessablauf mit zu entfernendem Abstandselement bereitgestellt. In diesem Prozess wird Germaniumoxid als Material für das zu entfernende Abstandselement eingesetzt. Germaniumoxid wird bevorzugt, da es die Eigenschaft aufweist, sich in Wasser aufzulösen. Das Germaniumoxid kann mittels eines Sputter-Verfahrens, oder durch CVD von Ge mit nachfolgender Oxidation aufgebracht werden. Es wird dann anisotrop trockengeätzt, um ein Abstandselement zu bilden. 8a zeigt eine Anordnung nach dem Ausbilden von Germaniumoxid-Abstandselementen 50 über einer Beschichtung 52, die aus Oxid, Nitrid oder einem anderen Material hergestellt ist.In a further aspect, an extremely etching-selective film is provided for a process sequence with the spacer element to be removed. In this process, germanium oxide is used as the material for the spacer to be removed. Germanium oxide is preferred because it has the property of dissolving in water. The germanium oxide can be applied by means of a sputtering process or by CVD of Ge with subsequent oxidation. It is then anisotropically dry etched to form a spacer. 8a shows an arrangement after the formation of germanium oxide spacers 50 over a coating 52 made of oxide, nitride or other material.

Zu entfernende Abstandselemente können auf unterschiedliche Weisen verwendet werden. Ein beispielhafte Anwendung besteht darin, tiefe Source/Drain-Implantationen 54 nach Herstellung der Abstandselemente auszuführen, wie dies in 8b gezeigt ist. Es wird dann ein Ausheizschritt durchgeführt, der mit höherer Temperatur als in konventionellen Prozessen stattfinden kann, da die Source/Drain-Erweiterungsgebiete, die nach dem Entfernen des Abstandselements gebildet werden, nicht den höheren Temperaturen unterliegen. Die Abstandselemente 50 werden dann entfernt und es wird eine LDD-Implantation 56 mit einem Ausheizvorgang bei geringerer Temperatur durchgeführt, wie dies in 8c gezeigt ist.Spacers to be removed can be used in different ways. An exemplary application is deep source / drain implantations 54 after the spacer elements have been manufactured, as described in 8b is shown. A bakeout step is then carried out, which can take place at a higher temperature than in conventional processes, since the source / drain extension regions which are formed after the removal of the spacer element do not subject to the higher temperatures. The spacers 50 are then removed and there is an LDD implantation 56 performed with a bakeout at a lower temperature, as in 8c is shown.

Das Germaniumoxid ist vorteilhaft dahingehend, dass es sehr zuverlässig in Wasser und sehr selektiv von anderen Schichten, die überlicherweise bei der Halbleiterbearbeitung eingesetzt werden, entfernt werden kann.The Germanium oxide is advantageous in that it is very reliable in Water and very selective from other layers that are commonly used of semiconductor processing can be removed.

Obwohl die vorliegende Erfindung detailliert beschrieben und dargestellt ist, ist es selbstverständlich, dass diese Darstellung nur beispielhaft und aus Gründen der Anschaulichkeit aufgeführt ist, und nicht einschränkend sein soll, da der Bereich der vorliegenden Erfindung lediglich durch die angefügten Patentansprüche beschränkt ist.Even though the present invention is described and illustrated in detail is, it goes without saying that this illustration is only exemplary and for the sake of Descriptiveness is, and not restrictive because the scope of the present invention is only by the attached claims limited is.

ZUSAMMENFASSUNGSUMMARY

Gemäß einem Verfahren zur Herstellung eines Halbleiterbauelements wird eine Gateelektrode auf einem Substrat und eine Oxidbeschichtung mit einer Dicke von weniger als 100 Angstrom auf dem Substrat und der Gateelektrode vorgesehen. Es wird eine Nitridschicht auf der Oxidbeschichtung gebildet. Die Nitridschicht wird geätzt, um Nitrid-Abstandselemente zu bilden, wobei das Ätzen an der Oxidbeschichtung stoppt. Die dünnere Oxidbeschichtung , die beispielsweise mit einer Dicke kleiner als 100 Angstrom vorgesehen ist, verhindert, dass die Beschichtung als eine Senke für Dotierstoffe während der thermischen Bearbeitung dient, so dass die Dotierstoffe in den Source/Drain-Erweiterungsgebieten und den Source/Drain-Gebieten während der thermischen Bearbeitung in dem Substrat bleiben, wodurch eine Beeinträchtigung des Transistorverhaltens verhindert wird.According to one A method for producing a semiconductor component is a Gate electrode on a substrate and an oxide coating with a Thickness less than 100 angstroms on the substrate and the gate electrode intended. There will be a nitride layer on the oxide coating educated. The nitride layer is etched to nitride spacers to form, the etching stops at the oxide coating. The thinner oxide coating that for example, provided with a thickness less than 100 angstroms prevents the coating from acting as a sink for dopants during the serves thermal processing, so that the dopants in the source / drain extension areas and the source / drain regions during thermal processing remain in the substrate, resulting in a impairment of transistor behavior is prevented.

Claims (10)

Halbleiterbauelement mit: einem Substrat (30); einer Gateelektrode (32) auf dem Substrat (30); einer Oxidbeschichtung (34) auf dem Substrat (32), wobei die Oxidbeschichtung (34) eine Dicke von weniger als 100 Angstrom aufweist; und einem Nitrid-Seitenwandabstandselement (40) auf der Oxidbeschichtung (34).Semiconductor component with: a substrate ( 30 ); a gate electrode ( 32 ) on the substrate ( 30 ); an oxide coating ( 34 ) on the substrate ( 32 ), the oxide coating ( 34 ) has a thickness of less than 100 angstroms; and a nitride sidewall spacer ( 40 ) on the oxide coating ( 34 ). Das Bauelement nach Anspruch 1, das ferner Source/Drain-Erweiterungsimplantationsgebiete (36) und Source/Drain-Gebiete (42) in dem Substrat (30) aufweist.The device of claim 1, further comprising source / drain extension implant regions ( 36 ) and source / drain areas ( 42 ) in the substrate ( 30 ) having. Das Bauelement nach Anspruch 2, wobei die Oxidbeschichtung (34) weniger als 45 Angstrom dick ist.The device of claim 2, wherein the oxide coating ( 34 ) is less than 45 angstroms thick. Verfahren zu Herstellung eines Halbleiterbauelements, das die Schritte umfasst: – Bilden einer Gateelektrode (32) auf einem Substrat (30); – Bilden einer Oxidbeschichtung (34) mit einer Dicke kleiner als 100 Angstrom auf dem Substrat (30) und der Gateelektrode (32); – Abscheiden einer Nitridschicht (38) auf der Oxidbeschichtung (34); und – Ätzen der Nitridschicht (38), um Nitrid-Abstandselemente (40) zu bilden, wobei der Ätzvorgang an der Oxidbeschichtung (34) anhält.A method for producing a semiconductor device, comprising the steps of: forming a gate electrode ( 32 ) on a substrate ( 30 ); - forming an oxide coating ( 34 ) less than 100 angstroms thick on the substrate ( 30 ) and the gate electrode ( 32 ); - depositing a nitride layer ( 38 ) on the oxide coating ( 34 ); and - etching the nitride layer ( 38 ) to nitride spacers ( 40 ), the etching process on the oxide coating ( 34 ) continues. Das Verfahren nach Anspruch 4, wobei der Schritt des Ätzens der Nitridschicht (38) das Trockenätzen der Nitridschicht (38) mit einer Ätzchemie mit einer sehr hohen Nitrid-zu-Oxid-Selektivität umfasst.The method of claim 4, wherein the step of etching the nitride layer ( 38 ) dry etching of the nitride layer ( 38 ) with an etching chemistry with a very high nitride-to-oxide selectivity. Verfahren zum Unterdrücken des Ausdiffundierens von Dotierstoffen aus implantierten Gebieten in darüber liegende Schichten eines Halbleiterbauelements, wobei das Verfahren die Schritte umfasst: – Implantieren von Dotierstoffen in Gebiete (36, 42) in einem Substrat (30); und – Bilden einer Oxidbeschichtung (34), die weniger als 100 Angstrom dick ist, über dem Substrat (30).Method for suppressing the diffusion of dopants from implanted regions into layers of a semiconductor component lying above, the method comprising the steps of: implanting dopants into regions ( 36 . 42 ) in a substrate ( 30 ); and - forming an oxide coating ( 34 ) less than 100 angstroms thick above the substrate ( 30 ). Das Verfahren nach Anspruch 6, das ferner umfasst: Bilden einer Gateelektrode (32) vor dem Implantieren der Dotierstoffe und Bilden von Seitenwandabstandselementen (40) an der Gateelektrode (32) und auf der Oxidbeschichtung (34).The method of claim 6, further comprising: forming a gate electrode ( 32 ) before implanting the dopants and forming sidewall spacers ( 40 ) on the gate electrode ( 32 ) and on the oxide coating ( 34 ). Das Verfahren nach Anspruch 7, wobei der Schritt des Herstellens von Seitenwandabstandselementen (40) umfasst: Abscheiden einer Nitridschicht (38) über der Oxidbeschichtung (34) und der Gateelektrode (32), und Trockenätzen der Nitridschicht (38) in anisotroper Weise mit einem Rezept, das eine hohe Nitrid-zu-Oxid-Selektivität aufweist.The method of claim 7, wherein the step of manufacturing sidewall spacers ( 40 ) includes: depositing a nitride layer ( 38 ) over the oxide coating ( 34 ) and the gate electrode ( 32 ), and dry etching of the nitride layer ( 38 ) in an anisotropic manner with a recipe that has high nitride-to-oxide selectivity. Das Verfahren nach Anspruch 8, wobei das Ätzrezept CF4/HBr/HeO2 und/oder CL2/HBr/HeO2 enthält.The method of claim 8, wherein the etching recipe contains CF 4 / HBr / HeO 2 and / or CL 2 / HBr / HeO 2 . Das Verfahren nach Anspruch 8, wobei das Ätzrezept eine CF4-Chemie enthält.The method of claim 8, wherein the etching recipe contains a CF 4 chemistry.
DE10297582T 2001-12-19 2002-12-19 Semiconductor device with a thin oxide coating and a method for producing the same Ceased DE10297582T5 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US2103701A 2001-12-19 2001-12-19
US10/021,037 2001-12-19
PCT/US2002/041103 WO2003054951A1 (en) 2001-12-19 2002-12-19 Semiconductor device comprising a thin oxide liner and method of manufacturing the same

Publications (1)

Publication Number Publication Date
DE10297582T5 true DE10297582T5 (en) 2004-11-11

Family

ID=21801954

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10297582T Ceased DE10297582T5 (en) 2001-12-19 2002-12-19 Semiconductor device with a thin oxide coating and a method for producing the same

Country Status (7)

Country Link
JP (1) JP2005517285A (en)
KR (1) KR20040068269A (en)
CN (1) CN1322565C (en)
AU (1) AU2002358269A1 (en)
DE (1) DE10297582T5 (en)
GB (1) GB2399222B (en)
WO (1) WO2003054951A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583016B1 (en) * 2002-03-26 2003-06-24 Advanced Micro Devices, Inc. Doped spacer liner for improved transistor performance
JP2008124441A (en) * 2006-10-19 2008-05-29 Tokyo Electron Ltd Manufacturing method of semiconductor device
DE102011005641B4 (en) * 2011-03-16 2018-01-04 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG A method of increasing performance in transistors by reducing subsidence of active regions and by removing spacers

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868617A (en) * 1988-04-25 1989-09-19 Elite Semiconductor & Sytems International, Inc. Gate controllable lightly doped drain mosfet devices
US5714413A (en) * 1995-12-11 1998-02-03 Intel Corporation Method of making a transistor having a deposited dual-layer spacer structure
US6472281B2 (en) * 1998-02-03 2002-10-29 Matsushita Electronics Corporation Method for fabricating semiconductor device using a CVD insulator film
US6162692A (en) * 1998-06-26 2000-12-19 Advanced Micro Devices, Inc. Integration of a diffusion barrier layer and a counter dopant region to maintain the dopant level within the junctions of a transistor
US6251764B1 (en) * 1999-11-15 2001-06-26 Chartered Semiconductor Manufacturing Ltd. Method to form an L-shaped silicon nitride sidewall spacer
US6294480B1 (en) * 1999-11-19 2001-09-25 Chartered Semiconductor Manufacturing Ltd. Method for forming an L-shaped spacer with a disposable organic top coating
US6156598A (en) * 1999-12-13 2000-12-05 Chartered Semiconductor Manufacturing Ltd. Method for forming a lightly doped source and drain structure using an L-shaped spacer
US6277700B1 (en) * 2000-01-11 2001-08-21 Chartered Semiconductor Manufacturing Ltd. High selective nitride spacer etch with high ratio of spacer width to deposited nitride thickness

Also Published As

Publication number Publication date
WO2003054951A1 (en) 2003-07-03
GB2399222A (en) 2004-09-08
CN1606801A (en) 2005-04-13
JP2005517285A (en) 2005-06-09
AU2002358269A1 (en) 2003-07-09
CN1322565C (en) 2007-06-20
GB2399222B (en) 2005-07-20
KR20040068269A (en) 2004-07-30
GB0412884D0 (en) 2004-07-14

Similar Documents

Publication Publication Date Title
DE10339989B4 (en) A method of making a conformal spacer adjacent to a gate electrode structure
DE10355575B4 (en) A method of making sidewall spacers for a circuit element by increasing etch selectivity
DE10214066B4 (en) Semiconductor device having a retrograde doping profile in a channel region and method of making the same
DE102008011814B4 (en) CMOS device with buried insulating layer and deformed channel regions and method for producing the same
DE102006015087B4 (en) Process for the production of transistors
DE10335101B4 (en) A method of making a polysilicon line having a metal silicide region that enables linewidth reduction
DE112005002158T5 (en) A method of manufacturing a semiconductor device comprising a high-K gate dielectric layer and a metal gate electrode
DE10335100B4 (en) A method of fabricating truncated sidewall spacers for a polysilicon line and method of fabricating a field effect transistor
DE10234931A1 (en) Production of a gate electrode of a MOST comprises determining the height of a metal silicide layer formed in a crystalline layer, selecting a design height for the metal silicide layer, and further processing
DE2729171A1 (en) METHOD OF MANUFACTURING INTEGRATED CIRCUITS
DE10351008A1 (en) Improved technique for fabricating transistors with high drain and source regions of different heights
DE102008011813B4 (en) Semiconductor device with a metal gate stack with reduced height and method of manufacturing the device
DE112006001520B4 (en) Process for making raised source and drain regions with spacers to be removed, avoiding "mouse ears"
DE10208904B4 (en) Method for producing different silicide areas on different silicon-containing areas in a semiconductor element
DE10240422B4 (en) A method of manufacturing a semiconductor element having a metal-silicide enlarged conduction structure
DE10255936A1 (en) Improved technique for fabricating an oxide / nitride layer stack by controlling nitrogen ion concentration in a nitriding plasma
DE10250899B4 (en) A method of removing sidewall spacers of a semiconductor device using an improved etch process
DE10208751B4 (en) A method for producing a semiconductor element having enlarged metal silicide regions
DE10250902A1 (en) Production of semiconductor structural element used in production of integrated circuits comprises preparing substrate with a layer, covering substrate with second material layer, implanting ions, and further processing
DE102009006800B4 (en) Process for the production of transistors and corresponding semiconductor component
DE10241397B4 (en) A method of making a T-shaped semiconductor device having side wall spacers fabricated in situ
EP1869711A2 (en) Production of vdmos-transistors having optimised gate contact
DE10303926A1 (en) Improved technology for producing contacts for buried doped regions in a semiconductor element
DE10297582T5 (en) Semiconductor device with a thin oxide coating and a method for producing the same
DE102007063230B4 (en) Semiconductor device with strained material layers and contact element and method of production thereof

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection