DE10256509B4 - Verfahren zum Adressieren von blockweise löschbaren Speichern - Google Patents

Verfahren zum Adressieren von blockweise löschbaren Speichern Download PDF

Info

Publication number
DE10256509B4
DE10256509B4 DE2002156509 DE10256509A DE10256509B4 DE 10256509 B4 DE10256509 B4 DE 10256509B4 DE 2002156509 DE2002156509 DE 2002156509 DE 10256509 A DE10256509 A DE 10256509A DE 10256509 B4 DE10256509 B4 DE 10256509B4
Authority
DE
Germany
Prior art keywords
memory
sector
memory block
address
sectors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2002156509
Other languages
English (en)
Other versions
DE10256509A1 (de
Inventor
Reinhard KÜHNE
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HYPERSTONE GMBH, 78467 KONSTANZ, DE
Original Assignee
Hyperstone GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE2002127256 external-priority patent/DE10227256C1/de
Application filed by Hyperstone GmbH filed Critical Hyperstone GmbH
Priority to DE2002156509 priority Critical patent/DE10256509B4/de
Priority to PCT/EP2003/006354 priority patent/WO2004001604A1/de
Priority to AU2003278231A priority patent/AU2003278231A1/en
Publication of DE10256509A1 publication Critical patent/DE10256509A1/de
Application granted granted Critical
Publication of DE10256509B4 publication Critical patent/DE10256509B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

Verfahren zum Adressieren von einzelnen löschbaren realen mit Speicherblockadressen (SBA) adressierbaren Speicherblöcken (SB) gemäß deutscher Hauptanmeldung Nummer 10227256.5, die in mit relativen Sektoradressen (RSA) adressierbare einzeln beschreibbare Speichersektoren gegliedert sind, deren Gelöscht- und Beschrieben Zustände gespeichert jeweils abfragbar bereitgestellt werden, vermittels, einer Adressumsetzung von logischen Blockadressen (LBA) jeweils in eine der Speicherblockadressen (SBA), wobei jeweils, wenn ein Sektorschreibbefehl auszuführen wäre, der einen bereits beschriebenen Sektor betrifft, durch eine geänderte Adressumsetzung in eine alternative Speicherblockadresse (ABA) eines Speicherblocks (AB), dessen entsprechender Sektor gelöscht oder unbeschrieben ist, in diesen geschrieben wird, und falls jedoch auch dieser alternativ adressierte Sektor bereits beschrieben war, die Adressumsetzung eine weitere Speicherblockadresse (SBA) eines gelöschten Speicherblockes (SB) als eine neue alternative Speicherblockadresse (ABA) bereitstellt, und dessen entsprechender Sektor beschrieben wird und im bisherigen alternativ adressierten Speicherblock (AB) die noch unbeschriebenen Sektoren mit den Inhalten der entsprechenden Sektoren des ursprünglich zugeordnet adressierten Speicherblocks (SB) beschrieben werden, wonach dieser...

Description

  • Die Erfindung bezieht sich auf das Verfahren zum Adressieren von einzelnen löschbaren realen mit Speicherblockadressen adressierbaren Speicherblöcken gemäß deutscher Hauptanmeldung Nummer 10227256.5, die in mit relativen Sektoradressen adressierbare einzeln beschreibbare Speichersektoren gegliedert sind, deren Gelöscht- und Beschrieben Zustände gespeichert jeweils abfragbar bereitgestellt werden, vermittels einer Adressumsetzung von logischen Blockadressen jeweils in eine der Speicherblockadressen, wobei jeweils, wenn ein Sektorschreibbefehl auszuführen wäre, der einen bereits beschriebenen Sektor betrifft, durch eine geänderte Adressumsetzung in eine alternative Speicherblockadresse eines Speicherblocks, dessen entsprechender Sektor gelöscht oder unbeschrieben ist, in diesen geschrieben wird und falls jedoch auch dieser alternativ adressierte Sektor bereits beschrieben war, die Adressumsetzung eine weitere Speicherblockadresse eines gelöschten Speicherblockes als eine neue alternative Speicherblockadresse bereitstellt und dessen entsprechender Sektor beschrieben wird und im bisherigen alternativ adressierten Speicherblock die noch unbeschriebenen Sektoren mit den Inhalten der entsprechenden Sektoren des ursprünglich zugeordnet adressierten Speicherblocks beschrieben werden, wonach dieser zu einer Löschung ansteht und nach einer Löschung zu einer anderen Adressumsetzung bereitsteht, wobei nach jeder, insbesondere abnutzungsoptimierenden Adressumsetzung in eine alternative Speicherblockadresse diese zusammen mit der jeweils zugehörigen Sektoradresse zugeordnet zu der logischen Blockadresse in einem Merkspeicher gespeichert wird und bei jeder Adressumsetzung in Verbindung mit einem Sektorschreibbefehl, die auf einen beschriebenen Sektor führt, der Merkspeicherinhalt daraufhin geprüft wird, ob die gleiche Blockadresse dort vorliegt und dann, wenn dies nicht der Fall ist, die Inhalte der Sektoren des betreffenden Speicherblocks in die noch unbeschriebenen Sektoren des gemäß dem Merkspeicherinhalt zugeordneten Speicherblocks geschrieben werden und dann die Speicherblockadresse des kopierten Speicherblocks in eine Adressliste von zu löschenden Speicherblöcken eingetragen wird und/oder der Block als zu löschen gekennzeichnet wird und danach dem noch anstehenden Sektorschreibbefehl eine Speicherblockadresse eines gelöschten, unbeschriebenen Speicherblocks zugeordnet und in den Merkspeicher eingetragen wird und mit dieser Speicherblockadresse der Schreibbefehl im entsprechenden Sektor ausgeführt wird.
  • Dieses Verfahren soll dahingehend verbessert werden, dass unter allen Betriebsbedingungen beim Schreiben auf logisch aufsteigende oder absteigende Adressen ein Geschwindigkeitsvorteil erreicht wird. Weiterhin soll das Verfahren dahingehend verbessert werden, dass bei großen Speicherchips mit sehr großen Blöcken von z.B. 256 Sektoren das Auflösen von Ausweichblöcken auch bei einer geringen Anzahl veränderter Sektoren schnell durchgeführt wird.
  • Gelöst wird diese Aufgabe zum ersten erfindungsgemäß dadurch, dass das Schreiben von aufeinanderfolgenden realen Sektoren immer in unterschiedlichen Speicherchips erfolgt. Dazu werden die zu den logischen Sektoren gehörenden realen Sektoren in den Speicherchips auf die Weise angeordnet, dass aufeinanderfolgende reale Sektornummern in unterschiedlichen Chips liegen. Die realen Sektoren können ein binäres Vielfaches der logischen Sektoren groß sein. Damit werden beim Schreiben aufeinanderfolgender logischer Sektoren diese überlappend in die Speicherchips geschrieben.
  • Zum zweiten wird der Geschwindigkeitsvorteil dadurch erreicht, dass bei der Auflösung von Paaren von Speicherblöcken und Ausweichblöcken dasjenige Paar aufgelöst wird, welches die geringste Anzahl neuer Sektoren im Ausweichblock aufweist.
  • Das Schreiben von aufeinanderfolgenden realen Sektoren geht wesentlich schneller, wenn das Schreiben überlappend („interleaved") geschieht. Dies bedeutet, dass das Schreiben von Sektor n + 1 begonnen wird, während das Schreiben von Sektor n und Sektor n – 1 noch nicht beendet ist. Dazu müssen aufeinanderfolgende Sektoren in verschiedenen Speicherchips liegen.
  • Zur Unterstützung dieses überlappenden Schreibens ist es günstig, die Kombinationen von Speicherblöcken und Ausweichblöcken so zu erweitern, dass sie ebenso viele Speicherblöcke und Ausweichblöcke umfasst, wie parallel geschrieben werden sollen. Dies entspricht dem Überlappungsfaktor, der beim Initialisieren der Speichercontroller angegeben wurde.
  • Die realen Sektoren sind in den Speicherblöcken und den Ausweichblöcken verschränkt angeordnet. Diese Anordnung ist sehr günstig für das Schreiben von langen sequentiellen Datenströmen, wie sie z.B. bei Digitalkameras oder MP3-Playern auftreten.
  • Um immer eine solche Kombination von Speicherblöcken und Ausweichblöcken, die jeweils in verschiedenen Speicherchips liegen, garantieren zu können, werden beim Initialisieren des Speichers die Speicherblöcke verschränkt auf den Speicherchips angeordnet. Um diese Bedingung im Betrieb zu erhalten, wird jeweils beim Auflösen und neuen Anlegen der Kombination von Speicherblöcken ein neuer Speicherblock vom gleichen Speicherchip gesucht, wie der entsprechend geschriebene Speicherblock. Aus diesem Grund müssen auf jedem Speicherchip mehrere gelöschte Speicherblöcke vorhanden sein, die als neue Ausweichblöcke genutzt werden können.
  • Bei Speicherchips mit sehr großen Blöcken von z.B. 256 Sektoren kann das Auflösen von Paaren von Speicherblock und Ausweichblock sehr lange dauern, wenn im Ausweichblock nur wenige Sektoren neu geschrieben wurden und nun ein Sektor das zweite Mal verändert wird. Dann sind die restlichen Sektoren vom Speicherblock in den Ausweichblock zu kopieren und ein neues Paar von Speicherblock und Ausweichblock zu bilden. Eine solche Situation tritt insbesondere bei Betriebssystemen mit einer File-Allocation-Table FAT auf, die im Speicher gehalten wird. Solche Paare für FAT-Sektoren sollten möglichst lange erhalten bleiben, da das Betriebssystem die Änderungen an FAT-Sektoren zwischenpuffert und den Speicher nur in größeren Zeitabständen aktualisiert. Daher ist es vorteilhaft, beim Auflösen von Paaren nicht von dem Kriterium des am längsten nicht genutzten Speicherblocks auszugehen, sondern das Paar von Speicherblock und Ausweichblock aufzulösen, bei dem am wenigsten Sektoren kopiert werden müssen. Die Erfahrung hat gezeigt, dass auf diese Weise die Speicherblöcke mit den FAT-Sektoren am längsten erhalten bleiben. Der Vorteil ist umso größer, je größer die Blöcke der Speicherchips sind.
  • Der Speicherblock mit der geringsten Anzahl der veränderten Sektoren wird dadurch gefunden, dass im Merkspeicher die Sektormasken nacheinander darauf geprüft werden, wie viele „0" sie enthalten. Der jeweils gefundene Wert wird mit einer Variablen verglichen, die zuerst auf einen Maximalwert initialisiert wurde. Wenn der Vergleich der Prüfung der jeweiligen Sektormaske einen niedrigeren Wert ergibt, wird dieser neue Wert in der Variablen gespeichert und mit der Nummer der Sektormaske (SM) und dem dazugehörigen Speicherblock (SB) verknüpft. Nach der Prüfung aller Sektormasken (SM) wird der mit der Variablen verknüpfte Speicherblock (SB) freigemacht.
  • In den Figuren ist die Ausführung der Erfindung beispielhaft beschrieben.
  • 1 zeigt die Beziehungen zwischen den Speicherblöcken und Ausweichblöcken mit den zugehörigen Sektormasken.
  • 2 zeigt die Umsetzung der logischen Blockadressen zu den realen Speicherblöcken und den Ausweichblöcken.
  • Der 1 liegen 4 Speicherchips SG1-SG4 zugrunde. Die Speicherblöcke SB1-SB4 bilden mit den Ausweichblöcken AB1-AB4 die Kombination von Blöcken, in die neue Information geschrieben wird. Die realen Sektoren sind so verschränkt in den Blöcken angeordnet, dass aufeinanderfolgende Sektoren in verschiedenen Blöcken liegen. Die Sektormasken SM1-SM4 beschreiben den Status des jeweiligen Sektors. Eine „1" gibt an, dass der betreffende Sektor unverändert im x-ten Speicherblock SBx steht, und dieser Sektor im x-ten Ausweichblock ABx noch gelöscht ist. Eine „0" gibt an, dass der betreffende Sektor im Speicherblock ungültig „X" ist und der veränderte Sektor „N" im x-ten Ausweichblock ABx steht. Beim Schreiben von aufeinanderfolgenden Blöcken wird somit in verschieden Ausweichblöcke ABx geschrieben, und die Schreibzeiten überlappen sich. „x" ist ein laufender Index.
  • 2 zeigt die Zuordnertabelle ZT, bei der die logische Sektoradresse der realen Speicheradresse zugeordnet ist. Die logische Blockadresse dient als Index in diese Tabelle. In diesem Beispiel sind die Blöcke in den Speicherchips 32 reale Sektoren groß, die jeweils genauso groß sind wie die logischen Sektoren, und es sind 4 Speicherchips SG1-SG4 in dem Speicher vorhanden. Die logischen Blöcke sind 4 × 32 = 128 Sektoren groß. Soll nun der Inhalt des Sektors mit der logischen Adresse 1160 verändert werden, werden Kombinationen von Speicherblöcken SB1-SB4 und Ausweichblöcken AB1-AB4 gebildet, wie in 1 dargestellt. Die Untergrenze der Kombination ist der logische Sektor 1152. Dies entspricht der auf ein Vielfaches von 128 abgerundeten Sektoradresse. Der logische Block hat dann die Nummer 36, entsprechend 1152/32. Die Kombination besteht dann aus den Blöcken 36 als erster Speicherblock SB1 im ersten Speicherchip SG1, 37 als zweiter Speicherblock SB2 im zweiten Speicherchip SG2, 38 als dritter Speicherblock SB3 im dritten Speicherchip SG3 und 39 als vierter Speicherblock SB4 im vierten Speicherchip SG4. Die zugeordneten Ausweichblöcke ABx liegen jeweils auch im gleichen x-ten Speicherchip SGx.

Claims (3)

  1. Verfahren zum Adressieren von einzelnen löschbaren realen mit Speicherblockadressen (SBA) adressierbaren Speicherblöcken (SB) gemäß deutscher Hauptanmeldung Nummer 10227256.5, die in mit relativen Sektoradressen (RSA) adressierbare einzeln beschreibbare Speichersektoren gegliedert sind, deren Gelöscht- und Beschrieben Zustände gespeichert jeweils abfragbar bereitgestellt werden, vermittels, einer Adressumsetzung von logischen Blockadressen (LBA) jeweils in eine der Speicherblockadressen (SBA), wobei jeweils, wenn ein Sektorschreibbefehl auszuführen wäre, der einen bereits beschriebenen Sektor betrifft, durch eine geänderte Adressumsetzung in eine alternative Speicherblockadresse (ABA) eines Speicherblocks (AB), dessen entsprechender Sektor gelöscht oder unbeschrieben ist, in diesen geschrieben wird, und falls jedoch auch dieser alternativ adressierte Sektor bereits beschrieben war, die Adressumsetzung eine weitere Speicherblockadresse (SBA) eines gelöschten Speicherblockes (SB) als eine neue alternative Speicherblockadresse (ABA) bereitstellt, und dessen entsprechender Sektor beschrieben wird und im bisherigen alternativ adressierten Speicherblock (AB) die noch unbeschriebenen Sektoren mit den Inhalten der entsprechenden Sektoren des ursprünglich zugeordnet adressierten Speicherblocks (SB) beschrieben werden, wonach dieser zu einer Löschung ansteht und nach einer Löschung zu einer anderen Adressumsetzung bereitsteht, wobei nach jeder, insbesondere abnutzungsoptimierenden Adressumsetzung in eine alternative Speicherblockadresse (ABA) diese zusammen mit der jeweils zugehörigen Sektoradresse zugeordnet zu der logischen Blockadresse (LBA) in einem Merkspeicher (MS) gespeichert wird und bei jeder Adressumsetzung in Verbindung mit einem Sektorschreibbefehl, die auf einen beschriebenen Sektor führt, der Merkspeicherinhalt daraufhin geprüft wird, ob die gleiche Blockadresse dort vorliegt und dann, wenn dies nicht der Fall ist, die Inhalte der Sektoren des betreffenden Speicherblocks (SB) in die noch unbeschriebenen Sektoren des gemäß dem Merkspeicherinhalt zugeordneten Speicherblocks (ABA) geschrieben werden und dann die Speicherblockadresse (SBA) des kopierten Speicherblocks in eine Adressliste von zu löschenden Speicherblöcken eingetragen wird und/oder der Block als zu löschen gekennzeichnet wird und danach dem noch anstehenden Sektorschreibbefehl eine Speicherblockadresse (ABA) eines gelöschten, unbeschriebenen Speicherblocks zugeordnet und in den Merkspeicher eingetragen wird und mit dieser Speicherblockadresse (ABA) der Schreibbefehl im entsprechenden Sektor ausgeführt wird, dadurch gekennzeichnet, dass die zu den logischen Sektoren gehörenden realen Sektoren in den Speicherchips auf die Weise angeordnet sind, dass aufeinander folgende reale Sektornummern in unterschiedlichen Speicherchips liegen und somit beim Schreiben aufeinander folgender logischer Sektoren diese überlappend parallel in die Speicherchips geschrieben und dass jeweils so viele Speicherblöcke (SBx) und Ausweichblöcke (ABx) im Merkspeicher (MS) als Kombination verzeichnet sind, wie parallel geschrieben werden sollen.
  2. Verfahren nach dem Oberbegriff von Anspruch 1, dadurch gekennzeichnet, dass für eine neue Adressumsetzung im Merkspeicher (MS) derjenige dort verzeichnete Block (SB) freigemacht wird, bei dem die Sektormaske (SM) die wenigsten veränderten Sektoren angibt.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass der Block mit den wenigsten veränderten Sektoren gefunden wird, indem • im Merkspeicher (MS) die Sektormasken (SM) nacheinander darauf geprüft werden, wie viele „0" sie enthalten, und • der jeweils gefundene Wert mit einer Variablen verglichen wird, in der das Ergebnis der vorangegangenen Prüfung gespeichert ist, und • wenn der Vergleich einen niedrigeren Wert ergibt, dieser neue Wert gespeichert und mit der Nummer der Sektormaske (SM) und dem dazugehörigen Speicherblock (SB) verknüpft wird, und • nach der Prüfung aller Sektormasken (SM) der mit der Variablen verknüpfte Speicherblock (SB) freigemacht wird.
DE2002156509 2002-06-19 2002-12-04 Verfahren zum Adressieren von blockweise löschbaren Speichern Expired - Fee Related DE10256509B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE2002156509 DE10256509B4 (de) 2002-06-19 2002-12-04 Verfahren zum Adressieren von blockweise löschbaren Speichern
PCT/EP2003/006354 WO2004001604A1 (de) 2002-06-19 2003-06-17 Verfahren zum adressieren von blockweise löschbaren speichern
AU2003278231A AU2003278231A1 (en) 2002-06-19 2003-06-17 Method for addressing memories that can be deleted in blocks

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2002127256 DE10227256C1 (de) 2002-06-19 2002-06-19 Verfahren zum Adressieren von blockweise löschbaren Speichern
DE2002156509 DE10256509B4 (de) 2002-06-19 2002-12-04 Verfahren zum Adressieren von blockweise löschbaren Speichern

Publications (2)

Publication Number Publication Date
DE10256509A1 DE10256509A1 (de) 2004-07-08
DE10256509B4 true DE10256509B4 (de) 2008-06-12

Family

ID=30001458

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002156509 Expired - Fee Related DE10256509B4 (de) 2002-06-19 2002-12-04 Verfahren zum Adressieren von blockweise löschbaren Speichern

Country Status (3)

Country Link
AU (1) AU2003278231A1 (de)
DE (1) DE10256509B4 (de)
WO (1) WO2004001604A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014104717A1 (de) 2014-04-03 2015-10-08 Hyperstone Gmbh Verfahren zur Datenerneuerung für eine Erhöhung der Zuverlässigkeit von Flashspeichern

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100442246C (zh) * 2004-08-26 2008-12-10 旺玖科技股份有限公司 非易失性存储器的数据更新方法
EP3528128B1 (de) 2017-10-25 2021-12-08 Huawei Technologies Co., Ltd. Zweifach aktives speichersystem und verfahren zur adressenzuweisung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930193A (en) * 1994-06-29 1999-07-27 Hitachi, Ltd. Memory system using a flash memory and method of controlling the memory system
WO2000014641A1 (de) * 1998-09-04 2000-03-16 Mueller Otto Zugriffssteuerung eines speichers beschränkter löschhäufigkeit
US6145051A (en) * 1995-07-31 2000-11-07 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930815A (en) * 1995-07-31 1999-07-27 Lexar Media, Inc. Moving sequential sectors within a block of information in a flash memory mass storage architecture
GB9903490D0 (en) * 1999-02-17 1999-04-07 Memory Corp Plc Memory system
ATE340405T1 (de) * 1999-04-01 2006-10-15 Lexar Media Inc Raumverwaltung in einem nichtflüchtigen speicher mit hoher kapazität
US6141249A (en) * 1999-04-01 2000-10-31 Lexar Media, Inc. Organization of blocks within a nonvolatile memory unit to effectively decrease sector write operation time

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930193A (en) * 1994-06-29 1999-07-27 Hitachi, Ltd. Memory system using a flash memory and method of controlling the memory system
US6145051A (en) * 1995-07-31 2000-11-07 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
WO2000014641A1 (de) * 1998-09-04 2000-03-16 Mueller Otto Zugriffssteuerung eines speichers beschränkter löschhäufigkeit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014104717A1 (de) 2014-04-03 2015-10-08 Hyperstone Gmbh Verfahren zur Datenerneuerung für eine Erhöhung der Zuverlässigkeit von Flashspeichern
DE102014104717B4 (de) 2014-04-03 2019-08-01 Hyperstone Gmbh Verfahren und Vorrichtung zur Datenerneuerung für eine Erhöhung der Zuverlässigkeit von Flashspeichern

Also Published As

Publication number Publication date
WO2004001604A1 (de) 2003-12-31
DE10256509A1 (de) 2004-07-08
AU2003278231A1 (en) 2004-01-06

Similar Documents

Publication Publication Date Title
DE60316171T2 (de) Automatischer abnutzungsausgleich in einem nicht-flüchtigen speichersystem
DE69526751T2 (de) Multiprozessorsystem zur lokalen Verwaltung von Adressenübersetzungstabellen
DE3011552C2 (de)
DE60019903T2 (de) Speichersystem
DE60030872T2 (de) Verfahren und anordnung um atomische aktualisierungen durchzuführen durch verwendung eines logischen flaschspeichergerätes
DE112017005868T5 (de) Verwaltung von e/a-abläufen für datenobjekte in einem speichersystem
DE2517302C2 (de) Mehrprogramm-Datenverarbeitungsgerät
DE2637054B2 (de)
WO2006072549A1 (de) Verfahren zur umsetzung von logischen in reale blockadressen in flashspeichern
DE2310631B2 (de) Speicherhierarchie fur ein Datenverarbeitungssystem
DE10256509B4 (de) Verfahren zum Adressieren von blockweise löschbaren Speichern
EP0151789B1 (de) Speicherungsverfahren für eine in Fernmeldeanlagen, insbesondere Fernsprechvermittlungsanlagen eingesetzte Speichereinrichtung
DE10227255B4 (de) Verfahren zur Wiederherstellung von Verwaltungsdatensätzen eines blockweise löschbaren Speichers
DE60300360T2 (de) Informationsspeichervorrichtung
DE10120615B4 (de) Dynamische Speicherverwaltung für Objekte unterschiedlicher Größe
DE10252059B3 (de) Verfahren zum Betreiben einer Speicheranordnung
DE10227256C1 (de) Verfahren zum Adressieren von blockweise löschbaren Speichern
DE112017008201B4 (de) Informationsverarbeitungsvorrichtung, Informationsverarbeitungsverfahren und Informationsverarbeitungsprogramm
DE2750126A1 (de) Datenverarbeitungssystem mit einem zwischenpufferspeicher
EP0035787B1 (de) Hybrid-Assoziativspeicher und dessen Anwendungen, insbesondere zum Sortieren von gespeicherten Daten
EP0142065B1 (de) Schaltverfahren für Datenspeicher insbesondere in einer Fernsprechvermittlungsanlage
DE2254884A1 (de) Verfahren zum betrieb einer datenverarbeitungsanlage
EP0433489A1 (de) Verfahren zur Bereinigung eines Speichers von Objekten, auf die während eines Programmlaufs nicht mehr zugegriffen werden kann
DE2601379A1 (de) Schaltungsanordnung zum umwandeln virtueller adressen in reelle adressen
DE69033052T2 (de) Speicherverwaltung in einer Mehrprozessoranordnung

Legal Events

Date Code Title Description
AF Is addition to no.

Ref document number: 10227256

Country of ref document: DE

Kind code of ref document: P

AF Is addition to no.

Ref document number: 10227256

Country of ref document: DE

Kind code of ref document: P

OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: HYPERSTONE GMBH, 78467 KONSTANZ, DE

AF Is addition to no.

Ref document number: 10227256

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: WALLINGER RICKER SCHLOTTER TOSTMANN PATENT- UN, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee