DE10249633B4 - Source-down power transistor and method of making the same - Google Patents

Source-down power transistor and method of making the same Download PDF

Info

Publication number
DE10249633B4
DE10249633B4 DE2002149633 DE10249633A DE10249633B4 DE 10249633 B4 DE10249633 B4 DE 10249633B4 DE 2002149633 DE2002149633 DE 2002149633 DE 10249633 A DE10249633 A DE 10249633A DE 10249633 B4 DE10249633 B4 DE 10249633B4
Authority
DE
Germany
Prior art keywords
source
trench
drain
power transistor
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2002149633
Other languages
German (de)
Other versions
DE10249633A1 (en
Inventor
Jenö Dr. Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2002149633 priority Critical patent/DE10249633B4/en
Publication of DE10249633A1 publication Critical patent/DE10249633A1/en
Application granted granted Critical
Publication of DE10249633B4 publication Critical patent/DE10249633B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode

Abstract

Source-Down-Leistungstransistor mit
– einem zwei einander gegenüberliegende Oberflächen aufweisenden Halbleiterkörper (1) aus einem hochdotierten Halbleitersubstrat (2) des einen Leitungstyps und mindestens einer darauf vorgesehenen Halbleiterschicht (3) ebenfalls des einen Leitungstyps,
– einem mit einem ersten leitenden Material (12) gefüllten Source-Trench (4) in der Halbleiterschicht (3), der wenigstens teilweise von einer ersten Halbleiterzone (6) des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps umgeben ist,
– einer elektrisch leitenden Verbindung des ersten leitenden Materials (12) mit dem mit einer Source-Elektrode (S) versehenen Halbleitersubstrat (2), und
– einem Gate-Trench (10), der wenigstens teilweise mit einer Isolierschicht (11) ausgekleidet ist und im übrigen mit einem zweiten leitenden Material (14) gefüllt ist, das mit einer Gateelektrode (G) in elektrisch leitender Verbindung steht,
dadurch gekennzeichnet,
– dass ein mit einem dritten leitenden Material (13) gefüllter Drain-Trench (5) in der Halbleiterschicht (3) vorgesehen ist, der wenigstens teilweise von einer zweiten Halbleiterzone...Source-down power transistor with
A semiconductor body (1) having two opposing surfaces of a highly doped semiconductor substrate (2) of the one conductivity type and at least one semiconductor layer (3) also provided thereon of the one conductivity type,
A source trench (4) in the semiconductor layer (3) filled with a first conductive material (12), which is at least partially surrounded by a first semiconductor zone (6) of the other line type of opposite conductivity type,
- An electrically conductive connection of the first conductive material (12) with the source electrode (S) provided with the semiconductor substrate (2), and
A gate trench (10) which is at least partially lined with an insulating layer (11) and otherwise filled with a second conductive material (14) in electrically conductive connection with a gate electrode (G),
characterized,
In that a drain trench (5) filled with a third conductive material (13) is provided in the semiconductor layer (3) which is at least partially surrounded by a second semiconductor zone (3).

Figure 00000001
Figure 00000001

Description

Die vorliegende Erfindung betrifft einen Source-Down-Lei stungstransistor mit

  • – einem zwei einander gegenüberliegende Oberflächen aufweisenden Halbleiterkörper aus einem hoch dotierten Halbleitersubstrat des einen Leitungstyp und mindestens einer darauf vorgesehenen Halbleiterschicht ebenfalls des einen Leitungstyps,
  • – einem mit einem ersten leitenden Material gefüllten Source-Trench in der Halbleiterschicht, der wenigstens teilweise von einer ersten Halbleiterzone des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps umgeben ist,
  • – einer elektrisch leitenden Verbindung des ersten leitenden Materials mit dem mit einer Source-Elektrode versehenen Halbleitersubstrat, und
  • – einem Gate-Trench, der wenigstens teilweise mit einer Isolierschicht ausgekleidet ist und im übrigen mit einem zweiten leitenden Material gefüllt ist, das mit einer Gateelektrode in elektrisch leitender Verbindung steht.
The present invention relates to a source-down Lei stungstransistor with
  • A semiconductor body having two opposing surfaces of a highly doped semiconductor substrate of the one conductivity type and at least one semiconductor layer also provided thereon of the one conductivity type,
  • A source trench in the semiconductor layer filled with a first conductive material and at least partially surrounded by a first semiconductor zone of the other conductive type of the opposite conductivity type,
  • An electrically conductive connection of the first conductive material to the source electrode provided with the semiconductor substrate, and
  • A gate trench which is at least partially lined with an insulating layer and otherwise filled with a second conductive material in electrically conductive communication with a gate electrode.

Außerdem bezieht sich die vorliegende Erfindung auf ein Verfahren zum Herstellen eines solchen Source-Down-Leistungstransistors.In addition, refers the present invention relates to a method of manufacturing such a source-down power transistor.

Zur besseren Ausnutzung der Chipfläche ist der so genannte "Nageltransistor" vorgeschlagen worden. Bei einem solchen "Nageltransistor" handelt es sich um einen in einen Halblei terkörper aus beispielsweise Silizium eingelassenen MOSFET, bei dem ein Kanal zwischen Sourcezone und Drainzone so geführt ist, dass sich die Kanalbreite nach "unten" in den Halbleiterkörper hinein und die Kanallänge parallel zur Oberfläche des Halbleiterkörpers erstrecken.to better utilization of the chip area the so-called "nail transistor" has been proposed. Such a "nail transistor" is around a terbörper in a semicon from, for example, silicon embedded MOSFET, in which a channel between source zone and drain zone is guided so that the channel width after "down" into the semiconductor body and the channel length parallel to the surface of the semiconductor body extend.

Im einzelnen ist ein solcher als "Nageltransistor" ausgebildeter Source-Down-Leistungstransistor beispielsweise in der DE 199 23 522 A1 beschrieben. Dieser bekannte Source-Down-Leistungstransistor besteht aus einem zwei einander gegenüberliegende Oberflächen aufweisenden Halbleiterkörper aus einem Halbleitersubstrat des einen Leitungstyps und mindestens einer darauf vorgesehenen Halbleiterschicht des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps. Im Bereich zwischen der dem Halbleitersubstrat gegenüberliegenden einen Oberfläche des Halbleiterkörpers ist bei diesem Source-Down-Leistungstransistor bis zu dem Halbleitersubstrat ein erstes hochdotiertes Gebiet des einen Leitungstyps vorgesehen, das zusammen mit dem Halbleitersubstrat eine Sourcezone bildet. Von der einen Oberfläche aus ist in der mindestens einen Halbleiterschicht im Abstand vom ersten Gebiet ein zweites hochdotiertes Gebiet des anderen Leitungstyps angeordnet, das eine Drainzone bildet, die im Abstand vom Halbleitersubstrat endet. Im Bereich zwischen den beiden Gebieten sind schmale, mit ihrer Längsrichtung sich zwischen den beiden Gebieten erstreckende Trenches gelegen, die mit einer Isolierschicht ausgekleidet und mit einem leitenden Material, das eine Gateelektrode bildet, gefüllt sind. Schließlich ist auf der die andere Oberfläche des Halbleiterkörpers bildenden Seite des Halbleitersubstrats eine Sourceelektrode vorgesehen.Specifically, such as a "nail transistor" formed source-down power transistor, for example, in the DE 199 23 522 A1 described. This known source-down power transistor consists of a two opposing surfaces semiconductor body of a semiconductor substrate of the one conductivity type and at least one semiconductor layer provided thereon of the other, a conductivity type opposite conductivity type. In the region between the surface of the semiconductor body opposite the semiconductor substrate, in this source-down power transistor up to the semiconductor substrate a first heavily doped region of the one conductivity type is provided, which forms a source zone together with the semiconductor substrate. From the one surface, in the at least one semiconductor layer at a distance from the first region, a second highly doped region of the other conductivity type is arranged, which forms a drain zone which terminates at a distance from the semiconductor substrate. In the region between the two areas, there are narrow trenches extending with their longitudinal direction between the two areas, which are lined with an insulating layer and filled with a conductive material which forms a gate electrode. Finally, a source electrode is provided on the side of the semiconductor substrate forming the other surface of the semiconductor body.

Die Herstellung dieses Source-Down-Leistungstransistors erfolgt über die so genannte "Aufbautechnik", bei der verschiedene epitaktische Schichten nacheinander auf einem Halbleitersubstrat abgeschieden und jeweils mit den gewünschten Dotierungen durch beispielsweise Implantation versehen werden.The Production of this source-down power transistor takes place via the so-called "construction technique" in which different epitaxial layers are sequentially deposited on a semiconductor substrate and each with the desired dopants be provided by, for example, implantation.

Ein Source-Down-Leistungstransistor ist für viele Anwendungen von großem Vorteil, was insbesondere die Kühlung über die Sourceelektrode anbelangt. Diese kann beispielsweise ohne weiteres auf einer auf 0 V Potential liegenden Kühlfahne angebracht werden. Zu denken ist hier etwa an einen Karosserieanschluss in einem Kraftfahrzeug. Gerade in einem solchen Fall ist bei einem Source-Down-Leistungstransistor keine die Wärmeleitung reduzierende elektrische Isolation zu der Kühlfahne notwendig.One Source-down power transistor is a great advantage for many applications, what in particular the cooling over the As regards the source electrode. This can, for example, without further ado be mounted on a cooling vane lying at 0 V potential. To think about this is about a body connection in a motor vehicle. Especially in such a case is at a source-down power transistor no heat conduction reducing electrical insulation to the cooling flag necessary.

Wie bereits erwähnt wurde, wird der in der DE 199 23 522 A1 beschriebene Source-Down-Leistungstransistor wird mittels der Aufbautechnik hergestellt, welche aber infolge der zahlreichen Epitaxie- und Dotierungsschritte aufwändig ist.As already mentioned, in the DE 199 23 522 A1 described source-down power transistor is produced by means of the construction technique, but which is complicated due to the numerous epitaxial and doping steps.

Schließlich ist noch ein Source-Down-Leistungstransistor der eingangs genannten Art aus der EP 883 386 A1 bekannt. Dieser Leistungstransistor hat einen mit einem ersten leitenden Material gefüllten ersten Trench, welcher wenigstens teilweise von einer ersten Halbleiterzone umgeben ist, wobei das erste leitende Material in elektrisch leitender Verbindung mit dem mit einer Sourceelektrode versehenen Halbleitersubstrat steht. Außerdem ist ein in einer Halbleiterschicht im Bereich zwischen dem ersten Trench und einem Drainanschluss gelegener und teilweise an den ersten Trench und einen Drainbereich angrenzender, wenigstens teilweise mit einer Isolierschicht ausgekleideter und im übrigen mit einem weiteren leitenden Material gefüllter Trench vorhanden, wobei das weitere leitende Material in elektrisch leitender Verbindung mit einer Gateelektrode steht.Finally, there is a source-down power transistor of the type mentioned in the EP 883 386 A1 known. This power transistor has a first trench filled with a first conductive material which is at least partially surrounded by a first semiconductor zone, the first conductive material being in electrically conductive connection with the source substrate provided with the semiconductor substrate. In addition, a trench located in a semiconductor layer in the region between the first trench and a drain connection and partially adjacent to the first trench and a drain region, at least partially lined with an insulating layer and otherwise filled with another conductive material, wherein the further conductive material is in electrically conductive connection with a gate electrode.

Es ist Aufgabe der vorliegenden Erfindung, einen Source-Down-Leistungstransistor anzugeben, der auf einfache Weise her stellbar ist; außerdem soll ein Verfahren zum Herstellen eines solchen Leistungstransistors geschaffen werden.It It is an object of the present invention to provide a source-down power transistor specify that is easily adjustable forth; In addition, a should A method for producing such a power transistor created become.

Diese Aufgabe wird bei einem Source-Down-Leistungstransistor der eingangs genannten Art erfindungsgemäß dadurch gelöst,

  • – dass ein mit einem dritten leitenden Material gefüllter Drain-Trench in der Halbleiterschicht vorgesehen ist, der wenigstens teilweise von einer zweiten Halbleiterzone des anderen Leitungstyps umgeben ist, und
  • – dass der Gate-Trench im Bereich zwischen dem Source-Trench und dem Drain-Trench teilweise an die zweite Halbleiterzone angrenzt.
This task is done at a sour ce-down power transistor of the type mentioned in the present invention achieved by
  • That a drain trench filled with a third conductive material is provided in the semiconductor layer which is at least partially surrounded by a second semiconductor zone of the other conductivity type, and
  • - That the gate trench in the region between the source trench and the drain trench partially adjacent to the second semiconductor zone.

Bei dem erfindungsgemäßen Source-Down-Leistungstransistor ist also beispielsweise auf einem p+-leitenden Halbleitersubstrat aus Silizium eine p-dotierte epitaktische Schicht aus beispielsweise ebenfalls Silizium aufgetragen. Anstelle von Silizium kann auch ein anderes geeignetes Halbleitermaterial, wie beispielsweise Siliziumcarbid, Verbindungshalbleiter und so weiter gewählt werden. Die Dicke der epitaktischen Schicht kann zwischen etwa 10 μm und 100 μm liegen. Andere Schichtdicken sind aber ebenfalls möglich. In diese epitaktische Schicht werden Trenches vorzugsweise durch Ätzen eingebracht. Dabei dient der eine Trench für Source und der andere Trench für Drain. Der Source-Trench wird mit einer größeren Öffnungsbreite versehen, damit er am Ende der Ätzung tiefer in den aus dem Siliziumsubstrat und der epitaktischen Siliziumschicht bestehenden Halbleiterkörper eingebracht ist. Dabei reicht der Source-Trench bis zu dem p+-dotierten Siliziumsubstrat.In the case of the source-down power transistor according to the invention, therefore, a p-doped epitaxial layer of, for example, silicon is also applied to a p + -type semiconductor substrate made of silicon. Instead of silicon, another suitable semiconductor material, such as, for example, silicon carbide, compound semiconductors, and so on, can also be selected. The thickness of the epitaxial layer may be between about 10 microns and 100 microns. Other layer thicknesses are also possible. In this epitaxial layer, trenches are preferably introduced by etching. One trench serves as source and the other trench serves as drain. The source trench is provided with a larger opening width, so that it is introduced at the end of the etching deeper into the consisting of the silicon substrate and the epitaxial silicon layer semiconductor body. In this case, the source trench extends to the p + -doped silicon substrate.

Nach Diffusion oder Aufwachsen einer n-dotierten Sourcezone in bzw. an der Seitenwand des Source-Trenches und einer ebenfalls n-dotierten Drainzone in bzw. an der Seitenwand des Drain-Trenches werden die Trenche bevorzugt vertieft und am Boden bzw. im unteren Bereich der jeweiligen Seitenwände mit einer Metall- oder Silizidschicht belegt. Diese Schicht ergibt im Source-Trench einen ohmschen Anschluss zum p+-dotierten Siliziumsubstrat und im Drain-Trench einen niederohmigen Anschluss zur Drainzone.After diffusion or growth of an n-doped source zone in or on the side wall of the source trench and a likewise n-doped drain zone in or on the side wall of the drain trench, the trenches are preferably recessed and at the bottom or in the lower region of respective side walls are covered with a metal or silicide layer. In the source trench, this layer results in an ohmic connection to the p + -doped silicon substrate and in the drain trench a low-resistance connection to the drain zone.

In vorteilhafter Weise werden anschließend der Source-Trench und der Drain-Trench mit n+-dotiertem polykristallinem Silizium gefüllt. Es sind aber auch andere Füllungen möglich, sofern diese eine gute elektrische Leitfähigkeit haben.Advantageously, the source trench and the drain trench are then filled with n + -doped polycrystalline silicon. But there are also other fillings possible, provided that they have a good electrical conductivity.

Danach wird zwischen dem Source-Trench und dem Drain-Trench ein die Gateelektrode aufnehmender Gate-Trench in die Siliziumschicht eingebracht, mit einer Isolierschicht, beispielsweise einer Siliziumdioxidschicht als Gateoxid ausgekleidet und mit einem leitenden Material, vorzugsweise n+-dotiertem polykristallinem Silizium gefüllt.Thereafter, a gate electrode receiving the gate trench introduced between the source trench and the drain trench in the silicon layer, and lined with an insulating layer, for example a silicon dioxide layer as a gate oxide n + doped polycrystalline silicon filled with a conductive material, preferably.

Damit entsteht ein "Nageltransistor" in einer Source-Down-Konfiguration, mit einem Seitenwand-Kanal, der am Rand des Gate-Trenches verläuft. Die Metallisierung für die Drainelektrode kann auf der Oberseite der Siliziumschicht ganzflächig aufgebracht werden. Die Sourceelektrode befindet sich auf der Unterseite des Siliziumsubstrates und kann ohne weiteres mit einer Kühlfahne verbunden und damit auf 0 V Potential gelegt werden.In order to creates a "nail transistor" in a source-down configuration, with a sidewall channel that runs along the edge of the gate trench. The Metallization for the drain electrode can be applied over the entire area on the upper side of the silicon layer become. The source electrode is located on the bottom of the Silicon substrate and can easily with a cooling flag connected and thus be set to 0 V potential.

Für die Herstellung des erfindungsgemäßen Source/Down-Leistungstransistors ist wesentlich, dass für Source und Drain Trenche in den Halbleiterkörper eingebracht werden, wobei die Tiefe des Source-Trenches größer ist als die Tiefe des Drain-Trenches, so dass der Source-Trench bis zum hochdotierten Halbleitersubstrat reicht, das als Source dient. Auch für die Gateelektrode wird anschließend ein Trench in den Bereich zwischen dem Source-Drain und dem Drain-Trench in den Halbleiterkörper vorgetrieben und in üblicher Weise mit einer Isolierschicht als Gateoxid sowie einem leitenden Material, insbesondere polykristallinem Silizium, gefüllt. Die elektrische Verbindung zwischen den Füllungen der Trenche, insbesondere polykristallinem Silizium, und dem Halbleitersubstrat für den Source-Trench und der Drainzone für den Drain-Trench erfolgt über eine Metall- oder Silizidschicht am Boden bzw. im unteren Bereich des jeweiligen Trenches.For the production the source / down power transistor according to the invention is essential for that Source and drain trenches are introduced into the semiconductor body, wherein the depth of the source trench is greater as the depth of the drain trench, such that the source trench reaches the highly doped semiconductor substrate enough that serves as a source. Also for the gate electrode is then a Trench in the region between the source drain and the drain trench in the semiconductor body propelled and in usual Way with an insulating layer as a gate oxide and a conductive Material, in particular polycrystalline silicon, filled. The electrical connection between the fillings of the trenches, in particular polycrystalline silicon, and the semiconductor substrate for the source trench and the drain zone for the drain trench takes place via a Metal or silicide layer at the bottom or in the lower part of the respective trenches.

Das vorzugsweise aus Silizium bestehende Halbleitersubstrat ist zweckmäßigerweise p+-dotiert. Damit ergeben sich dann eine n-dotierte Sourcezone und eine n-dotierte Drainzone mit einem n-leitenden Kanal am Rand des Gate-Trenches in der p-dotierten epitaktischen Siliziumschicht. Selbstverständlich sind aber auch jeweils entgegengesetzte Leitungstypen möglich. Damit entsteht dann ein p-Kanal-MOSFET in "Nagelstruktur".The preferably made of silicon semiconductor substrate is expediently p + doped. This then results in an n-doped source zone and an n-doped drain zone with an n-conducting channel at the edge of the gate trench in the p-doped epitaxial silicon layer. Of course, but also opposite types of lines are possible. This then creates a p-channel MOSFET in "nail structure".

Die Trenche selbst können jeweils rund, oval, länglich gestreckt, quadratisch, polygonal usw. gestaltet sein. Wesentlich ist lediglich, dass der Gate-Trench im Bereich zwischen dem Source-Trench und dem Drain-Trench gelegen ist.The Trenche can do it yourself each round, oval, oblong be stretched, square, polygonal, etc. designed. Essential is only that the gate trench in the region between the source trench and the drain trench.

Nachfolgend wird die Erfindung anhand der Zeichnung näher erläutert, in deren einziger Figur eine Schnittdarstellung durch den erfindungsgemäßen Source-Down-Leistungstransistor gezeigt ist.following The invention will be explained in more detail with reference to the drawing, in whose only figure a Sectional view through the source-down power transistor according to the invention is shown.

Ein Halbleiterkörper 1 aus einem p+-dotierten Siliziumsubstrat 2 und einer darauf aufgebrachten p-dotierten epitaktischen Schicht 3 wird mit einem Source-Trench 4 und einem Drain-Trench 5 versehen, wobei der Source-Trench 4 eine größere Weite als der Drain-Trench 5 hat. Die Trenche 4, 5 werden durch Ätzen in den Halbleiterkörper 1 eingebracht. Dabei reicht der die größere Weite besitzende Source-Trench 4 bis zum p+-dotierten Siliziumsubstrat 2. Anschließend werden in den Wänden der Trenche 4, 5 durch Diffusion oder Aufwachsen, vorzugsweise jedoch durch Diffusion, eine n-dotierte Sourcezone 6 und eine n-dotierte Drainzone 7 gebildet.A semiconductor body 1 from a p + -doped silicon substrate 2 and a p-type epitaxial layer deposited thereon 3 comes with a source trench 4 and a drain trench 5 provided, wherein the source trench 4 a larger width than the drain trench 5 Has. The Trenche 4 . 5 be by etching into the semiconductor body 1 brought in. It reaches the larger width possessing source trench 4 to the p + -doped silicon substrate 2 , Subsequently, in the walls of the Trenche 4 . 5 by diffusion or growth, preferably each but by diffusion, an n-doped source zone 6 and an n-doped drain zone 7 educated.

Für die Dotierung der Zonen 6, 7 kann beispielsweise Phosphor verwendet werden. Als p-Dotierstoff ist beispielsweise Bor geeignet.For the doping of the zones 6 . 7 For example, phosphorus can be used. For example, boron is suitable as a p-type dopant.

Nach Bildung der Zonen 6, 7 können die Trenche noch geringfügig vertieft und in ihrem Bodenbereich mit einer Metall- oder Silizidschicht 8, 9 versehen werden. Ein geeignetes Metall für diese Schichten ist beispielsweise Aluminium, Molybdän, usw.After formation of the zones 6 . 7 The trenches can still be slightly recessed and in their bottom area with a metal or silicide layer 8th . 9 be provided. A suitable metal for these layers is, for example, aluminum, molybdenum, etc.

Die Trenche 4, 5 werden anschließend mit n+-dotiertem polykristallinem Silizium 12 bzw. 13 gefüllt. Anstelle von polykristallinem Silizium kann gegebenenfalls auch ein anderes geeignetes leitendes Material, wie Metall, verwendet werden.The Trenche 4 . 5 are subsequently doped with n + -doped polycrystalline silicon 12 respectively. 13 filled. Optionally, another suitable conductive material, such as metal, may be used instead of polycrystalline silicon.

In dem Bereich zwischen den Trenchen 4, 5 wird sodann ein Gate-Trench 10 in die Siliziumschicht 3 eingebracht und an seiner Wand bzw. seinem Boden mit einer Isolierschicht 11 als Gateoxid aus beispielsweise Siliziumdioxid belegt. Der Trench 10 reicht dabei bis in den Bereich der Zonen 6, 7, so dass er diese wenigstens berührt. Auch der Trench 10 wird mit n+-dotiertem polykristallinem Silizium 14 wie die Trenche 4, 5 gefüllt.In the area between the trenches 4 . 5 then becomes a gate trench 10 in the silicon layer 3 introduced and on its wall or its bottom with an insulating layer 11 as a gate oxide of example, silicon dioxide occupied. The trench 10 extends into the area of the zones 6 . 7 so he touches them at least. Also the trench 10 becomes with n + -doped polycrystalline silicon 14 like the Trenche 4 . 5 filled.

Auf der Oberfläche der Siliziumschicht 3 befinden sich noch eine Isolierschicht 15 aus Siliziumdioxid und/oder Siliziumnitrid, eine Gate-Metallisierung G aus polykristallinem Silizium, eine weitere Isolierschicht 16 aus ebenfalls Siliziumdioxid und/oder Siliziumnitrid und eine Drain-Metallisierung D aus beispielsweise Aluminium. Ein Bereich 17 der Isolierschicht 16 kann dabei auch ein "Spacer" sein.On the surface of the silicon layer 3 are still an insulating layer 15 of silicon dioxide and / or silicon nitride, a gate metallization G of polycrystalline silicon, a further insulating layer 16 also silicon dioxide and / or silicon nitride and a drain metallization D of, for example, aluminum. An area 17 the insulating layer 16 can also be a "spacer".

Die Rückseite des p+-dotierten Siliziumsubstrates 2 ist noch mit einer Sourcemetallisierung S versehen, welche vorzugsweise auf 0 V liegt und an einer Kühlfahne angebracht sein kann.The back side of the p + -doped silicon substrate 2 is still provided with a Sorcemetallisierung S, which is preferably 0 V and can be attached to a cooling lug.

11
HalbleiterkörperSemiconductor body
22
Substratsubstratum
33
epitaktische Schichtepitaxial layer
44
Source-TrenchSource trench
55
Drain-TrenchDrain trench
66
Sourcezonesource zone
77
Drainzonedrain region
88th
leitende Verbindungsenior connection
99
leitende Verbindungsenior connection
1010
Gate-TrenchGate trench
1111
Isolierschichtinsulating
1212
leitendes Material in Source-Trenchconducting Material in source trench
1313
leitendes Material in Drain-Trenchconducting Material in drain trench
1414
leitendes Material in Gate-Trenchconducting Material in gate trench
1515
Isolierschichtinsulating
1616
Isolierschichtinsulating
1717
Spacerspacer
DD
Drainelektrodedrain
GG
Gateelektrodegate electrode
SS
Sourceelektrodesource electrode

Claims (11)

Source-Down-Leistungstransistor mit – einem zwei einander gegenüberliegende Oberflächen aufweisenden Halbleiterkörper (1) aus einem hochdotierten Halbleitersubstrat (2) des einen Leitungstyps und mindestens einer darauf vorgesehenen Halbleiterschicht (3) ebenfalls des einen Leitungstyps, – einem mit einem ersten leitenden Material (12) gefüllten Source-Trench (4) in der Halbleiterschicht (3), der wenigstens teilweise von einer ersten Halbleiterzone (6) des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps umgeben ist, – einer elektrisch leitenden Verbindung des ersten leitenden Materials (12) mit dem mit einer Source-Elektrode (S) versehenen Halbleitersubstrat (2), und – einem Gate-Trench (10), der wenigstens teilweise mit einer Isolierschicht (11) ausgekleidet ist und im übrigen mit einem zweiten leitenden Material (14) gefüllt ist, das mit einer Gateelektrode (G) in elektrisch leitender Verbindung steht, dadurch gekennzeichnet, – dass ein mit einem dritten leitenden Material (13) gefüllter Drain-Trench (5) in der Halbleiterschicht (3) vorgesehen ist, der wenigstens teilweise von einer zweiten Halbleiterzone (7) des anderen Leitungstyps umgeben ist, und – dass der Gate-Trench (10) im Bereich zwischen dem Source-Trench (4) und dem Drain-Trench (5) teilweise an die zweite Halbleiterzone (7) angrenzt.Source-down power transistor having - a two opposing surfaces having semiconductor body ( 1 ) from a heavily doped semiconductor substrate ( 2 ) of the one conductivity type and at least one semiconductor layer provided thereon ( 3 ) also of the one conductivity type, - one with a first conductive material ( 12 ) filled source trench ( 4 ) in the semiconductor layer ( 3 ), which at least partially from a first semiconductor zone ( 6 ) of the other, of a conductivity type opposite conductivity type is surrounded, - an electrically conductive connection of the first conductive material ( 12 ) with the semiconductor substrate provided with a source electrode (S) ( 2 ), and - a gate trench ( 10 ), which at least partially with an insulating layer ( 11 ) and otherwise with a second conductive material ( 14 ), which is in electrically conductive connection with a gate electrode (G), characterized in that - having a third conductive material ( 13 ) filled drain trench ( 5 ) in the semiconductor layer ( 3 ) provided at least partially by a second semiconductor zone ( 7 ) of the other conductivity type, and - that the gate trench ( 10 ) in the region between the source trench ( 4 ) and the drain trench ( 5 ) partially to the second semiconductor zone ( 7 ) adjoins. Source-Down-Leistungstransistor nach Anspruch 1, dadurch gekennzeichnet, dass die Tiefe des Source-Trench (4) größer ist als die Tiefe des Drain-Trench (5).Source-down power transistor according to claim 1, characterized in that the depth of the source trench ( 4 ) is greater than the depth of the drain trench ( 5 ). Source-Down-Leistungstransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass wenigstens ein Material aus dem ersten, zweiten und dritten leitenden Material (12, 13, 14) polykristallines Silizium ist.A source-down power transistor according to claim 1 or 2, characterized in that at least one of the first, second and third conductive material ( 12 . 13 . 14 ) is polycrystalline silicon. Source-Down-Leistungstransistor nach Anspruch 3, dadurch gekennzeichnet, dass das polykristalline Silizium (12, 13, 14) dotiert ist.Source-down power transistor according to claim 3, characterized in that the polycrystalline silicon ( 12 . 13 . 14 ) is doped. Source-Down-Leistungstransistor nach einem der Ansprüche 1 bis 4, gekennzeichnet durch eine leitende Schicht (8, 9) am Boden und/oder im unteren Bereich des Source-Trench (4) und/oder Drain-Trench (5).Source-down power transistor according to one of Claims 1 to 4, characterized by a conductive layer ( 8th . 9 ) at the bottom and / or at the bottom of the source trench ( 4 ) and / or drain trench ( 5 ). Source-Down-Leistungstransistor nach Anspruch 5, dadurch gekennzeichnet, dass die leitende Schicht (8, 9) aus Metall und/oder Silizid besteht.Source-down power transistor according to claim 5, characterized in that the conductive layer ( 8th . 9 ) consists of metal and / or silicide. Source-Down-Leistungstransistor nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Dicke der epitaktischen Schicht etwa 10 μm bis 100 μm beträgt.A source-down power transistor according to any one of claims 1 to 6, characterized in that the thickness of the epitaxial layer about 10 μm up 100 microns. Source-Down-Leistungstransistor nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Halbleitersubstrat (2) p+-dotiert ist.Source-down power transistor according to one of Claims 1 to 7, characterized in that the semiconductor substrate ( 2 ) p + doped. Verfahren zum Herstellen des Source-Down-Leistungstransistor nach einem der Ansprüche 1 bis 8, gekennzeichnet durch die folgenden Schritte: (a) Einbringen eines Source-Trenches (4) und eines Drain-Trenches (5) in einen Halbleiterkörper (1), (b) Einbringen einer Sourcezone (6) im Bereich um den Source-Trench (4) und einer Drainzone (7) im Bereich um den Drain-Trench (5), (c) Einbringen einer leitenden Füllung (12, 13) in den Source-Trench (4) und den Drain-Trench (5) und (d) Einbringen eines Gate-Trenches (10) im Bereich zwischen dem Source-Trench (4) und dem Drain-Trench (5), Auskleiden des Gate-Trenches (10) mit einer Isolierschicht (11) und Füllen des Gate-Trenches mit leitendem Material (14).Method for producing the source-down power transistor according to one of Claims 1 to 8, characterized by the following steps: (a) introduction of a source trench ( 4 ) and a drain trench ( 5 ) in a semiconductor body ( 1 ), (b) introduction of a source zone ( 6 ) in the region around the source trench ( 4 ) and a drain zone ( 7 ) in the area around the drain trench ( 5 ), (c) introducing a conductive filling ( 12 . 13 ) into the source trench ( 4 ) and the drain trench ( 5 ) and (d) introducing a gate trench ( 10 ) in the region between the source trench ( 4 ) and the drain trench ( 5 ), Lining the gate trench ( 10 ) with an insulating layer ( 11 ) and filling the gate trench with conductive material ( 14 ). Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass im Schritt (a) der Source-Trench (4) mit einer größeren Tiefe als der Gate-Trench (5) versehen wird.Method according to claim 9, characterized in that in step (a) the source trench ( 4 ) with a greater depth than the gate trench ( 5 ). Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass vor oder nach Erzeugung der Sourcezone (6) und/oder der Drainzone (7) im Bodenbereich des Source-Trench (4) und/oder des Drain-Trench (5) eine leitende Schicht (8 bzw. 9) angebracht wird.Method according to claim 9 or 10, characterized in that before or after generation of the source zone ( 6 ) and / or the drain zone ( 7 ) in the bottom region of the source trench ( 4 ) and / or the drain trench ( 5 ) a conductive layer ( 8th respectively. 9 ) is attached.
DE2002149633 2002-10-24 2002-10-24 Source-down power transistor and method of making the same Expired - Fee Related DE10249633B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2002149633 DE10249633B4 (en) 2002-10-24 2002-10-24 Source-down power transistor and method of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002149633 DE10249633B4 (en) 2002-10-24 2002-10-24 Source-down power transistor and method of making the same

Publications (2)

Publication Number Publication Date
DE10249633A1 DE10249633A1 (en) 2004-05-13
DE10249633B4 true DE10249633B4 (en) 2007-10-04

Family

ID=32102954

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002149633 Expired - Fee Related DE10249633B4 (en) 2002-10-24 2002-10-24 Source-down power transistor and method of making the same

Country Status (1)

Country Link
DE (1) DE10249633B4 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004045966B4 (en) 2004-09-22 2006-08-31 Infineon Technologies Austria Ag Vertical field effect transistor in source-down structure
DE102005013533B4 (en) * 2005-03-23 2010-04-29 Infineon Technologies Austria Ag Half-bridge / full-bridge circuit arrangement as well as suitable p-channel MOS field-effect transistor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0883386A1 (en) * 1996-09-16 1998-12-16 Paul Ferdinand Schouwenburg Voice prosthesis with biomedical sealing on the circumference
DE19923522A1 (en) * 1999-05-21 2000-11-30 Siemens Ag Power source down transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0883386A1 (en) * 1996-09-16 1998-12-16 Paul Ferdinand Schouwenburg Voice prosthesis with biomedical sealing on the circumference
DE19923522A1 (en) * 1999-05-21 2000-11-30 Siemens Ag Power source down transistor

Also Published As

Publication number Publication date
DE10249633A1 (en) 2004-05-13

Similar Documents

Publication Publication Date Title
DE102009016681B4 (en) A method of manufacturing a silicon carbide semiconductor device
DE102011082289B4 (en) Method of manufacturing a SiC semiconductor device
DE19539541B4 (en) Lateral trench MISFET and process for its preparation
DE102012204420B4 (en) Semiconductor device
DE102013007685B4 (en) SILICON CARBIDE SEMICONDUCTOR ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
DE19949364B4 (en) Semiconductor device with MOS-gate control and trench structure and method of manufacture
DE102005052731B4 (en) Silicon carbide semiconductor device and method of manufacturing the same
DE10220810B4 (en) Semiconductor device
DE102005038998B4 (en) Metal oxide semiconductor device with improved shielding structure and method of manufacture
DE102005041108B3 (en) Method for producing a trench transistor and trench transistor
DE60116612T2 (en) METHOD FOR PRODUCING A DMOS TRANSISTOR WITH A TRIANGLE GATE ELECTRODE
DE102009002813B4 (en) Method for producing a transistor device with a field plate
DE19535140A1 (en) Lateral MOSFET with high withstand voltage
DE112012000755T5 (en) Silicon carbide semiconductor device and method for manufacturing the same
DE102011087845A1 (en) LATERAL TRANSISTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
DE102006029701B4 (en) Semiconductor component and method for producing a semiconductor device
EP1181712B1 (en) Low-resistance vdmos semiconductor component
DE102018127797A1 (en) A SEMICONDUCTOR DEVICE CONTAINING A SILICON CARBIDE BODY AND PRODUCTION METHOD
DE102015103211B4 (en) METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE WITH FIRST AND SECOND FIELD ELECTRODE STRUCTURES
DE102014115321B4 (en) Semiconductor device and method for manufacturing a semiconductor device by means of an alignment layer
DE10255116A1 (en) LDMOS transistor
DE102006001922B3 (en) Lateral power transistor used as a MOSFET or an insulated gate bipolar transistor comprises a source zone, a drain zone, a drift zone and a body zone arranged in a semiconductor layer and an electrode layer
DE102022102392A1 (en) Semiconductor device and method of manufacturing a semiconductor device
DE3728849C2 (en) MIS (metal insulator semiconductor) semiconductor device and method of manufacturing the same
DE10239310B4 (en) Method for producing an electrically conductive connection between a first and a second buried semiconductor layer

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee