DE10245548A1

DE10245548A1 - Vorrichtung und Verfahren zum Steuern von Polierprozessen bei der Halbleiterherstellung

Info

Publication number: DE10245548A1
Application number: DE2002145548
Authority: DE
Inventors: Andreas Römer; Mark Hollatz; Peter Thieme
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2002-09-30
Filing date: 2002-09-30
Publication date: 2004-04-15

Abstract

Die Erfindung betrifft eine Vorrichtung zum Polieren, insbesondere chemisch-mechanischen Polieren von Halbleiterwafern (W1-W4) mit einer ersten und einer zweiten Halteeinrichtung (C1-C4) zur Aufnahme eines ersten und eines zweiten Halbleiterwafers (W1-W4), wobei der erste Halbleiterwafer (W1-W4) von der ersten Halteeinrichtung (C1-C4) und der zweite Halbleiterwafer (W1-W4) von der zweiten Halteeinrichtung (C1-C4) auf eine Polierfläche (P) eines Poliertellers (T) gedrückt und durch relative Bewegungen zur Polierfläche (P) poliert werden, und wobei eine Steuereinrichtung (R) zum individuellen Einstellen der Polierprozessparameter für den ersten und/oder den zweiten Halbleiterwafer (C1-C4) ausgebildet ist, um Unterschiede der Polierergebnisse des ersten und des zweiten Halbleiterwafers (W1-W4), die durch Unterschiede im Polierverhalten der beiden Halbleiterwafer (W1-W4) bedingt sind, zu kompensieren.

Description

Die Erfindung geht aus von einem Verfahren zum Steuern von Polierprozessen in einer Mehrkopfanlage bei der Halbleiterfertigung. Ferner betrifft die Erfindung eine Vorrichtung zum Durchführen des Verfahrens.

Die Herstellung mikroelektronischer Schaltungen auf einem Halbleiterwafer umfasst verschiedene Planarisierungs- und Abtragprozesse. Das chemisch-mechanische Polieren (CMP) stellt hierbei ein sehr effizientes Planarisierungsverfahren dar, das einen gleichmäßigen Abtrag über die gesamte Oberfläche des Halbleiterwafers erlaubt.

Es ist bekannt Halbleiterwafer zur Erhaltung einer qualitativ hochwertigen, ebenen Oberfläche maschinell zu polieren. Für diese Anwendungen sind entsprechende Polieranlagen (CMP-Anlagen) auf dem Markt erhältlich, die in unterschiedlichen Bereichen der Halbleiterfertigung zum Einsatz kommen. Dabei sind die Polieranlagen in der Regel mit Halterungen (Polierköpfe, Carrier) zur Aufnahme einzelner Halbleiterwafer ausgerüstet, die die jeweiligen Halbleiterwafer meist unter Zugabe eines Poliermittels (Slurry) durch rotierende Bewegungen auf einem Poliertuch (Pad) polieren. Das Poliertuch ist dabei in der Regel auf einem Polierteller (Platen) geklebt, der sich gegenüber den Polierköpfen ebenfalls rotierend bewegt.

Zur Erhöhung der Produktivität bei der Halbleiterfertigung werden moderne CMP-Anlagen eingesetzt, die gleichzeitig mehrere Halbleiterwafer polieren können. Diese Polieranlagen weisen in der Regel einen oder mehrere Polierteller auf, auf denen mehrere separate Polierköpfe gemeinsam angeordnet werden können. Jeder dieser Polierköpfe ist dabei zur Aufnahme jeweils eines Halbleiterwafers ausgebildet.

Bei diesem Prozess werden mittels der Polierköpfe zunächst die einzelnen Halbleiterwafer mit der zu polierenden Oberfläche auf die Polierteller gebracht. Danach beginnt der Polierprozess, bei dem alle Halbleiterwafer gleichzeitig so lange poliert werden, bis das gewünschte Ergebnis erzielt ist.

Die Konstruktion und Steuerung der Polieranlagen sind üblicherweise so ausgelegt, dass sich die gemeinsam bearbeiteten Halbleiterwafer die gleiche Zeit im Poliervorgang befinden. Eventuell vorhandene vorprozessbedingte Unterschiede der zu polierenden Oberflächen der Halbleiterwafer (z.B. Ausgangsschichtdicke, Dotierstoffgehalt oder Schichtdickenprofil), eventuell vorhandene Unterschiede im Polierverhalten der verschiedenen Polierköpfe (z.B. Polierdruckdifferenzen) einer Anlage sowie andere lokale Störungen (z.B. inhomogene Eigenschaften des Pads oder inhomogene Verteilung des Poliermittels) können somit zu unterschiedlichen Abtragsverhalten und damit zu unterschiedlichen Prozessergebnissen, wie z.B. unterschiedliche Schichtdicken oder unterschiedliche Schichtdickenprofile, der gleichzeitig bearbeiteten Halbleiterwafer führen.

Mit steigendem Integrationsgrad wachsen auch die Anforderungen an die Prozessergebnisse hinsichtlich ihrer Stabilität und Reproduzierbarkeit. Hieraus entsteht die Notwendigkeit mögliche Unterschiede des Abtragsverhaltens bei gemeinsam bearbeiteten Halbleiterwafern durch geeignete Methoden zu minimieren.

Herkömmliche Methoden sehen hierzu eine in regelmäßigen Intervallen durchgeführte Kalibrierung der Polieranlage hinsichtlich des Abtragsverhaltens einzelner Polierpositionen vor. Je nach Größe der auftretenden Abweichungen können Korrekturen einzelner Polierpositionen oder Wechsel einzelner oder aller Polierköpfe vorgenommen werden. Bei der Korrektur einzelner Polierpositionen wird üblicherweise eine Kalibrie rung der entsprechenden Polierpositionen mithilfe von Offsets und Korrekturfaktoren vorgenommen. In der Regel wird hierbei die Poliergeschwindigkeit eines Halbleiterwafers durch eine Bestimmung der Polierdruckoffsets einzelner Polierpositionen geändert. Die einmal bestimmten Korrekturgrößen bleiben bis zur nächsten Überprüfung unverändert.

Da eine solche Kalibrierung der Polieranlage üblicherweise mit Ausfallzeiten der Produktion und mit einem Verbrauch von Testwafern einhergeht, wird ein Abgleich dieser Art aus Kostengründen nur relativ selten durchgeführt. Die in dem Zeitraum zwischen zwei Kalibrierungen relativ hohe Anzahl bearbeiteter Halbleiterwafer ist somit einer Gefahr einer nicht optimalen Prozessierung ausgesetzt.

Insbesondere lassen sich mithilfe der oben beschriebenen Methode der Korrekturgrößenbestimmung keine vorprozessbedingten Unterschiede im Polierverhalten einzelner Halbleiterwafer ausgleichen.

Aufgabe der Erfindung ist es eine Vorrichtung zum Steuern von Polierprozessen insbesondere bei der Halbleiterherstellung zur Verfügung zu stellen. Ferner ist es Aufgabe der Erfindung ein Verfahren zum Steuern von Polierprozessen zur Verfügung zu stellen.

Diese Aufgabe wird durch eine Vorrichtung nach Anspruch 1 sowie durch ein Verfahren nach Anspruch 7 gelöst. Weitere vorteilhafte Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Die erfindungsgemäße Vorrichtung sieht eine Steuereinrichtung zur individuellen Steuerung der Polierprozesse einzelner Halbleiterwafer einer Mehrkopfpolieranlage mit mehreren gleichzeitig bearbeiteten Halbleiterwafer vor. Dabei wird in Abhängigkeit vom Polierverhalten eines Halbleiterwafers die Polierprozessparameter des entsprechenden Halbleiterwafers individuell eingestellt. Hiermit können Vorteilhafterweise Unterschiede im Polierverhalten verschiedener Halbleiterwafer in verschiedenen Polierköpfen, die Herkömmlicherweise zu größeren Streuungen des Endproduktes und damit zu höheren Ausschussraten führen, kompensiert werden.

In einer vorteilhaften Ausführungsform der Erfindung ist die Steuereinrichtung ausgebildet, um den Anpressdruck, die relative Geschwindigkeit zur Polierfläche, die Temperatur oder die Zusammensetzung des Poliermittels für jeden der Halbleiterwafer individuell einzustellen. Hierdurch lässt sich Vorteilhafterweise das Polierverhalten jedes Halbleiterwafers individuell steuern. Insbesondere lässt sich durch Reduktion des Anpressdruckes oder der relativen Geschwindigkeit eines Halbleiterwafers zur Polierfläche die Abtragungsrate eines Halbleiterwafers auch während des Polierprozesses reduzieren, ohne dass der entsprechende Halbleiterwafer von der Polierfläche abgehoben wird, was zum Eintrocknen der Poliermittelreste auf der Oberfläche des Halbleiterwafers führen kann.

In einer weiteren vorteilhaften Ausführungsform der Erfindung ist eine Erfassungseinrichtung vorgesehen, die das Polierverhalten der Halbleiterwafer anhand ihrer physikalischen oder chemischen Eigenschaften während oder nach Abschluss des Polierprozesses ermittelt. Hierdurch können parallel bearbeitete Halbleiterwafer im Hinblick auf ihr Polierverhalten miteinander verglichen werden oder es kann das Erreichen eines vorgegebenen Polierzustandes bei einem oder mehreren Halbleiterwafern detektiert werden. Mithilfe der ermittelten Werte für die Halbleiterwafer lassen sich wiederum entsprechende Einstellungen prozessbestimmender Parameter während oder nach Abschluss des Polierprozesses für jede einzelne Polierposition vornehmen, um eventuelle Unterschiede im Polierverhalten zu kompensieren.

In einer weiteren vorteilhaften Ausführungsform der Erfindung ist die Erfassungseinrichtung ausgebildet, um das Polierver halten eines Halbleiterwafers auf der Basis seiner kapazitiven, optischen oder elektrischen Eigenschaft bzw. der chemischen Eigenschaften seiner Politurreste zu ermitteln. Aus den aufgeführten Eigenschaften kann die Dicke von Schichten auf dem entsprechenden Halbleiterwafer bestimmt werden. Damit lässt sich besonders vorteilhaft das Abtragverhalten des bearbeiteten Halbleiterwafers ermitteln.

In einer weiteren vorteilhaften Ausführungsform der Erfindung ist die Erfassungseinrichtung ausgebildet, um das Polierverhalten eines Halbleiterwafers auf der Basis der mechanischen Eigenschaften seiner Halteeinrichtung zu ermitteln. Da die mechanischen Eigenschaften einer Halteeinrichtung von den Eigenschaften des in der Halteeinrichtung angeordneten Halbleiterwafers abhängen, kann mithilfe einer Überwachung dieser Eigenschaften eine Endpunktdetektion während des Polierprozesses realisiert werden.

Eine besonders vorteilhafte Ausführungsform der Erfindung sieht die Möglichkeit vor, dass die Steuervorrichtung die Polierprozessparameter für einen Halbleiterwafer in Abhängigkeit von dem von der Erfassungseinrichtung ermittelten Polierverhalten des jeweiligen Halbleiterwafers während eines Polierprozesses einstellen kann. Hierdurch kann das Polierverhalten des jeweiligen Halbleiterwafers aktiv auch während des Polierprozesses beeinflusst werden. Durch eine aktive Steuerung des Polierverhaltens können die Prozessergebnisse verbessert und ihre Streuung deutlich vermindert werden.

Im Folgenden wird die Erfindung anhand von Zeichnungen näher erläutert. Es zeigen:
1 eine Polieranlage zum gleichzeitigen Bearbeiten von vier Halbleiterwafern,
2 eine erfindungsgemäße Vorrichtung zum Polieren mehrerer Halbleiterwafer, und
3 ein Diagramm mit verschiedenen Polierprozessen zur Verdeutlichung des erfindungsgemäßen Verfahrens.
1 zeigt beispielhaft eine Polieranlage, wie sie Herkömmlicherweise zum Bearbeiten mehrerer Halbleiterwafer W1–W4 verwendet wird. Dabei weist die Polieranlage vier separate Halteeinrichtungen (Polierköpfe, Carrier) C1–C4 zur Aufnahme jeweils eines Halbleiterwafers W1–W4 auf. Die vorzugsweise runden Halbleiterwafer W1–W4 werden von jeweils einem der Carrier C1–C4 mit einer definierten Kraft F1–F4 auf eine Polierfläche P gedrückt. Die Polierfläche P besteht dabei vorzugsweise aus einem Poliertuch, das auf einem runden Polierteller T angebracht ist. Üblicherweise wird das Poliertuch P dabei auf den Polierteller T direkt aufgeklebt, es können jedoch auch andere Befestigungsarten zur Fixierung des Poliertuchs P auf dem Polierteller T vorgesehen sein.
Anstelle von Poliertellern mit aufgeklebten Poliertüchern können ebenso Tellerkonstruktionen eingesetzt werden, bei denen das Poliertuch als Band ausgebildet und zwischen zwei Rollen gespannt ist, von denen eine Rolle das unbenutzte Poliertuch enthält und auf der anderen das abgenutzte Tuch aufgewickelt wird. Hierbei wird typischerweise zwischen zwei Polierprozessen das Poliertuchband ein gewisses Stück von der einen Rolle auf die andere gewickelt, so dass jede Silizium-Scheibe den gleichen Bruchteil von benutztem und unbenutztem Poliertuch während des Polierprozesses berührt. Weiterhin sind auch sogenannte Band-Polisher bekannt, bei denen das Poliertuch als Endlosband zwischen zwei Rollen eingespannt ist.
Die vier Carrier C1–C4 sind dabei vorzugsweise scheibenförmig ausgebildet, wobei ihre Größe in der Regel der Größe der bearbeiteten Halbleiterwafer angepasst ist. Jede der scheibenförmigen Carrier C1–C4 der 1 weist in der Mitte eine Antriebsachse auf, die jeweils Teil einer in 1 nicht näher dargestellten separaten Antriebseinheit A1–A4 ist. Jede der Antriebseinheiten A1–A4, die üblicherweise einen elektri schen Antrieb aufweisen, bewegt den entsprechenden Carrier C1–C4 und somit den daran befestigten Halbleiterwafer W1–W4 relativ zur Polierfläche P. Diese Bewegung erfolgt dabei vorzugsweise in rotierenden Bewegungen. Es können hierfür jedoch auch andere Bewegungsmuster vorgesehen sein.
Die Halbleiterwafer W1–W4 sind während des Poliervorgangs in der Regel lediglich durch Reibungskräfte in den Carriern C1– C4 fixiert. Die seitliche Führung der Halbleiterwafer W1-W4 findet dabei durch sogenannten Retainingringe statt. Diese speziellen Formteile der Carrier C1–C4 sind der jeweiligen Größe der Halbleiterwafer W1–W4 angepasst. Insbesondere für den Lade- und Entladevorgang werden die Halbleiterwafer W1–W4 jedoch auch mithilfe von Unterdruck an den jeweiligen Carrier C1–C4 befestigt.
Um eine gleichmäßige Politur der Waferoberfläche zu erreichen, wird die Polierfläche P dabei ebenfalls relativ zu den Wafern W1–W4 vorzugsweise in endgegengesetzter Richtung rotierend bewegt. Auch hierbei sind jedoch prinzipiell andere Bewegungsmuster möglich.
Die durch das Poliertuch gebildete Polierfläche P besteht in der Regel aus einem elastischen Material und weist eine perforierte Struktur mit einer weichen Oberfläche auf, die zur Aufnahme eines Poliermittels (Slurry) ausgebildet ist. Das Poliermittel wird dabei vorzugsweise während des Polierprozesses auf die Polierfläche P getropft und enthält dabei regelmäßig Substanzen, mit deren Hilfe die Oberfläche des Halbleiterwafers chemisch und/oder mechanisch abgetragen werden kann. Es lassen sich jedoch auch Poliertücher P vorsehen, die auch ohne Zugabe externer Poliermittel bereits selbst abrasive Eigenschaften aufweisen. Bei diesen sogenannten abrasiven Pads sind die Poliersubstanzen (fixed abrasive, bonded abrasive) schon im Poliertuch P eingearbeitet.
Herkömmliche Mehrkopfpolieranlagen sind in der Regel so ausgelegt, dass sich die gemeinsamen bearbeiteten Halbleiterwafer W1–W4 die gleiche Zeit im Poliervorgang befinden. Somit können eventuell vorhandene vorprozessbedingte Unterschiede der Halbleiterwafer oder auch prozessbeeinflussende Unterschiede der Carrier C1–C4, die zu unterschiedlichen Prozessergebnissen führen können, nicht kompensiert werden.
Erfindungsgemäß ist daher eine Polieranlage vorgesehen, die das Polierverhalten jedes einzelnen in einem Carrier C1–C4 angeordneten Halbleiterwafers W1–W4 individuell beeinflussen kann. 2 zeigt eine solche Polieranlage zum gleichzeitigen Bearbeiten mehrerer Halbleiterwafer. Dabei sind beispielhaft zwei Halteeinrichtungen C1, C2 gezeigt, die jeweils einen Halbleiterwafer W1, W2 auf eine Polierfläche P drücken. Die Polierfläche ist dabei analog zu 1 auf einem runden Polierteller T befestigt, der sich rotierend bewegt.
Jeder der beiden tellerförmigen Carrier C1, C2 wird von einer eigenen Antriebseinheit A1, A2, über die der jeweilige Carrier C1, C2 mit einer zentralen Achse verbunden ist, rotierend bewegt. Dabei bestimmt jede Antriebseinheit A1, A2 den Anpressdruck F1, F2 des entsprechenden Carriers C1, C2 und damit des darin angeordneten Halbleiterwafers W1, W2 an die Polierfläche P.
Jede der beiden Antriebseinrichtungen A1, A2 ist dabei vorzugsweise bidirektional mit einer zentralen Steuereinheit R verbunden.
Die zentrale Steuereinheit R ist dabei vorzugsweise ausgebildet, um die Polierprozessparameter der beiden Halbleiterwafer W1, W2 individuell zu steuern. Dabei wird erfindungsgemäß insbesondere der Anpressdruck der beiden Halbleiterwafer W1, W2 an die Polierfläche P zur Bestimmung des Polierverhaltens der Halbleiterwafer W1, W2 benutzt. Ferner können auch die Prozessdauer des Poliervorgangs und die Rotationsgeschwindig keit der Halbleiterwafer W1, W2 auf der Polierfläche P zur Steuerung des Polierprozesses jedes einzelnen Halbleiterwafers W1, W2 angewandt werden.
Da es auf einer Waferoberfläche nach dem Abheben von der Polierfläche P in der Regel sehr schnell zum Eintrocknen von Polierresten kommt, was den entsprechenden Halbleiterwafer W1, W2 für die weitere Verwendung unbrauchbar macht, muss in jedem Fall sichergestellt werden, dass jeder Halbleiterwafer W1, W2 unmittelbar nach dem Abheben von der Polierfläche P einem Reinigungsschritt zugeführt wird. Aus diesem Grund lässt sich eine Änderung der Gesamtpolierzeit, d.h. der Zeit zwischen dem Beginn des Poliervorgangs und dem Abheben des entsprechenden Halbleiterwafers W1, W2 von der Polierfläche P, nicht zur Steuerung des Polierverhaltens nutzen.
Abgesehen von dieser Einschränkung können erfindungsgemäß sämtliche das Polierverhalten beeinflussende Prozessparameter für jeden der beiden Halbleiterwafer W1, W2 individuell eingestellt werden. Hierbei wird erfindungsgemäß insbesondere der Polierdruck der einzelnen Halbleiterwafer W1, W2 durch die erfindungsgemäße Steuereinrichtung R individuell bestimmt. Ebenso lässt sich auch die Rotationsgeschwindigkeit bzw. weitere prozessbestimmende Parameter, wie z.B. Temperatur, individuell für jeden einzelnen Halbleiterwafer W1, W2 einstellen.
Erfindungsgemäß können die Korrekturen der prozessbestimmenden Parameter manuell oder automatisch mithilfe der Steuereinrichtung R vorgenommen werden. Dabei ist vorzugsweise eine Rückkoppelung (closed loop control) vorgesehen, die mithilfe ermittelter Werte für das Polierverhalten jedes einzelnen Halbleiterwafers W1, W2 automatisch eine direkte Beeinflussung der prozessbestimmenden Parameter beim entsprechenden Halbleiterwafer W1, W2 vornehmen kann.
Zur Bestimmung des Polierverhaltens jedes einzelnen Halbleiterwafers W1, W2 ist dabei vorzugsweise eine Erfassungseinrichtung S vorgesehen. Die Erfassungseinrichtung S kann dabei als ein spezieller Sensor ausgebildet, der mittels physikalischer oder chemischer Eigenschaft des Halbleiterwafers W1, W2 eine Überwachung des Poliervorgangs mindestens eines der Halbleiterwafer W1, W2 vornehmen kann. Hierzu eignen sich insbesondere die optischen, elektrischen oder kapazitiven Eigenschaften des entsprechenden Halbleiterwafers W1, W2. Ebenso lässt sich die Erfassungseinrichtung S als eine Analyseeinrichtung zur Erfassung der chemischen Eigenschaften der Polierabprodukte des entsprechenden Halbleiterwafers W1–W4 ausbilden.
3 verdeutlicht das erfindungsgemäße Verfahren anhand eines Diagramms, in dem der Einfluss der Steuerung eines prozessbestimmenden Parameters auf das Ergebnis für verschiedene nacheinander durchgeführte Prozesse dargestellt ist. Die Bearbeitung der Halbleiterwafer erfolgt dabei in zwei parallel betriebenen Carriern C1, C2 einer Mehrkopfpolieranlage. Als prozessbestimmender Parameter wird beispielhaft die Prozesszeit gewählt, das heißt die Zeit in der ein in einem der Carrier C1, C2 befindlicher Halbleiterwafer W1, W2 mit einem vorgegebenen Anpressdruck auf die Polierfläche P gedrückt und poliert wird. Als Prozessergebnis ist hierbei der Abtrag einer Nitridschicht des bearbeiteten Wafers in Nanometern (nm) dargestellt.
Das Prozessziel in dem Beispiel der 3 ist ein möglichst gleichmäßiger Nitridschichtabtrag (< 20 nm) bei allen Halbleiterwafern. Hierzu wird die Schichtdicke bei allen bearbeiteten Halbleiterwafern mithilfe einer in-line Messung während des Polierprozesses überwacht.
Als Abszesse des Diagramms in 3 ist eine laufende Nummer der bearbeitenden Wafer gewählt. Die Abszesse ist in vier Bereiche A, B, C und D aufgeteilt, die vier zeitlich aufein ander folgenden Messreihen für die in den beiden Carriern C1, C2 untergebrachten Halbleiterwafern entsprechen.
Auf der linken Ordinate des Diagramms ist die Prozesszeit, das heißt die Bearbeitungszeit mit hohem Polierdruck in Sekunden aufgetragen. Dieser Ordinate sind jeweils die beiden obersten Kurven jedes Bereichs A–D zugeordnet. Hingegen stellt die rechte Ordinate das Prozessergebnis dar, das heißt den Abtrag der Nitridschicht in Nanometern (nm). Dieser Ordinate sind jeweils die beiden unteren Kurven jedes Bereichs A-D zugeordnet.
Im ersten Bereich A zeigt sich zunächst ein steigender Nitridabtrag von Wafer zu Wafer bei beiden Carriern C1, C2, wobei die Nitridabtragskurve beim zweiten Carrier C2 im Vergleich zum ersten Carrier C1 steiler ansteigt. Zur Korrektur der Prozessergebnisse wird die Polierzeit bei beiden Carriern C1, C2 reduziert, wobei beim zweiten Carrier C2 aufgrund des höheren Anstiegs der Nitridabtragskurve die Prozesszeit stärker reduziert wird als beim ersten Carrier C1. Dies führt zu einer Angleichung der Prozessergebnisse bei beiden Carriern C1, C2 am Ende der ersten Messreihe.
Die Messreihe des zweiten Bereichs B zeigt hingegen, dass der erste Carrier C1 bereits nach einer geringen Korrektur einen gleichmäßig geringen Nitridabtrag aufweist, während der Nitridabtrag beim zweiten Carrier C2 von Wafer zu Wafer stetig ansteigt. Erst durch eine starke Reduktion der Prozesszeit des zweiten Carriers C2 kann der Nitridabtrag dieses Carriers C2 dem Nitridabtrag des ersten Carriers C1 angeglichen werden.
Die Messkurven des dritten Bereichs C zeigen das fortschreitende Abtragsverhalten der beiden Carrier C1, C2 bei konstant gehaltenen Prozesszeiten. Sofern die Prozessergebnisse, wie im dritten Bereich C des Diagramms der Fall, nicht allzu sehr auseinander driften und sich innerhalb gewünschter Grenzwerte bewegen, muss die Polierzeit der Carrier C1, C2 nicht korrigiert werden.
Die Messergebnisse des vierten Bereichs D zeigen schließlich dass bei einer falschen Korrektur eines prozessbestimmenden Parameters die Prozessergebnisse der Carrier C1, C2 sehr stark auseinander driften können. Hierbei wird die Zeit mit hohem Polierdruck auf den zweiten Career C2 lediglich unzureichend korrigiert, so dass der Nitridabtrag des zweiten Carriers C2 deutlich auf Werte oberhalb des gewünschten Grenzwertes steigt.
Die in 3 dargestellten Messergebnisse zeigen insbesondere, dass eine herkömmliche Methode, bei der die Prozessparameter während eines Polierprozesses konstant gehalten werden, eine starke Streuung der Prozessergebnisse hervorbringen kann. Unterschiede von Wafer zu Wafer, die z.B. auf unterschiedliche Bedingungen bei den Vorprozessen der entsprechenden Wafer zurück zu führen sind, aber auch unterschiedliche Bedingungen bei den zeitlich nacheinander durchgeführten Polierprozessen eines Carriers C1, C2, wie z.B. inhomogene Eigenschaften des Poliertuchs P, inhomogene Poliermittelverteilung oder betriebsbedingte thermische Driften des gesamten Systems, können daher mit einer herkömmlichen Poliermethode nicht erfasst werden.
Erst mithilfe eines erfindungsgemäßen Verfahrens kann das Prozessergebnis, wie in 3 gezeigt, bei allen Carriern C1, C2 einer Mehrkopfpolieranlage über eine beliebige Anzahl zeitlich nacheinander folgender Polierprozesse innerhalb bestimmter Toleranzwerte konstant gehalten werden.
Die in der vorangehenden Beschreibung, den Ansprüchen und den Zeichnungen offenbarten Merkmale der Erfindung können sowohl einzeln als auch in beliebiger Kombination für die Verwirklichung der Erfindung in ihren verschiedenen Ausführungsformen wesentlich sein.

A: Antriebseinrichtung
C: Halteeinrichtung
W: Halbleiterwafer
R: Steuereinrichtung
S: Erfassungseinrichtung
F: Anpresskraft
P: Polierfläche
T: Poliertisch

Claims

Vorrichtung zum Polieren, insbesondere chemisch-mechanischen Polieren von Halbleiterwafern (W1–W4) mit einer ersten und einer zweiten Halteeinrichtung (C1–C4) zur Aufnahme eines ersten und eines zweiten Halbleiterwafers (W1–W4), wobei der erste Halbleiterwafer (W1–W4) von der ersten Halteeinrichtung (C1–C4) und der zweite Halbleiterwafer (W1–W4) von der zweiten Halteeinrichtung (C1–C4) auf eine Polierfläche (P) eines Poliertellers (T) gedrückt und durch relative Bewegungen zur Polierfläche (P) poliert werden, gekennzeichnet durch, eine Steuereinrichtung (R) zum individuellen Einstellen der Polierprozessparameter für den ersten und/oder den zweiten Halbleiterwafer (C1–C4), um Unterschiede der Polierergebnisse des ersten und des zweiten Halbleiterwafers (W1–W4), die durch Unterschiede im Polierverhalten der beiden Halbleiterwafer (W1–W4) bedingt sind, zu kompensieren.
Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Steuereinrichtung (R) ausgebildet ist, um den Anpressdruck, die relative Geschwindigkeit zur Polierfläche (P), die Temperatur und/oder die Zusammensetzung des Poliermittels für jeden der beiden Halbleiterwafer (W1–W4) individuell einzustellen.
Vorrichtung nach Anspruch 1 oder 2, gekennzeichnet durch, eine Erfassungseinrichtung (S) zum Ermitteln des Polierverhaltens oder des Polierzustands der beiden Halbleiterwafer (W1–W4) anhand ihrer physikalischen oder chemischen Eigenschaften während und/oder nach Abschluss des Polierprozesses.
Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass die Erfassungseinrichtung (S) ausgebildet ist, um das Polierverhalten eines Halbleiterwafers (W1–W4) auf Basis kapazitiver, optischer und/oder elektrischer Eigenschaften des jeweiligen Halbleiterwafers (W1–W4) und/oder der chemischen Eigenschaften des abgetragenen Materials des jeweiligen Halbleiterwafers (W1–W4) zu ermitteln.
Vorrichtung nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass die Erfassungseinrichtung (S) ausgebildet ist, um das Polierverhalten oder den Polierzustand eines Halbleiterwafers (W1–W4) anhand der mechanischen Eigenschaften der entsprechenden Halteeinrichtung (C1–C4) des jeweiligen Halbleiterwafers (W1–W4) während des Polierprozesses zu ermitteln.
Vorrichtung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, dass die Steuereinrichtung (R) ausgebildet ist, um die Polierprozessparameter eines Halbleiterwafers (W1–W4) in Abhängigkeit von dem von der Erfassungseinrichtung (S) ermittelten Polierverhalten oder Polierzustand des jeweiligen Halbleiterwafers (W1–W4) während eines Polierprozesses einzustellen.
Verfahren zum Polieren, insbesondere chemisch-mechanischen Polieren von Halbleiterwafern (W1–W4) auf einer Polieranlage, wobei ein erster Halbleiterwafer (W1–W4) von einer ersten Halteeinrichtung (C1–C4) und ein zweiter Halbleiterwafer (W1– W4) von einer zweiten Halteeinrichtung (C1–C4) auf eine Polierfläche (P) eines Poliertellers (T) der Polieranlage gedrückt und durch relative Bewegungen zur Polierfläche (P) poliert werden, gekennzeichnet durch die Verfahrensschritte: a) Ermitteln des Polierverhaltens oder eines vorgegebenen Polierzustands des ersten und/oder des zweiten Halbleiterwafers (W1–W4); b) Einstellen individueller Polierprozessparameter für den ersten und/oder den zweiten Halbleiterwafer (W1–W4) mithilfe einer Steuervorrichtung (S), um Unterschiede der Polierergebnisse des ersten und des zweiten Halbleiterwafers (W1–W4), die durch Unterschiede im Polierverhalten der beiden Halbleiterwafer (W1–W4) bedingt sind, zu kompensieren.
Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass im Verfahrensschritt b) als individueller Polierprozessparameter der Anpressdruck des ersten und/oder des zweiten Halbleiterwafers (W1–W4) auf die Polierfläche (P) erhöht oder reduziert wird.
Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass im Verfahrensschritt b) als individueller Polierprozessparameter die relative Geschwindigkeit zur Polierfläche (P), die Temperatur und/oder die Zusammensetzung des Poliermittels für jeden der beiden Halbleiterwafer (W1–W4) individuell eingestellt wird.
Verfahren nach Anspruch 7, 8 oder 9, dadurch gekennzeichnet, dass im Verfahrensschritt a) das Polierverhalten oder der Polierzustand des ersten und/oder des zweiten Halbleiterwafers (W1–W4) anhand der physikalischen oder chemischen Eigenschaften des entsprechenden Halbleiterwafers (W1–W4), der chemischen Eigenschaften der Polierreste und/oder der mechanischen Eigenschaften der jeweiligen Halteeinrichtung (C1–C4) ermittelt wird.
Verfahren nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass im Verfahrensschritt a) das Polierverhalten oder der Polierzustand des ersten und/oder des zweiten Halbleiterwafers (W1–W4) anhand der kapazitiven, der optischen und/oder der elektrischen Eigenschaften des entsprechenden Halbleiterwafers (W1–W4) ermittelt wird.
Verfahren nach einem der Ansprüche 7 bis 11, dadurch gekennzeichnet, dass im Verfahrensschritt a) ein ermittelter Polierzustand beim ersten Halbleiterwafer (W1–W4) mit einem Polierziel verglichen wird; und dass sobald der erste Halbleiterwafer (W1–W4) das Prozessziel erreicht die Polierrate des ersten Halbleiterwafers (W1–W4) im Verfahrensschritt b) auf ein Minimum reduziert wird, bis auch der zweite Halbleiterwafer (W1–W4) das Polierziel erreicht.
Verfahren nach einem der Ansprüche 7 bis 12, dadurch gekennzeichnet, dass im Verfahrensschritt a) die Polierrate des ersten und des zweiten Halbleiterwafers (W1–W4) ermittelt und miteinander verglichen wird, und dass im Verfahrensschritt b) die Polierrate des Halbleiterwafers (W1–W4) mit der höheren Polierrate so reduziert wird, dass beide Halbleiterwafer (W1–W4) das Polierziel im Wesentlichen gleichzeitig erreichen.